TWI455254B - 晶片接線結構 - Google Patents

晶片接線結構 Download PDF

Info

Publication number
TWI455254B
TWI455254B TW100111236A TW100111236A TWI455254B TW I455254 B TWI455254 B TW I455254B TW 100111236 A TW100111236 A TW 100111236A TW 100111236 A TW100111236 A TW 100111236A TW I455254 B TWI455254 B TW I455254B
Authority
TW
Taiwan
Prior art keywords
width
wire
neck
coupling surface
wiring structure
Prior art date
Application number
TW100111236A
Other languages
English (en)
Other versions
TW201240024A (en
Inventor
Chia Hung Hsu
Chin Yung Chen
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to TW100111236A priority Critical patent/TWI455254B/zh
Priority to CN201110103214.8A priority patent/CN102738087B/zh
Publication of TW201240024A publication Critical patent/TW201240024A/zh
Application granted granted Critical
Publication of TWI455254B publication Critical patent/TWI455254B/zh

Links

Landscapes

  • Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

晶片接線結構
本發明係關於一種晶片接線結構。具體而言,本發明係關於一種與覆晶薄膜封裝有關的晶片接線結構。
由於現今電子產品不斷朝小型化、高速化以及高腳數等特性發展,晶片的封裝技術也朝此一方向不斷演進,液晶顯示器(Liquid Crystal Display,LCD)上的驅動晶片亦不例外。其中,覆晶薄膜封裝製程可以提供上述功能並且可用於軟性電路板,適合使用於液晶顯示器之驅動晶片封裝。
覆晶封裝技術泛指將晶片翻轉後,以面朝下之方式透過金屬導體與基板進行接合。當應用於可撓性基板時,其晶片可固定於薄膜上,僅靠金屬導體與可撓性基板電性連接,因此稱為覆晶薄膜封裝(Chip On Film,COF)。隨著液晶顯示器驅動晶片導電接點的增加,晶片導電接點的焊接面也隨之變小。然而,因為導線至少需具備一定大小以上的線寬以獲得足夠的強度,所以當焊接面變小時,導線在焊接面上所佔的比例也因而增加。
如圖1A所示之習知晶片接線結構80,當導電接點51較大時,焊接面52在導線30兩側有較多的空間可容置自導線30表面熔融的銲料20。換言之,當導線30跨接於焊接面52,銲料20溢流至導線30兩側,並且在焊接面52的範圍內。然而,如圖1B所示,當導電接點51較小時,焊接面52在導線30兩側的空間較少,此時,自導線30表面熔融的銲料20可能會如圖1B所示溢流超過焊接面52的範圍,導致製造良率下降。
本發明之主要目的為提供一種晶片接線結構,具有較佳之製造良率。
本發明之另一目的為提供一種晶片接線結構,可減少接點之材料成本。
本發明之晶片接線結構包含基板、導線以及晶片。導線設置於基板上,具有頸部,導線於頸部具有第一寬度之線寬,導線於頸部以外具有第二寬度之線寬,第二寬度大於第一寬度。晶片包含接點,接點具有耦接表面,導線藉由銲料跨接於耦接表面,且頸部位於耦接表面上,其中耦接表面之面寬大於第二寬度。
基板包含為可撓性基板。接點之耦接表面於該頸部兩側形成溢流空間。當導線跨接於耦接表面,銲料溢流至溢流空間。在較佳實施例中,導線之兩相對側內縮形成頸部。在不同實施例中,導線之一側內縮形成頸部。
頸部之兩側與耦接表面之側緣之距離介於2μm至5μm。第一寬度與耦接表面面寬之比值介於0.5至0.8。第二寬度與第一寬度之比值介於1.2至2。導線跨接於耦接表面部分之長度與頸部之長度之比值介於0.1至1。
如圖2A所示,本發明之晶片接線結構800包含基板100、導線300以及晶片500。具體而言,本發明之晶片接線結構800較佳係用於覆晶薄膜封裝結構,但不以此為限。基板100較佳為使用聚乙醯胺(Polyimide)等製成之具有彈性之基板。導線300設置於基板100上,係選自錫、鎳、銀、銅、金、鈀、鈷、鉻、鈦、鉑、鉭、鎢及鉬,且較佳為銅。晶片500包含接點510,接點510具有耦接表面520,導線300藉由銲料200跨接於耦接表面520。銲料200較佳為合金,例如但不限於錫鉛合金、錫鉛銀合金或錫銀銅合金。金屬或非金屬及其氧化物可為氧化鋁、氮化硼、氮化鋁、碳化矽或奈米碳管等。在較佳實施例中,當導線300跨接於耦接表面520,耦接表面520會因導線300下壓而自然形成對應之凹部521,耦接表面520與導線300間夾設有銲料200。然而在不同實施例中,例如導線300跨接於耦接表面520時受到較小的壓力,則耦接表面520可保持平整(未繪示)。
如圖2B所示之較佳實施例,導線300具有頸部310,導線300於頸部310具有第一寬度W1 之線寬,導線300於頸部310以外具有第二寬度W2 之線寬,第二寬度W2 大於第一寬度W1 。頸部310位於耦接表面520上,耦接表面520之面寬W3 大於第二寬度W2 。具體而言,頸部310較佳係由導線300之兩相對側(亦即相對之側邊311、312)內縮形成。質言之,在製作過程中,導線300可經由蝕刻、雷射切割等方式去除兩相對側之部分以形成頸部310,亦可由兩相對側向中央擠壓以形成頸部310。其中,頸部310之第一寬度W1 較佳係指頸部310最狹窄部位之線寬,然而在不同實施例中,第一寬度W1 亦可指頸部310任一特定截面之線寬。另一方面,接點510較佳為方塊,面寬W3 較佳係指耦接表面520與導線300跨接方向垂直之方向之寬度。
如圖2C所示,本發明之晶片接線結構800因為具有頸部310,所以當導線300熱壓焊接於接點510時,耦接表面520上有較多的空間可容置自導線300表面熔融的銲料200。換言之,接點510之耦接表面520於頸部310兩側形成溢流空間530。當導線300跨接於耦接表面520,銲料200溢流至溢流空間530。藉此,可減少銲料200溢流超過耦接表面520之側緣521、522,具有較佳之製造良率。另一方面,與接點510之耦接表面520焊接的主要是導線300之頸部310,藉由頸部310之設置,導線300在頸部310以外的部分可保持原有的線寬以維持一定的結構強度,耦接表面520則因為頸部310具有較窄的線寬而可減少面寬,進一步可使接點510之體積減小以節省接點之材料成本。
頸部310之兩側與耦接表面520之側緣之距離介於2μm至5μm,亦即如圖2B所示,側邊311與側緣521、側邊312與側緣522之距離介於2μm至5μm。其中,頸部310之兩側與耦接表面520之側緣分別之距離較佳為相等,亦即頸部310較佳係位於耦接表面520之中央。然而在如圖3所示之不同實施例中,頸部310之兩側與耦接表面520之側緣分別之距離可為相異,亦即頸部310可向耦接表面520之一側偏移設置。藉此,可增加線路設計之彈性。
如圖2B所示之較佳實施例,第一寬度W1 與耦接表面520面寬W3 之比值介於0.5至0.8。第二寬度W2 與第一寬度W1 之比值介於1.2至2。導線300跨接於耦接表面520部分之長度L1 與頸部310之長度L2 之比值介於0.1至1。具體而言,可藉由改變第一寬度W1 與面寬W3 、第二寬度W2 與第一寬度W1 、長度L1 與長度L2 之比值的其中之一或其組合,調整耦接表面520上供銲料200溢流之空間之大小,以符合使用需求。
在如圖2B所示之較佳實施例中,導線300之兩相對側內縮形成頸部310。然而在不同實施例中,頸部310可依設計需求而有不同的設置。在如圖4所示之實施例中,導線300之一側內縮形成頸部310。換言之,導線300僅靠近側緣522之一側內縮,另一側則維持原狀,如此可形成相對於導線300之軸線301不對稱之頸部310。
在如圖5所示之實施例中,頸部310係相對於導線300之軸線301以斜向設置。換言之,頸部310係自軸線301之一側往另一側延伸。在圖6所示之實施例中,導線300之兩相對側內縮形成頸部310之位置相互錯開,且內縮之形狀為半圓形。換言之,導線300之兩相對側可交錯內縮以形成頸部310。具體而言,可藉由改變頸部310之形狀,調整耦接表面520上供銲料200溢流之空間之大小與形狀,以符合使用需求。
雖然前述的描述及圖式已揭示本發明之較佳實施例,必須瞭解到各種增添、許多修改和取代可能使用於本發明較佳實施例,而不會脫離如所附申請專利範圍所界定的本發明原理之精神及範圍。熟悉本發明所屬技術領域之一般技藝者將可體會,本發明可使用於許多形式、結構、佈置、比例、材料、元件和組件的修改。因此,本文於此所揭示的實施例應被視為用以說明本發明,而非用以限制本發明。本發明的範圍應由後附申請專利範圍所界定,並涵蓋其合法均等物,並不限於先前的描述。
20...銲料
30...導線
51...導電接點
52...焊接面
80...習知晶片接線結構
100...基板
200...銲料
300...導線
301...軸線
310...頸部
311...側邊
312...側邊
500...晶片
510...接點
520...耦接表面
521...凹部
521...側緣
522...側緣
530...溢流空間
800...晶片接線結構
L1 ...長度
L2 ...長度
W1 ...第一寬度
W2 ...第二寬度
W3 ...面寬
圖1A及1B為習知技術示意圖;
圖2A為本發明實施例剖面示意圖;
圖2B為本發明較佳實施例示意圖;
圖2C為本發明較佳實施例中導線藉由銲料跨接於耦接表面之示意圖;以及
圖3至圖6為本發明不同實施例示意圖。
300...導線
310...頸部
311...側邊
312...側邊
510...接點
520...耦接表面
521...側緣
522...側緣
530...溢流空間
800...晶片接線結構
L1 ...長度
L2 ...長度
W1 ...第一寬度
W2 ...第二寬度
W3 ...面寬

Claims (10)

  1. 一種晶片接線結構,包含:一基板;一導線,設置於該基板上,該導線具有一頸部,該導線於該頸部具有一第一寬度之線寬,該導線於該頸部以外具有一第二寬度之線寬,該第二寬度大於該第一寬度;以及一晶片,包含一接點,該接點具有一耦接表面,該導線藉由一銲料跨接於該耦接表面,且該頸部位於該耦接表面上,其中該耦接表面之面寬大於該第二寬度。
  2. 如請求項1所述之晶片接線結構,基板包含為可撓性基板。
  3. 如請求項1所述之晶片接線結構,其中該接點之耦接表面於該頸部兩側形成一溢流空間。
  4. 如請求項2所述之晶片接線結構,當該導線跨接於該耦接表面,該銲料溢流至該溢流空間。
  5. 如請求項1所述之晶片接線結構,其中該導線之兩相對側內縮形成該頸部。
  6. 如請求項1所述之晶片接線結構,其中該導線之一側內縮形成該頸部。
  7. 如請求項1所述之晶片接線結構,該頸部之兩側與該耦接表面之側緣之距離介於2μm至5μm。
  8. 如請求項1所述之晶片接線結構,該第一寬度與該耦接表面面寬之比值介於0.5至0.8。
  9. 如請求項1所述之晶片接線結構,其中該第二寬度與該第一寬度之比值介於1.2至2。
  10. 如請求項1所述之晶片接線結構,其中該導線跨接於該耦接表面部分之長度與該頸部之長度之比值介於0.1至1。
TW100111236A 2011-03-31 2011-03-31 晶片接線結構 TWI455254B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100111236A TWI455254B (zh) 2011-03-31 2011-03-31 晶片接線結構
CN201110103214.8A CN102738087B (zh) 2011-03-31 2011-04-18 晶片接线结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100111236A TWI455254B (zh) 2011-03-31 2011-03-31 晶片接線結構

Publications (2)

Publication Number Publication Date
TW201240024A TW201240024A (en) 2012-10-01
TWI455254B true TWI455254B (zh) 2014-10-01

Family

ID=46993316

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100111236A TWI455254B (zh) 2011-03-31 2011-03-31 晶片接線結構

Country Status (2)

Country Link
CN (1) CN102738087B (zh)
TW (1) TWI455254B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679733A (zh) * 2013-07-12 2016-06-15 苏州固锝电子股份有限公司 高良率整流芯片封装结构
CN106409804A (zh) * 2013-07-12 2017-02-15 苏州固锝电子股份有限公司 高可靠性半导体器件
CN110867636B (zh) * 2019-11-25 2021-03-19 苏州市新诚氏通讯电子股份有限公司 一种氮化铝微型负载片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1630592A1 (en) * 2004-08-23 2006-03-01 Samsung Electronics Co.,Ltd. Tape circuit substrate having a signal line with a slit
TWI267971B (en) * 2005-12-30 2006-12-01 Advanced Semiconductor Eng Packing structure and method forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3986199B2 (ja) * 1999-03-16 2007-10-03 カシオ計算機株式会社 フレキシブル配線基板
JP2002208608A (ja) * 2001-01-12 2002-07-26 Matsushita Electric Ind Co Ltd 半導体装置
TWI329917B (en) * 2006-04-04 2010-09-01 Chipmos Technologies Inc Semiconductor chip having fine pitch bumps and bumps thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1630592A1 (en) * 2004-08-23 2006-03-01 Samsung Electronics Co.,Ltd. Tape circuit substrate having a signal line with a slit
TWI267971B (en) * 2005-12-30 2006-12-01 Advanced Semiconductor Eng Packing structure and method forming the same

Also Published As

Publication number Publication date
CN102738087B (zh) 2016-03-23
CN102738087A (zh) 2012-10-17
TW201240024A (en) 2012-10-01

Similar Documents

Publication Publication Date Title
JP2021061249A (ja) 異方導電性フィルム及び接続構造体
TWI381464B (zh) The bump structure and its making method
US20090001567A1 (en) IC chip with finger-like bumps
JP2009076851A (ja) 実装基板構造物及びその製造方法
TWI749268B (zh) 晶片封裝結構及其電路引腳結構
TW200926366A (en) Chip on film structure
TWI434383B (zh) 電性連接墊結構及包含有複數個電性連接墊結構的積體電路
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
TWI455254B (zh) 晶片接線結構
JP2006013421A (ja) 半導体装置および半導体装置の製造方法
KR20220054102A (ko) 연성 인쇄회로기판, cof 모듈 및 이를 포함하는 전자디바이스
TWI634823B (zh) 電子裝置
TW201546956A (zh) 形成跡線上凸塊(bot)組件的方法以及跡線上凸塊內連線
TWI378546B (en) Substrate and package for micro bga
US20200091057A1 (en) Mounting structure and module
TWI279887B (en) Manufacturing method of flip chip electronic device
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
TWI685077B (zh) 半導體裝置之凸塊結構
US20230135478A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
US20230057668A1 (en) Flexible printed circuit board, cof module, and electronic device comprising the same
TWI782471B (zh) 晶片結構及薄膜覆晶封裝結構
JP4110421B2 (ja) 半導体装置の製造方法
JP4973513B2 (ja) 半導体装置用テープキャリア、半導体装置用テープキャリアの製造方法及び半導体装置
JP5002633B2 (ja) 半導体モジュールおよび携帯機器
TWI490990B (zh) 晶片封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees