TWI782471B - 晶片結構及薄膜覆晶封裝結構 - Google Patents

晶片結構及薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI782471B
TWI782471B TW110112052A TW110112052A TWI782471B TW I782471 B TWI782471 B TW I782471B TW 110112052 A TW110112052 A TW 110112052A TW 110112052 A TW110112052 A TW 110112052A TW I782471 B TWI782471 B TW I782471B
Authority
TW
Taiwan
Prior art keywords
bumps
chip
conductive bumps
row
active surface
Prior art date
Application number
TW110112052A
Other languages
English (en)
Other versions
TW202240802A (zh
Inventor
沈弘哲
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110112052A priority Critical patent/TWI782471B/zh
Priority to CN202110681459.2A priority patent/CN115188727A/zh
Publication of TW202240802A publication Critical patent/TW202240802A/zh
Application granted granted Critical
Publication of TWI782471B publication Critical patent/TWI782471B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

提供一種晶片結構，包括半導體基材以及多個凸塊。半導體基材具有主動面與設置於主動面的多個銲墊。凸塊設置於銲墊上，且多個凸塊沿著半導體基材的至少一邊緣排列成多排。多個凸塊包括多個第一凸塊與多個第二凸塊。多個第一凸塊排列成第一排，多個第二凸塊排列成第二排，第二排較第一排遠離至少一邊緣。第一凸塊相對於主動面的高度與第二凸塊相對於主動面的高度不相等。另提供一種薄膜覆晶封裝結構。

Description

晶片結構及薄膜覆晶封裝結構
本發明是有關於一種晶片結構，且特別是有關於一種晶片結構及包括其的薄膜覆晶封裝結構。
隨著電子產品功能需求越來越多，晶片的積體電路密集度不斷提高，薄膜覆晶封裝結構的可撓性線路載板上的引腳數量也跟著增加，為能有效利用佈線空間，晶片也開始朝向多排凸塊的方式設計。然而，由於接合工具(bonding tool)在製程中受到高溫影響可能產生翹曲(warpage)現象而導致接合平面不處於同一水平高度上的問題，例如形成中央較邊緣低的笑臉形狀或者邊緣較中央低的哭臉形狀。如此一來，使用前述接合工具將晶片接合於可撓性線路載板上的線路層時，可能導致等高的多排凸塊無法同時接觸到線路層而產生接合不良的情況，進而導致電性異常等問題，使得薄膜覆晶封裝結構的整體可靠度降低。
本發明提供一種晶片結構及薄膜覆晶封裝結構，其可以在確保接合良率及接合品質的同時減少電性異常等現象，進而提升薄膜覆晶封裝結構的可靠度。
本發明的一種晶片結構，包括半導體基材以及多個凸塊。半導體基材具有主動面與設置於主動面的多個銲墊。凸塊設置於銲墊上，且多個凸塊沿著半導體基材的至少一邊緣排列成多排。多個凸塊包括多個第一凸塊與多個第二凸塊。多個第一凸塊排列成第一排，多個第二凸塊排列成第二排，第二排較第一排遠離至少一邊緣。第一凸塊相對於主動面的高度與第二凸塊相對於主動面的高度不相等。
在本發明的一實施例中，上述的多個第一凸塊與多個第二凸塊在垂直於至少一邊緣的方向上對位排列。
在本發明的一實施例中，上述的多個第一凸塊與多個第二凸塊在垂直於至少一邊緣的方向上錯位排列。
在本發明的一實施例中，上述的多個第一凸塊相對於主動面的高度大於多個第二凸塊相對於主動面的高度。
在本發明的一實施例中，上述的多個第一凸塊相對於主動面的高度小於多個第二凸塊相對於主動面的高度。
在本發明的一實施例中，上述的至少一邊緣為半導體基材的長邊或半導體基材的短邊。
在本發明的一實施例中，上述的至少一邊緣為半導體基材的短邊。
在本發明的一實施例中，上述的多個凸塊為電鍍凸塊。
本發明的一種薄膜覆晶封裝結構，包括可撓性薄膜、線路層以及上述的晶片結構。線路層設置於可撓性薄膜上。晶片結構設置於可撓性薄膜上並以多個凸塊電性連接線路層。
在本發明的一實施例中，上述的晶片結構以熱壓接合方式電性連接線路層。
基於上述，本發明的晶片結構上的多排凸塊具有高度不相等的設計，如此一來，薄膜覆晶封裝結構中的晶片結構於接合時可以補償接合工具的接合平面因翹曲所產生的高度差，改善多排凸塊無法同時接觸到線路層而導致接合不良的情況，以確保接合良率及接合品質，進而可以減少電性異常等現象，提升薄膜覆晶封裝結構的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A是依照本發明一實施例的薄膜覆晶封裝結構於內引腳接合製程時的部分剖面示意圖。圖1B是依照本發明一實施例的晶片結構的部分剖面示意圖。圖1C是依照本發明一實施例的晶片結構的主動面的俯視示意圖。請參考圖1A至圖1C，在本實施例中，薄膜覆晶封裝結構100包括可撓性薄膜110、線路層120以及晶片結構130，其中線路層120設置於可撓性薄膜110上，晶片結構130設置於可撓性薄膜110上並電性連接線路層120。在此，可撓性薄膜110與線路層120的材質可以是任何適宜的材料，本發明不加以限制。
進一步而言，晶片結構130可以包括半導體基材132以及多個凸塊134，其中半導體基材132具有主動面AS與設置於主動面AS的多個銲墊1321，而凸塊134設置於銲墊1321上。晶片結構130於內引腳接合(Inner Lead Bonding，ILB)製程時藉由凸塊134接合線路層120的內引腳部分而與線路層120電性連接。在一些實施例中，半導體基材132包括適宜的半導體材料，而銲墊1321之材質包括鋁、金、銅或其他適宜的金屬，以作為半導體基材132的內部線路對外的電性傳導接點，但本發明不限於此。
在本實施例中，多個凸塊134沿著半導體基材132的至少一邊緣E排列成多排，其中多個凸塊134可以包括多個第一凸塊1341與多個第二凸塊1342，多個第一凸塊1341排列成第一排L1，多個第二凸塊1342排列成第二排L2，第二排L2較第一排L1遠離至少一邊緣E。此外，第一凸塊1341相對於主動面AS的高度H1與第二凸塊1342相對於主動面AS的高度H2不相等。在此須說明，本實施例中，沿著至少一邊緣E排列的多個凸塊134雖繪示為兩排，然而凸塊134沿著至少一邊緣E排列的排數可以是更多排，本發明對此不加以限制。因此，本實施例的晶片結構130上的多排凸塊(第一排L1的第一凸塊1341與第二排L2的第二凸塊1342)具有高度不相等的設計，如此一來，晶片結構130接合於可撓性薄膜110上時可以補償接合工具B的接合平面BS因翹曲所產生的高度差，改善多排凸塊(第一排L1的第一凸塊1341與第二排L2的第二凸塊1342)無法同時接觸到線路層120而導致接合不良的情況，以確保接合良率及接合品質，進而可以減少電性異常等現象，提升薄膜覆晶封裝結構100的可靠度。
另一方面，由於多個第一凸塊1341相對於主動面AS的高度H1與多個第二凸塊1342相對於主動面AS的高度H2不相等，相較於高度相等的多排凸塊設計而言，本實施例可將第一排L1的第一凸塊1341或是第二排L2的第二凸塊1342作高度的縮減，因此本設計還可以進一步節省凸塊的材料成本，進而降低產品整體製造成本。舉例而言，第一凸塊1341與第二凸塊1342為金凸塊時，可以顯著地節省凸塊的材料成本，進而降低產品整體製造成本，但本發明不限於此，第一凸塊1341與第二凸塊1342可以是任何適宜材料所製成的導電凸塊。
在一些實施例中，凸塊134(第一凸塊1341與第二凸塊1342)可為電鍍成型的電鍍凸塊。此外，凸塊134(第一凸塊1341與第二凸塊1342)係列舉為四方型立方體為例，然而，其外觀形狀可成型為球狀、圓柱狀或圓頂柱狀。
在一些實施例中，如圖1A與圖1B所示，第一凸塊1341相對於主動面AS的高度H1小於第二凸塊1342相對於主動面AS的高度H2，以對接合工具B為兩端部向下翹曲(即接合平面BS的側邊較低而越往中央越高)的狀況做補償，但本發明不限於此，在其他實施例中，第一凸塊的高度與第二凸塊的高度能對應接合工具的翹曲狀態而作不同設計。
在一些實施例中，半導體基材132具有相對的二個長邊E1以及相對的二個短邊E2，且至少一邊緣E為半導體基材132的長邊E1或短邊E2。進一步而言，當晶片結構130具有較大的長寬差異(即呈細長形)時，搭配晶片結構130設計的接合工具B的接合平面BS也同樣具有較大的長寬差異，此時接合平面BS在長度方向的彎曲會遠大於在寬度方向的彎曲，也就是接合平面BS對應半導體基材132的短邊E2處的形變通常較大，因此多排凸塊134(例如第一排L1的第一凸塊1341與第二排L2的第二凸塊1342)高度不相等的設計於半導體基材132的短邊E2處可以更顯著地改善接合效果，但本發明不限於此。
應說明的是，本發明不限制高度不相等的多排凸塊所設置的邊緣數，邊緣數可以是一個、二個、三個或四個，換句話說，高度不相等的多排凸塊可以是依實際設計上的需求設置於半導體基材132的二個短邊E2和/或二個長邊E1處。
在一些實施例中，於內引腳接合製程中，晶片結構130是以熱壓接合方式電性連接線路層120，由於熱壓接合時高溫會使接合工具B更容易產生形變而導致接合平面BS翹曲不平整，因此利用本實施例中晶片結構130上沿著至少一邊緣E排列的多排凸塊134(例如第一排L1的第一凸塊1341與第二排L2的第二凸塊1342)具有高度不相等的設計也可以更顯著地改善接合效果，但本發明對於內引腳接合方式不加以限制。
在一些實施例中，晶片結構130可以應用於驅動晶片(drive IC)，由於驅動晶片的凸塊數量通常非常龐大，因此利用本實施例中晶片結構130上沿著至少一邊緣E排列的多排凸塊134(例如第一排L1的第一凸塊1341與第二排L2的第二凸塊1342)具有高度不相等的設計也可以更顯著地改善接合效果及節省凸塊的材料成本，但本發明不限於此。
在一些實施例中，如圖1C所示，多個第一凸塊1341與多個第二凸塊1342在垂直於至少一邊緣E的方向上對位排列，舉例而言，沿著半導體基材132的長邊E1排列的多個第一凸塊1341與多個第二凸塊1342在垂直於長邊E1的方向D1上對位排列，或者，沿著半導體基材132的短邊E2排列的多個第一凸塊1341與多個第二凸塊1342在垂直於短邊E2的方向D2上對位排列，換句話說，沿著半導體基材132的長邊E1排列的多個第一凸塊1341與多個第二凸塊1342在垂直於長邊E1的方向D1上，位於第一排L1的一個第一凸塊1341會與位於第二排L2的一個第二凸塊1342相互對齊，或者，沿著半導體基材132的短邊E2排列的的多個第一凸塊1341與多個第二凸塊1342在垂直於短邊E2的方向D2上，位於第一排L1的一個第一凸塊1341會與位於第二排L2的一個第二凸塊1342相互對齊，但本發明不限於此，在其他實施例中，多個第一凸塊與多個第二凸塊可以具有不同的排列方式。
圖2是依照本發明一些實施例的薄膜覆晶封裝結構於內引腳接合製程時的部分剖面示意圖。請參考圖2，如先前所述，當晶片結構130以及接合工具B’的接合平面BS’具有較大的長寬差異時，接合平面BS’對應半導體基材132的短邊E2處的形變量會遠大於對應長邊E1處的形變量，如果沿著半導體基材132的長邊E1排列與沿著短邊E2排列的第一凸塊1341設計為相同的第一高度，而沿著長邊E1排列與沿著短邊E2排列的第二凸塊1342設計為相同的第二高度時，則可能無法完全補償接合工具B’的接合平面BS’在對應長邊E1處較小的形變量，而使得沿著長邊E1排列的多排凸塊134也可能還是存在接合不良的情況，因此可以進一步將接合工具B’的接合平面BS’在對應長邊E1處做階梯狀設計，以藉由接合工具B’的高度差設計提升對於長邊E1處的補償效果，以有效地提升半導體基材132的長邊E1上的多排凸塊134的接合效果，但本發明不限於此。
在此必須說明的是，以下實施例沿用上述實施例的元件標號與部分內容，其中採用相同或近似的標號來表示相同或近似的元件，並且省略了相同技術內容的說明，關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖3是依照本發明一些實施例的晶片結構的部分剖面示意圖。請參考圖3，本實施例的晶片結構130a類似於上述實施例的晶片結構130，而其差別在於：本實施例的晶片結構130a的多個凸塊134a包括的多個第一凸塊1341a與多個第二凸塊1342a可以具有不同於晶片結構130的多個第一凸塊1341與多個二凸塊1342對應高度關係。進一步而言，多個第二凸塊1342a較多個第一凸塊1341a遠離邊緣E，而多個第一凸塊1341a相對於主動面AS的高度H1a大於所述多個第二凸塊1342a相對於主動面AS的高度H2a，以對接合工具為兩端部向上翹曲(即接合平面BS的側邊較高而越往中央越低)的狀況做補償，但本發明不限於此。
圖4是依照本發明一些實施例的晶片結構的主動面的俯視示意圖。請參考圖4，本實施例的晶片結構130b類似於上述實施例的晶片結構130，而其差別在於：晶片結構130b的多個第一凸塊1341b與多個第二凸塊1342b可以具有與晶片結構130的多個第一凸塊1341與多個第二凸塊1342不同的排列方式。進一步而言，多個第一凸塊1341b與多個第二凸塊1342b在垂直於至少一邊緣E的方向上錯位排列，舉例而言，沿著半導體基材132的長邊E1排列的多個第一凸塊1341b與多個第二凸塊1342b在垂直於長邊E1的方向D1上錯位排列，或者，沿著半導體基材132的短邊E2排列的多個第一凸塊1341b與多個第二凸塊1342b在垂直於短邊E2的方向D2上錯位排列。藉由如此配置可提升多排凸塊的空間應用彈性並縮減凸塊間的間距，但本發明不限於此。
綜上所述，本發明晶片結構上的多排凸塊具有高度不相等的設計，如此一來，薄膜覆晶封裝結構中的晶片結構接合於可撓性薄膜上時可以補償接合工具的接合平面因翹曲所產生的高度差，改善多排凸塊無法同時接觸到線路層而導致接合不良的情況，確保接合良率及接合品質，進而可以減少電性異常等現象，提升薄膜覆晶封裝結構的可靠度。另一方面，相較於高度相等的多排凸塊設計而言，本發明具有高度不相等的多排凸塊設計還可以進一步節省凸塊材料成本，進而降低產品整體製造成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:薄膜覆晶封裝結構 110:可撓性薄膜 120:線路層 130、130a、130b:晶片結構 132:半導體基材 1321:銲墊 134、134a:凸塊 1341、1341a、1341b:第一凸塊 1342、1342a、1342b:第二凸塊 AS:主動面 B、B’:接合工具 BS、BS’:接合平面 E:邊緣 H1、H2、H1a、H2a:高度 L1:第一排 L2:第二排 E1:長邊 E2:短邊 D1、D2:方向
圖1A是依照本發明一實施例的薄膜覆晶封裝結構於內引腳接合製程時的部分剖面示意圖。 圖1B是依照本發明一實施例的晶片結構的部分剖面示意圖。 圖1C是依照本發明一實施例的晶片結構的主動面的俯視示意圖。 圖2是依照本發明一些實施例的薄膜覆晶封裝結構於內引腳接合製程時的部分剖面示意圖。 圖3是依照本發明一些實施例的晶片結構的部分剖面示意圖。 圖4是依照本發明一些實施例的晶片結構的主動面的俯視示意圖。
100:薄膜覆晶封裝結構 110:可撓性薄膜 120:線路層 130:晶片結構 132:半導體基材 1321:銲墊 134:凸塊 1341:第一凸塊 1342:第二凸塊 AS:主動面 B:接合工具 BS:接合平面 E:邊緣

Claims (9)

  1. 一種薄膜覆晶封裝結構，包括：可撓性薄膜；線路層，設置於所述可撓性薄膜上，其中所述線路層的厚度均一；以及晶片結構，設置於所述可撓性薄膜上，其中所述晶片結構包括：半導體基材，具有主動面與設置於所述主動面的多個銲墊；以及多個導電凸塊，設置於所述多個銲墊上，且所述多個導電凸塊沿著所述半導體基材的至少一邊緣排列成多排，其中所述多個導電凸塊包括多個第一導電凸塊與多個第二導電凸塊，所述多個第一導電凸塊排列成第一排，所述多個第二導電凸塊排列成第二排，所述第二排較所述第一排遠離所述至少一邊緣，且所述多個第一導電凸塊相對於所述主動面的高度與所述多個第二導電凸塊相對於所述主動面的高度不相等，其中所述多個導電凸塊電性連接所述線路層。
  2. 如請求項1所述的薄膜覆晶封裝結構，其中所述多個第一導電凸塊與所述多個第二導電凸塊在垂直於所述至少一邊緣的方向上對位排列。
  3. 如請求項1所述的薄膜覆晶封裝結構，其中所述多個第一導電凸塊與所述多個第二導電凸塊在垂直於所述至少一邊緣的方向上錯位排列。
  4. 如請求項1所述的薄膜覆晶封裝結構，其中所述多個第一導電凸塊相對於所述主動面的高度大於所述多個第二導電凸塊相對於所述主動面的高度。
  5. 如請求項1所述的薄膜覆晶封裝結構，其中所述多個第一導電凸塊相對於所述主動面的高度小於所述多個第二導電凸塊相對於所述主動面的高度。
  6. 如請求項1所述的薄膜覆晶封裝結構，其中所述至少一邊緣為所述半導體基材的長邊或所述半導體基材的短邊。
  7. 如請求項6所述的薄膜覆晶封裝結構，其中所述至少一邊緣為所述半導體基材的短邊。
  8. 如請求項1所述的薄膜覆晶封裝結構，其中所述多個導電凸塊為電鍍凸塊。
  9. 如請求項1所述的薄膜覆晶封裝結構，其中所述晶片結構以熱壓接合方式電性連接所述線路層。
TW110112052A 2021-04-01 2021-04-01 晶片結構及薄膜覆晶封裝結構 TWI782471B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110112052A TWI782471B (zh) 2021-04-01 2021-04-01 晶片結構及薄膜覆晶封裝結構
CN202110681459.2A CN115188727A (zh) 2021-04-01 2021-06-18 晶片结构及薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110112052A TWI782471B (zh) 2021-04-01 2021-04-01 晶片結構及薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TW202240802A TW202240802A (zh) 2022-10-16
TWI782471B true TWI782471B (zh) 2022-11-01

Family

ID=83512170

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112052A TWI782471B (zh) 2021-04-01 2021-04-01 晶片結構及薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN115188727A (zh)
TW (1) TWI782471B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945520A (en) * 2008-04-24 2009-11-01 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
TW201810561A (zh) * 2016-06-02 2018-03-16 南茂科技股份有限公司 薄膜覆晶封裝結構
CN210725543U (zh) * 2019-10-29 2020-06-09 颀中科技（苏州）有限公司 薄膜覆晶封装结构

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200945520A (en) * 2008-04-24 2009-11-01 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
TW201121006A (en) * 2009-12-03 2011-06-16 Hannstar Display Corp Connection structure for chip-on-glass driver IC and connection method therefor
TW201810561A (zh) * 2016-06-02 2018-03-16 南茂科技股份有限公司 薄膜覆晶封裝結構
CN210725543U (zh) * 2019-10-29 2020-06-09 颀中科技（苏州）有限公司 薄膜覆晶封装结构

Also Published As

Publication number Publication date
TW202240802A (zh) 2022-10-16
CN115188727A (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
US7880290B2 (en) Flip-chip packages allowing reduced size without electrical shorts and methods of manufacturing the same
US7446398B2 (en) Bump pattern design for flip chip semiconductor package
US8269322B2 (en) Tape wiring substrate and tape package using the same
WO2011121779A1 (ja) マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法
US20200043854A1 (en) Semiconductor package
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
TWI685074B (zh) 晶片封裝結構及相關引腳接合方法
TWI658549B (zh) 散熱型封裝結構
TWI782471B (zh) 晶片結構及薄膜覆晶封裝結構
TW201813013A (zh) 半導體裝置
KR20210075270A (ko) 반도체 모듈
US20230154904A9 (en) Electronic device
US20040178501A1 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
US20050035444A1 (en) Multi-chip package device with heat sink and fabrication method thereof
US9368467B2 (en) Substrate structure and semiconductor package using the same
TWI769799B (zh) 薄膜覆晶封裝結構
JP3334798B2 (ja) Ｂｇａ型半導体装置
JP4976767B2 (ja) 積層形半導体装置
KR20090089175A (ko) 반도체 패키지용 기판
JP3961491B2 (ja) 半導体装置の製造方法，半導体装置およびそれを用いる液晶モジュール
JP2019140179A (ja) フリップチップ実装用の基板およびこれを用いた電子装置
US20240203942A1 (en) Semiconductor package
WO2024084637A1 (ja) 半導体装置の製造方法及び半導体装置
JP2009170617A (ja) 半導体装置