TWI769799B - 薄膜覆晶封裝結構 - Google Patents

薄膜覆晶封裝結構 Download PDF

Info

Publication number
TWI769799B
TWI769799B TW110115441A TW110115441A TWI769799B TW I769799 B TWI769799 B TW I769799B TW 110115441 A TW110115441 A TW 110115441A TW 110115441 A TW110115441 A TW 110115441A TW I769799 B TWI769799 B TW I769799B
Authority
TW
Taiwan
Prior art keywords
area
chip
package structure
circuit layer
length
Prior art date
Application number
TW110115441A
Other languages
English (en)
Other versions
TW202243167A (zh
Inventor
沈弘哲
Original Assignee
南茂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南茂科技股份有限公司 filed Critical 南茂科技股份有限公司
Priority to TW110115441A priority Critical patent/TWI769799B/zh
Priority to CN202110667331.0A priority patent/CN115249681A/zh
Application granted granted Critical
Publication of TWI769799B publication Critical patent/TWI769799B/zh
Publication of TW202243167A publication Critical patent/TW202243167A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

一種薄膜覆晶封裝結構，包括可撓性基板、第一線路層、第二線路層以及晶片。可撓性基板具有相對的第一表面與第二表面以及位於第一表面的晶片覆蓋區，其中晶片覆蓋區沿長邊方向劃分成第一側邊區、中央區及第二側邊區。可撓性基板包括分別對應第一側邊區、中央區及第二側邊區的第一區、第二區與第三區。第一線路層與第二線路層分別位於第一表面與第二表面上。晶片配置於晶片覆蓋區並接合第一線路層。第二線路層的線路鋪設面積與第一線路層的線路鋪設面積的比值在第一區內與第三區內是介於0.9至1.2之間。

Description

薄膜覆晶封裝結構
本發明是有關於一種封裝結構，且特別是有關於一種薄膜覆晶封裝結構。
隨著電子產品功能需求越來越多，晶片的積體電路密集度不斷提高，薄膜覆晶封裝結構的可撓性線路載板上的引腳數量也必須跟著增加，原本廣泛使用的單面線路可撓性基板的佈線難度越來越高，因此，可撓性線路載板開始朝向雙面線路的方式設計。
進一步而言，可撓性線路載板在雙面線路的設計下，不同材料之間(例如可撓性基板所使用的可撓性材料和線路層所使用的金屬材料)的熱膨脹係數(coefficient of thermal expansion, CTE)不匹配(mismatch)在二個相對表面上所產生的熱應力大小會取決於線路層的鋪設面積尺寸，當二個相對表面上的線路鋪設面積差異越大，應力不平均的情況也越嚴重，導致可撓性基板產生變形、翹曲(warpage)。當薄膜覆晶封裝結構以熱壓(thermocompression)方式進行內引腳接合(Inner Lead Bonding, ILB)製程時，高溫對於晶片覆蓋區產生的熱效應尤其明顯，因此可撓性基板在這個區域內因熱應力不平均導致的翹曲變形情況會更為嚴重，進一步也可能導致引腳接合不良、剝離(peeling)或斷裂的問題。
本發明提供一種薄膜覆晶封裝結構，其可以改善可撓性基板翹曲變形及引腳接合不良、剝離或斷裂的問題，進而提升其可靠度。
本發明的一種薄膜覆晶封裝結構，包括可撓性基板、第一線路層、第二線路層以及晶片。可撓性基板具有相對的第一表面與第二表面以及位於第一表面的晶片覆蓋區，其中晶片覆蓋區沿長邊方向劃分成第一側邊區、中央區及第二側邊區。可撓性基板包括分別對應第一側邊區、中央區及第二側邊區的第一區、第二區與第三區。第一線路層與第二線路層分別位於第一表面與第二表面上。晶片配置於晶片覆蓋區並接合第一線路層。第二線路層的線路鋪設面積與第一線路層的線路鋪設面積的比值在第一區內與第三區內是介於0.9至1.2之間。
在本發明的一實施例中，上述的第一側邊區在長邊方向上的長度與第二側邊區在長邊方向上的長度分別為晶片覆蓋區的長邊長度的1/4至1/6。
在本發明的一實施例中，上述的第一側邊區在長邊方向上的長度與第二側邊區在長邊方向上的長度分別為晶片覆蓋區的長邊長度的1/5。
在本發明的一實施例中，上述的晶片覆蓋區外擴一距離而構成第一區、第二區與第三區的邊緣。
在本發明的一實施例中，上述的邊緣與晶片覆蓋區之間包括圍繞第一側邊區的三邊的第一外擴區，鄰接中央區的相對兩邊的第二外擴區與圍繞第二側邊區的三邊的第三外擴區，其中第一區包括第一側邊區與第一外擴區，第二區包括中央區與第二外擴區，第三區包括第二側邊區與第三外擴區。
在本發明的一實施例中，上述的距離為晶片覆蓋區的長邊長度的1/8至1/12。
在本發明的一實施例中，上述的距離為晶片覆蓋區的長邊長度的1/10。
在本發明的一實施例中，上述的距離為400微米。
在本發明的一實施例中，上述的第二線路層的線路鋪設面積與第一線路層的線路鋪設面積的比值在第二區內是不大於1.5。
在本發明的一實施例中，上述的晶片藉由多個凸塊接合第一線路層。
基於上述，本發明的薄膜覆晶封裝結構在封裝製程(例如內引腳接合製程)中，可撓性基板的晶片覆蓋區所承受之熱效應最為強烈，特別是在對應晶片兩側邊處的翹曲變形量又較對應晶片中央處的翹曲變形量來得大，因此將可撓性基板上的線路佈局設計為第二線路層的線路鋪設面積與第一線路層的線路鋪設面積的比值在對應晶片兩側邊處的第一區內與第三區內是介於0.9至1.2之間，以使可撓性基板的相對二個表面上的線路鋪設面積比例相近，因此可以避免可撓性基板因相對二個表面的熱膨脹係數不匹配幅度差異產生的應力不平均所導致的翹曲變形，進而改善引腳接合不良、剝離或斷裂的問題，提升薄膜覆晶封裝結構的可靠度。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文所使用之方向用語（例如，上、下、右、左、前、後、頂部、底部）僅作為參看所繪圖式使用且不意欲暗示絕對定向。
參照本實施例之圖式以更全面地闡述本發明。然而，本發明亦可以各種不同的形式體現，而不應限於本文中所述之實施例。圖式中的層或區域的厚度、尺寸或大小會為了清楚起見而放大。相同或相似之參考號碼表示相同或相似之元件，以下段落將不再一一贅述。
圖1A是依照本發明一實施例的薄膜覆晶封裝結構的部分俯視示意圖。圖1B是圖1A中的區域B的局部放大圖。圖2A是依照本發明一實施例的薄膜覆晶封裝結構的部分仰視示意圖。圖2B是圖2A中的區域C的局部放大圖。圖3是圖1A的薄膜覆晶封裝結構沿著A-A線的剖面示意圖。請參考圖1至圖3，在本實施例中，薄膜覆晶封裝結構100包括可撓性基板110、第一線路層120、第二線路層130以及晶片140，其中可撓性基板110具有相對的第一表面110a與第二表面110b以及位於第一表面110a的晶片覆蓋區112。進一步而言，晶片覆蓋區112可以包括相對的二個長邊112L與相對的二個短邊112S，而晶片覆蓋區112沿長邊方向D劃分成鄰接二個短邊112S的其中一者的第一側邊區1121、中央區1122及鄰接二個短邊112S的另外一者的第二側邊區1123，其中可撓性基板110包括分別對應第一側邊區1121、中央區1122及第二側邊區1123的第一區R1、第二區R2與第三區R3。另一方面，第一線路層120與第二線路層130分別位於第一表面110a與第二表面110b上，而晶片140配置於晶片覆蓋區112並接合第一線路層120。舉例而言，晶片140藉由多個凸塊142接合並電性連接至第一線路層120，但本發明不限於此。
在此，可撓性基板110的材質例如是聚乙烯對苯二甲酸酯(polyethylene terephthalate, PET)、聚醯亞胺(Polyimide, PI)、聚醚(polyethersulfone, PES)、碳酸脂(polycarbonate, PC)或其他適合的可撓性材料，第一線路層120與第二線路層130的材質例如是銅(可形成雙面銅箔基板)或其他適宜的導電金屬材料，而晶片140可以是驅動晶片或任何適宜的晶片。
在本實施例中，薄膜覆晶封裝結構100將可撓性基板110上的線路佈局設計為第二線路層130的線路鋪設面積與第一線路層120的線路鋪設面積的比值在第一區R1內與第三區R3內是介於0.9至1.2之間，以使可撓性基板110的相對二個表面(第一表面110a與第二表面110b)上的線路鋪設面積比例相近，因此可以避免可撓性基板110因相對二個表面的熱膨脹係數不匹配幅度差異產生的應力不平均所導致的翹曲變形，進而改善引腳接合不良、剝離或斷裂的問題，提升薄膜覆晶封裝結構100的可靠度。進一步而言，由於可撓性材料的可撓性基板110與金屬材料的線路層的熱膨脹係數不匹配幅度會與線路層的鋪設面積正相關，而熱膨脹係數不匹配幅度越大也會產生越大的熱應力，因此可撓性基板110若是在相對二個表面上的線路鋪設面積比例差異越大時，會對應地在相對二個表面上形成越不平均的熱應力，進而導致可撓性基板110較明顯的翹曲變形。此外，在內引腳接合製程中，晶片140一般是以熱壓方式接合至可撓性基板110的晶片覆蓋區112，因此晶片覆蓋區112所承受之熱效應更為強烈，而可撓性基板110的晶片覆蓋區112在對應晶片140兩側邊(即鄰近二個短邊112S)的第一側邊區1121與第二側邊區1123的翹曲變形量又較對應晶片140中央的中央區1122的翹曲變形量來得大，因此本實施例的薄膜覆晶封裝結構100針對可撓性基板110在對應第一側邊區1121與第二側邊區1123的第一區R1與第三區R3處將相對二個表面(第一表面110a與第二表面110b)上的線路層的鋪設面積做趨近的設計，使第二線路層130的線路鋪設面積與第一線路層120的線路鋪設面積的比值介於0.9至1.2之間，以使線路鋪設面積比例相近，因此可以降低熱應力不平均所導致的翹曲變形，改善引腳接合不良、剝離或斷裂的問題，進而提升薄膜覆晶封裝結構100的可靠度。
在一些實施例中，第一側邊區1121在長邊方向D上的長度L1與第二側邊區1123在長邊方向D上的長度L2分別為晶片覆蓋區112的長邊長度L的1/4至1/6。進一步而言，第一側邊區1121在長邊方向D上的長度L1與第二側邊區1123在長邊方向D上的長度L2可以分別為晶片覆蓋區112的長邊長度L的1/5，但本發明不限於此。
在一些實施例中，第一側邊區1121在長邊方向D上的長度L1與第二側邊區1123在長邊方向D上的長度L2相同，但本發明不限於此，依實際設計上的需求第一側邊區1121在長邊方向D上的長度L1與第二側邊區1123在長邊方向D上的長度L2可以不同。
在一些實施例中，晶片覆蓋區112外擴一距離d而構成第一區R1、第二區R2與第三區R3的邊緣e。進一步而言，邊緣e與晶片覆蓋區112之間可以包括圍繞第一側邊區1121的三邊(如二個短邊112S的其中一者與連接前述短邊112S的二個長邊112L的一側邊部分區段)的第一外擴區E1，鄰接中央區1122的相對兩邊(如二個長邊112L的中間部分區段)的第二外擴區E2與圍繞第二側邊區1123的三邊(如二個短邊112S的另外一者與連接前述短邊112S的二個長邊112L的另一側邊部分區段)的第三外擴區E3，其中第一區R1包括第一側邊區1121與第一外擴區E1，第二區R2包括中央區1122與第二外擴區E2，而第三區R3包括第二側邊區1123與第三外擴區E3。由於內引腳接合製程時的熱效應主要作用在晶片覆蓋區112以及其鄰近區域，特別是鄰近二個短邊112S的區域受熱導致的翹曲變形情況更加明顯，因此對於分別鄰接二個短邊112S的第一區R1(對應第一側邊區1121)與第三區R3(對應第二側邊區1123)進行二個表面上的線路鋪設面積比例的設計，可以更有效改善薄膜覆晶封裝結構100的翹曲變形與引腳接合不良、剝離或斷裂的問題，進一步提升薄膜覆晶封裝結構100的可靠度，但本發明不限於此。
在一些實施例中，距離d為晶片覆蓋區112的長邊長度L的1/8至1/12。進一步而言，距離d可以為晶片覆蓋區112的長邊長度L的1/10。舉例而言，距離d可以為400微米。應說明的是，本發明不限制於上述外擴距離的數值與範圍，外擴距離可以視實際設計上的需求而定。
在一些實施例中，由於可撓性基板110在晶片覆蓋區112的中央區域的形變量較小，但考量相對二個表面的熱膨脹係數不匹配幅度差異過大時仍容易導致翹曲變形，因此將第二區R2內的第二線路層130的線路鋪設面積與第一線路層120的線路鋪設面積的比值設計為不大於1.5，相較於第一區R1與第三區R3內第二線路層130的線路鋪設面積與第一線路層120的線路鋪設面積的比值而言具有較大的空間應用彈性，但本發明不限於此。
在一些實施例中，薄膜覆晶封裝結構100更包括防銲層150，其中防銲層150位於可撓性基材110上，且局部覆蓋第一線路層120與第二線路層130，以防止第一線路層120與第二線路層130受到水氣或異物汙染而影響電性能力，但本發明不限於此。
在一些實施例中，薄膜覆晶封裝結構100更包括封裝膠體160，封裝膠體160可以填充至晶片140與可撓性基板110之間的空隙中，以對晶片140與可撓性基板110的電性接點進行保護。封裝膠體160例如是底部填充膠(Underfill)，但本發明不限於此。
綜上所述，本發明的薄膜覆晶封裝結構在封裝製程(例如內引腳接合製程)中，可撓性基板的晶片覆蓋區所承受之熱效應最為強烈，特別是在對應晶片兩側邊處的翹曲變形量又較對應晶片中央處的翹曲變形量來得大，因此將可撓性基板上的線路佈局設計為第二線路層的線路鋪設面積與第一線路層的線路鋪設面積的比值在對應晶片兩側邊處的第一區內與第三區內是介於0.9至1.2之間，以使可撓性基板的相對二個表面上的線路鋪設面積比例相近，因此可以避免可撓性基板因相對二個表面的熱膨脹係數不匹配幅度差異產生的應力不平均所導致的翹曲變形，進而改善引腳接合不良、剝離或斷裂的問題，提升薄膜覆晶封裝結構的可靠度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:薄膜覆晶封裝結構 110:可撓性基板 110a:第一表面 110b:第二表面 112:晶片覆蓋區 1121:第一側邊區 1122:中央區 1123:第二側邊區 112L:長邊 112S:短邊 120:第一線路層 130:第二線路層 140:晶片 142:凸塊 150:防銲層 160:封裝膠體 B、C:區域 e:邊緣 E1:第一外擴區 E2:第二外擴區 E3:第三外擴區 D:長邊方向 d:距離 L:長邊長度 L1、L2:長度 R1:第一區 R2:第二區 R3:第三區
圖1A是依照本發明一實施例的薄膜覆晶封裝結構的部分俯視示意圖。 圖1B是圖1A中的區域B的局部放大圖。 圖2A是依照本發明一實施例的薄膜覆晶封裝結構的部分仰視示意圖。 圖2B是圖2A中的區域C的局部放大圖。 圖3是圖1A的薄膜覆晶封裝結構沿著A-A線的剖面示意圖。 應說明的是，圖1A與圖1B中的晶片、凸塊與防銲層採用透視繪法呈現，並且省略繪示封裝膠體。圖2A與圖2B中的防銲層亦採用透視繪法呈現。
100:薄膜覆晶封裝結構
110:可撓性基板
110a:第一表面
110b:第二表面
112:晶片覆蓋區
1121:第一側邊區
1122:中央區
1123:第二側邊區
120:第一線路層
130:第二線路層
140:晶片
142:凸塊
150:防銲層
160:封裝膠體
D:長邊方向
R1:第一區
R2:第二區
R3:第三區

Claims (8)

  1. 一種薄膜覆晶封裝結構，包括：可撓性基板，具有相對的第一表面與第二表面以及位於所述第一表面的晶片覆蓋區，所述晶片覆蓋區沿長邊方向劃分成第一側邊區、中央區及第二側邊區，所述可撓性基板包括分別對應所述第一側邊區、所述中央區及所述第二側邊區的第一區、第二區與第三區，其中所述第一側邊區在所述長邊方向上的長度與所述第二側邊區在所述長邊方向上的長度分別為所述晶片覆蓋區的長邊長度的1/4至1/6；第一線路層，位於所述第一表面上；第二線路層，位於所述第二表面上；以及晶片，配置於所述晶片覆蓋區並接合所述第一線路層，其中所述第二線路層的線路鋪設面積與所述第一線路層的線路鋪設面積的比值在所述第一區內與所述第三區內是介於0.9至1.2之間。
  2. 如請求項1所述的薄膜覆晶封裝結構，其中所述第一側邊區在所述長邊方向上的長度與所述第二側邊區在所述長邊方向上的長度分別為所述晶片覆蓋區的長邊長度的1/5。
  3. 如請求項1所述的薄膜覆晶封裝結構，其中所述晶片覆蓋區外擴一距離而構成所述第一區的邊緣、所述第二區的邊緣與所述第三區的邊緣，且所述距離為所述晶片覆蓋區的長邊長度的1/8至1/12。
  4. 如請求項3所述的薄膜覆晶封裝結構，其中所述邊緣與所述晶片覆蓋區之間包括圍繞所述第一側邊區的三邊的第一外擴區，鄰接所述中央區的相對兩邊的第二外擴區與圍繞所述第二側邊區的三邊的第三外擴區，其中所述第一區包括所述第一側邊區與所述第一外擴區，所述第二區包括所述中央區與所述第二外擴區，所述第三區包括所述第二側邊區與所述第三外擴區。
  5. 如請求項3所述的薄膜覆晶封裝結構，其中所述距離為所述晶片覆蓋區的長邊長度的1/10。
  6. 如請求項3所述的薄膜覆晶封裝結構，其中所述距離為400微米。
  7. 如請求項1所述的薄膜覆晶封裝結構，其中所述第二線路層的線路鋪設面積與所述第一線路層的線路鋪設面積的比值在所述第二區內是不大於1.5。
  8. 如請求項1所述的薄膜覆晶封裝結構，其中所述晶片藉由多個凸塊接合所述第一線路層。
TW110115441A 2021-04-28 2021-04-28 薄膜覆晶封裝結構 TWI769799B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110115441A TWI769799B (zh) 2021-04-28 2021-04-28 薄膜覆晶封裝結構
CN202110667331.0A CN115249681A (zh) 2021-04-28 2021-06-16 薄膜覆晶封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110115441A TWI769799B (zh) 2021-04-28 2021-04-28 薄膜覆晶封裝結構

Publications (2)

Publication Number Publication Date
TWI769799B true TWI769799B (zh) 2022-07-01
TW202243167A TW202243167A (zh) 2022-11-01

Family

ID=83439510

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110115441A TWI769799B (zh) 2021-04-28 2021-04-28 薄膜覆晶封裝結構

Country Status (2)

Country Link
CN (1) CN115249681A (zh)
TW (1) TWI769799B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM507582U (zh) * 2015-02-12 2015-08-21 Kingdom Co Ltd T 精細的基板線路
TWI686507B (zh) * 2019-05-14 2020-03-01 頎邦科技股份有限公司 用於承載晶片的軟質線路基板及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWM507582U (zh) * 2015-02-12 2015-08-21 Kingdom Co Ltd T 精細的基板線路
TWI686507B (zh) * 2019-05-14 2020-03-01 頎邦科技股份有限公司 用於承載晶片的軟質線路基板及其製造方法
TW202041711A (zh) * 2019-05-14 2020-11-16 頎邦科技股份有限公司 用於承載晶片的軟質線路基板及其製造方法

Also Published As

Publication number Publication date
TW202243167A (zh) 2022-11-01
CN115249681A (zh) 2022-10-28

Similar Documents

Publication Publication Date Title
US20150221625A1 (en) Semiconductor package having a dissipating plate
KR100788415B1 (ko) 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지
US20060249852A1 (en) Flip-chip semiconductor device
TWI671862B (zh) 薄膜覆晶封裝
US9041180B2 (en) Semiconductor package and method of manufacturing the semiconductor package
TWI510175B (zh) 電子組件
KR20150125814A (ko) 반도체 패키지 장치
TWI654722B (zh) 半導體裝置
TWI509756B (zh) 薄膜覆晶封裝結構
TWI769799B (zh) 薄膜覆晶封裝結構
TWI786698B (zh) 半導體封裝
US8618673B2 (en) Package structures
US8050049B2 (en) Semiconductor device
JP2008047771A (ja) 半導体装置
US11049786B2 (en) Semiconductor device
KR101279469B1 (ko) 방열성을 향상시킨 칩 온 필름 패키지
TWI447889B (zh) 晶片封裝結構
TWI782471B (zh) 晶片結構及薄膜覆晶封裝結構
WO2012070168A1 (ja) 半導体チップ及び半導体装置
US11670574B2 (en) Semiconductor device
US20050146050A1 (en) Flip chip package structure and chip structure thereof
JP2009170617A (ja) 半導体装置
TW202322317A (zh) 多晶片封裝結構
US20200092989A1 (en) Printed circuit board including warpage offset regions and semiconductor packages including the same
TW567600B (en) A package with a heat sink