TWI510175B - 電子組件 - Google Patents

電子組件 Download PDF

Info

Publication number
TWI510175B
TWI510175B TW103103588A TW103103588A TWI510175B TW I510175 B TWI510175 B TW I510175B TW 103103588 A TW103103588 A TW 103103588A TW 103103588 A TW103103588 A TW 103103588A TW I510175 B TWI510175 B TW I510175B
Authority
TW
Taiwan
Prior art keywords
electronic component
opening
heat
layer
insulating layer
Prior art date
Application number
TW103103588A
Other languages
English (en)
Other versions
TW201531217A (zh
Inventor
Chih Wen Huang
Original Assignee
Tatung Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tatung Co filed Critical Tatung Co
Priority to TW103103588A priority Critical patent/TWI510175B/zh
Priority to US14/445,071 priority patent/US20150216084A1/en
Publication of TW201531217A publication Critical patent/TW201531217A/zh
Application granted granted Critical
Publication of TWI510175B publication Critical patent/TWI510175B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Thermal Sciences (AREA)

Description

電子組件
本發明是有關於一種電子組件，且特別是有關於一種可降低電磁干擾的電子組件。
近年來隨著積體電路(Integrated Circuit,IC)之積體化(Integration)的提昇，高速運算的中央處理器(Central Processing Unit,CPU)與射頻積體電路已廣泛應用於各類電子產品中。然而，這類的電子元件因具有高功率消耗，因此為了維持正常工作溫度，通常會加裝散熱鰭片組來降低這些電子元件之溫度。
一般來說，散熱鰭片組是直接配置於晶片上方，且散熱鰭片組的每一個散熱鰭片可視為一單極天線。由於習知之散熱鰭片組並未與晶片下方之印刷電路板的接地層直接連接，因此可視為一浮空的金屬。如此一來，晶片會產生雜訊耦合至散熱鰭片組。當雜訊的頻率接近於散熱鰭片組的共振頻率，此時散熱鰭片組即成為一個良好的天線結構，並產生較強的電磁輻射，此外，亦可能耦合至其他的外部電路，因而導致對整體電子產品的干擾。
為了解決上述之問題，習知技術提出了一種將散熱鰭片組電性連接至印刷電路板之接地層的作法，藉以降低散熱鰭片組與接地層之間的電位差，進而降低電磁輻射。然而，由於晶片周圍的電路佈局較為緊密，不易於印刷電路板上找到適當接地點。再者，若接地點本身的雜訊過高，反而會使雜訊更容易耦合至散熱鰭片組，進而增強電磁輻射的效應。
習知另一種作法是於散熱鰭片組的上方再增加一金屬屏蔽罩，來降低電磁干擾。由於散熱鰭片組的主要功能在於將晶片所產生的熱導出，但當金屬屏蔽罩罩住散熱鰭片組時，會大幅降低散熱鰭片組的散熱效果。若為了解決散熱的問題而於金屬屏蔽罩設置一開口，以暴露出部分散熱鰭片組，此時金屬屏蔽罩的屏蔽效果也會變差。
此外，美國專利編號US7848108B1提出一種具有週期性圖案化的基底結構的散熱組件，所述基底結構等同於一電磁能隙結構層，藉以降低發熱元件與散熱鰭片組之間的電磁耦合效應。然而所述週期性圖案化的基底結構設計須配合所需抑制之電磁輻射干擾頻率，由於散熱鰭片為該基底結構的一部分，故設計變更時需整體重新製作，較為費工費時。
本發明提供一種電子組件，可有效降低發熱元件與散熱鰭片組之間的電磁耦合效應。
本發明提出一種電子組件，其包括發熱元件、散熱鰭片組、濾波電路板及導熱層。散熱鰭片組配置於發熱元件上方。濾波電路板位於發熱元件與散熱鰭片組之間且包括金屬層、電磁能隙結構層及絕緣層。金屬層具有第一開口且直接接觸散熱鰭片組。電磁能隙結構層具有多個導電圖案，其中發熱元件直接接觸這些導電圖案且以導熱通孔貫穿絕緣層並連接金屬層。絕緣層配置於金屬層與電磁能隙結構層之間且具有第二開口及周緣區域，其中第二開口對位於第一開口且被周緣區域圍繞。這些導電圖案對位於周緣區域。導熱層配置於發熱元件上且透過第一開口及第二開口而直接接觸散熱鰭片組。
在本發明的一實施例中，上述的導電圖案圍繞導熱層。
在本發明的一實施例中，上述的散熱鰭片組具有底面，而金屬層具有頂面，其中底面接觸頂面。
在本發明的一實施例中，上述的濾波電路板更包括多個導熱通孔，其中這些導熱通孔貫穿絕緣層、金屬層及這些導電圖案。各個導熱通孔的兩端分別連接金屬層與對應的導電圖案。
在本發明的一實施例中，上述的發熱元件包括晶片。
在本發明的一實施例中，上述的絕緣層具有相對的上表面與下表面。第二開口貫穿於上表面與下表面之間。金屬層完全覆蓋上表面，而這些導電圖案和下表面相接觸。
在本發明的一實施例中，上述的導電圖案內埋於絕緣層的下表面，且各個導電圖案的表面與絕緣層的下表面齊平。
在本發明的一實施例中，上述的導電圖案位於絕緣層的下表面上。
在本發明的一實施例中，上述的電磁能隙結構層中摻雜有鐵磁性(ferromagnetic)粉末或鐵電物質。
在本發明的一實施例中，上述的導電圖案的材質包括金屬。
在本發明的一實施例中，上述的絕緣層的材質包括陶瓷。
基於上述，本發明於發熱元件與散熱鰭片組之間設置了具有電磁能隙結構層的濾波電路板，藉以降低發熱元件與散熱鰭片組之間的電磁耦合效應。在上述濾波電路板中，金屬層具有第一開口，絕緣層具有對位於第一開口的第二開口，且電磁能隙結構層的這些導電圖案對位於絕緣層的周緣區域而暴露了第二開口，因此配置於發熱元件上的導熱層可透過第一開口及第二開口而直接接觸散熱鰭片組，藉以增加電子組件的散熱效率。據此，濾波電路板的設置除了可有效降低發熱元件與散熱鰭片組之間的電磁耦合效應，以抑止雜訊耦合散熱鰭片組及降低散熱鰭片組產生電磁輻射外，亦不影響原本散熱鰭片組對發熱元件的散熱效果。故，本發明之電子組件可具有良好散熱效果且可有效抑制電磁雜訊，進而降低電磁干擾。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、100A‧‧‧電子組件
110‧‧‧發熱元件
120‧‧‧散熱鰭片組
120a‧‧‧底面
130、130a‧‧‧濾波電路板
132‧‧‧金屬層
132a‧‧‧第一開口
132b‧‧‧頂面
134、134a‧‧‧電磁能隙結構層
135、135a‧‧‧導電圖案
135a’‧‧‧表面
136‧‧‧絕緣層
136a‧‧‧第二開口
136b‧‧‧周緣區域
136c‧‧‧上表面
136d‧‧‧下表面
139‧‧‧導熱通孔
140‧‧‧導熱層
150‧‧‧導電凸塊
160‧‧‧外部電路
圖1A為本發明一實施例的電子組件的立體示意圖。
圖1B為圖1A的電子組件的剖面示意圖。
圖1C為圖1A的濾波電路板的俯視示意圖。
圖1D為圖1A的濾波電路板的仰視示意圖。
圖2為本發明另一實施例的電子組件的剖面示意圖。
圖1A為本發明一實施例的電子組件的立體示意圖。請參考圖1A，在本實施例中，電子組件100包括發熱元件110、散熱鰭片組120及濾波電路板130，其中散熱鰭片組120配置於發熱元件110上方，而濾波電路板130位於發熱元件110與散熱鰭片組120之間，藉以降低發熱元件110與散熱鰭片組120之間的電磁耦合效應，具體說明如下。
圖1B為圖1A的電子組件的剖面示意圖。圖1C為圖1A的濾波電路板的俯視示意圖。圖1D為圖1A的濾波電路板的仰視示意圖。請參考圖1B至圖1D，詳細而言，濾波電路板130包括金屬層132、電磁能隙結構層134以及絕緣層136，絕緣層136配置於金屬層132與電磁能隙結構層134之間，其中金屬層132、電磁能隙結構層134以及絕緣層136可視為電容結構。電磁能隙結構層134具有多個導電圖案135，且發熱元件110直接接觸這些導 電圖案135。導電圖案135的材質例如是金屬，而絕緣層136的材質例如是陶瓷或高導熱的絕緣材料。需說明的是，為了有效抑制電磁波的傳遞，本實施例的電磁能隙結構層134中亦可摻雜有鐵磁性粉末或鐵電物質。
此外，本實施例的導電圖案135的尺寸大小與抑制特定電磁頻率範圍之電磁波雜訊呈反比關係。也就是說，當導電圖案135的尺寸較小時，即於單一尺寸之絕緣層136上可設置較多的導電圖案135，此時電磁能隙結構層135可抑制較高頻率範圍的電磁波雜訊。反之，當導電圖案135的尺寸較大時，即於單一尺寸的絕緣層136上可設置較少的導電圖案135，此時電磁能隙結構層134可抑制較低頻率範圍的電磁波雜訊。於此，並不加以限制導電圖案135的尺寸，本領域的技術人員當可參照前述實施例的說明，依據實際需求，而設計適當的導電圖案135的尺寸，以達到所需的技術效果。當發熱元件110因作動而產生電磁輻射時，由於發熱元件110與散熱鰭片組120之間具有濾波電路板130，因此濾波電路板130可有效抑制發熱元件110所產生的電磁耦合雜訊，使其無法在濾波電路板130內傳遞。如此一來，發熱元件110所產生電磁輻無法進入散熱鰭片組120，即可有效抑制散熱鰭片組120產生之電磁輻射。本實施例的發熱元件110例如是晶片，但不以此為限。舉例來說，晶片可以是積體電路晶片，其例如為繪圖晶片、記憶體晶片、半導體晶片等單一晶片或是晶片模組。
更詳細而言，金屬層132具有第一開口132a且直接接觸 散熱鰭片組120。絕緣層136具有第二開口136a、周緣區域136b、上表面136c及相對於上表面136c的下表面136d，其中金屬層132完全覆蓋絕緣層136的上表面136c，第二開口136a貫穿於上表面136c與下表面136d之間且對位於第一開口132a，並被周緣區域136b圍繞。這些導電圖案135位於絕緣層136的下表面136d上且對位於絕緣層136的周緣區域136b，以暴露出下表面136d之對應於第二開口136a的部分。
本實施例的電子組件100更包括導熱層140，導熱層140例如為導熱膠並配置於發熱元件110上。在濾波電路板130的上述配置方式之下，由於金屬層132具有第一開口132a，絕緣層136具有對位於第一開口132a的第二開口136a，且電磁能隙結構層134的這些導電圖案135對位於絕緣層136的周緣區域136b而暴露了第二開口132a，因此配置於發熱元件110上的導熱層140被這些導電圖案135圍繞並且可透過第一開口132a及第二開口136a而直接接觸散熱鰭片組120的底面120a，藉以增加電子組件100的散熱效率。據此，濾波電路板130的設置除了可有效降低發熱元件110與散熱鰭片組120之間的電磁耦合，以抑止雜訊耦合至散熱鰭片組120及降低散熱鰭片組120產生之電磁輻射外，亦不影響原本散熱鰭片組120對發熱元件110的散熱效果。故，電子組件100可具有良好散熱效果且可有效抑制電磁雜訊，進而降低電磁干擾。
在本實施例中，金屬層132具有頂面132b，其中散熱鰭 片組120的底面120a接觸金屬層132的頂面132b。也就是說，散熱鰭片組120與金屬層132並非一體成型的結構，因此當散熱鰭片組120的設計有所變更時，金屬層132無需與散熱鰭片組120一同重新製作，進而能夠節省製造成本與工時。此外，請參考圖1D，在本實施例中，各導電圖案135的形狀例如是矩形，但本發明不限於此，在其它實施例中其可為各種適當形狀，如六角形或圓形等。
請參考圖1B至圖1D，本實施例的濾波電路板130更包括多個導熱通孔139。這些導熱通孔139貫穿絕緣層136、金屬層134及這些導電圖案135，其中各個導熱通孔139的兩端分別連接金屬層134與對應的導電圖案135，可增加金屬層132與導電圖案135之間的連接面積。詳細而言，各個導熱通孔139連接金屬層134的一端例如是直接接觸散熱鰭片組120的底面120a。也就是說，發熱元件110所產生的熱可同時透過導熱層140以及導熱通孔139傳遞至散熱鰭片組120，以有效增加濾波電路板130的散熱效率，進而提昇整體電子組件100的散熱效果。此外，為了增加電子組件100的應用性，電子組件100更包括多個配置於發熱元件110上的導電凸塊150，其中發熱元件110透過導電凸塊150與外部電路160電性連接。
在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參 考前述實施例，下述實施例不再重複贅述。
圖2為本發明另一實施例的電子組件的剖面示意圖。請參考圖2，本實施例的電子組件100A與圖1A之電子組件100相似，惟二者主要差異之處在於：本實施例的濾波電路板130a之電磁能隙結構層134a的導電圖案135a是內埋於絕緣層136的下表面136d，且各個導電圖案135a的表面135a’與絕緣層136的下表面136d實質上齊平。如此一來，可有效降低整體電子組件100A的體積，以符合現今薄型化的趨勢。
此外，本發明亦不限定濾波電路板130、130a的形態，雖然此處所提及的濾波電路板130、130a具體化為雙面濾波電路板(double sided circuit board)，且可抑制一特定頻率範圍之電磁波雜訊。但於其他未繪示的實施例中，濾波電路板亦可為多層式濾波電路板(multi-layer circuit board)，其中配置於發熱元件上的導熱層可透過多層式濾波電路板之絕緣層的開口及金屬層的開口而接觸散熱鰭片，多層式濾波電路板可透過導熱通孔來連接金屬層與對應的導電圖案，且此多層式濾波電路板可因為各層的導電圖案的尺寸不同，而可同時抑制多個不同特定頻率範圍之電磁波雜訊。上述之濾波電路板屬於本發明可採用的技術方案，不脫離本發明所欲保護的範圍。
綜上所述，本發明於發熱元件與散熱鰭片組之間設置了具有電磁能隙結構層的濾波電路板，藉以降低發熱元件與散熱鰭片組之間的電磁耦合效應。在上述濾波電路板中，金屬層具有第 一開口，絕緣層具有對位於第一開口的第二開口，且電磁能隙結構層的這些導電圖案對位於絕緣層的周緣區域而暴露了第二開口，因此配置於發熱元件上的導熱層可透過第一開口及第二開口而直接接觸散熱鰭片組，藉以增加電子組件的散熱效率。據此，濾波電路板的設置除了可有效降低發熱元件與散熱鰭片組之間的電磁耦合效應，以抑止雜訊耦合散熱鰭片組及降低散熱鰭片組產生電磁輻射外，亦不影響原本散熱鰭片組對發熱元件的散熱效果。故，本發明之電子組件可具有良好散熱效果且可有效抑制電磁雜訊，進而降低電磁干擾。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧電子組件
110‧‧‧發熱元件
120‧‧‧散熱鰭片組
120a‧‧‧底面
130‧‧‧濾波電路板
132‧‧‧金屬層
132a‧‧‧第一開口
132b‧‧‧頂面
134‧‧‧電磁能隙結構層
135‧‧‧導電圖案
136‧‧‧絕緣層
136a‧‧‧第二開口
136b‧‧‧周緣區域
136c‧‧‧上表面
136d‧‧‧下表面
139‧‧‧導熱通孔
140‧‧‧導熱層
150‧‧‧導電凸塊
160‧‧‧外部電路

Claims (10)

  1. 一種電子組件，包括：一發熱元件；一散熱鰭片組，配置於該發熱元件上方；一濾波電路板，位於該發熱元件與該散熱鰭片組之間且包括：一金屬層，具有一第一開口且直接接觸該散熱鰭片組；一電磁能隙結構層，具有多個導電圖案，其中該發熱元件直接接觸該些導電圖案；以及一絕緣層，配置於該金屬層與該電磁能隙結構層之間且具有一第二開口及一周緣區域，其中該第二開口對位於該第一開口且被該周緣區域圍繞，該些導電圖案對位於該周緣區域；以及一導熱層，配置於該發熱元件上且透過該第一開口及該第二開口而直接接觸該散熱鰭片組，其中該絕緣層具有相對的一上表面與一下表面，該第二開口貫穿於該上表面與該下表面之間，該金屬層完全覆蓋該上表面，而該些導電圖案暴露出該下表面之對應於該第二開口的部分。
  2. 如申請專利範圍第1項所述的電子組件，其中該些導電圖案圍繞該導熱層。
  3. 如申請專利範圍第1項所述的電子組件，其中該散熱鰭片組具有一底面，該金屬層具有一頂面，該底面接觸該頂面。
  4. 如申請專利範圍第1項所述的電子組件，其中該濾波電路 板更包括多個導熱通孔，其中該些導熱通孔貫穿該絕緣層、該金屬層及該些導電圖案，各該導熱通孔的兩端分別連接該金屬層與對應的該導電圖案。
  5. 如申請專利範圍第1項所述的電子組件，其中該發熱元件包括一晶片。
  6. 如申請專利範圍第1項所述的電子組件，其中該些導電圖案內埋於該絕緣層的該下表面，且各該導電圖案的一表面與該絕緣層的該下表面齊平。
  7. 如申請專利範圍第1項所述的電子組件，其中該些導電圖案位於該絕緣層的該下表面上。
  8. 如申請專利範圍第1項所述的電子組件，其中該電磁能隙結構層中摻雜有鐵磁性粉末或鐵電物質。
  9. 如申請專利範圍第1項所述的電子組件，其中該些導電圖案的材質包括金屬。
  10. 如申請專利範圍第1項所述的電子組件，其中該絕緣層的材質包括陶瓷。
TW103103588A 2014-01-29 2014-01-29 電子組件 TWI510175B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103103588A TWI510175B (zh) 2014-01-29 2014-01-29 電子組件
US14/445,071 US20150216084A1 (en) 2014-01-29 2014-07-29 Electronic assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103103588A TWI510175B (zh) 2014-01-29 2014-01-29 電子組件

Publications (2)

Publication Number Publication Date
TW201531217A TW201531217A (zh) 2015-08-01
TWI510175B true TWI510175B (zh) 2015-11-21

Family

ID=53680497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103588A TWI510175B (zh) 2014-01-29 2014-01-29 電子組件

Country Status (2)

Country Link
US (1) US20150216084A1 (zh)
TW (1) TWI510175B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108370656B (zh) * 2015-12-18 2020-01-14 大陆汽车系统公司 滑动热屏障
JP6363687B2 (ja) * 2016-12-26 2018-07-25 デクセリアルズ株式会社 半導体装置
CN108337862B (zh) * 2018-03-02 2019-09-06 惠州市博宇科技有限公司 一种新能源电动车专用铝基板
TWI675287B (zh) * 2018-09-10 2019-10-21 群光電子股份有限公司 加熱散熱模組
JP7011631B2 (ja) * 2019-08-08 2022-01-26 株式会社ソニー・インタラクティブエンタテインメント 電子機器
CN112701047A (zh) * 2019-10-23 2021-04-23 华通电脑股份有限公司 散热鳍片的制造方法
TWI752398B (zh) 2020-01-02 2022-01-11 財團法人工業技術研究院 功率模組

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201867723U (zh) * 2010-11-29 2011-06-15 英业达股份有限公司 内存散热装置
TW201330763A (zh) * 2012-01-06 2013-07-16 Tatung Co 電子組件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201867723U (zh) * 2010-11-29 2011-06-15 英业达股份有限公司 内存散热装置
TW201330763A (zh) * 2012-01-06 2013-07-16 Tatung Co 電子組件

Also Published As

Publication number Publication date
TW201531217A (zh) 2015-08-01
US20150216084A1 (en) 2015-07-30

Similar Documents

Publication Publication Date Title
TWI510175B (zh) 電子組件
TWI492704B (zh) 電子組件
JP5658826B2 (ja) モノリシックマイクロ波集積回路
JP6671435B2 (ja) 高周波モジュール
TWI440425B (zh) 具有週期性圖樣化底座結構的散熱器
US7872876B2 (en) Multi-layered printed circuit board
TWI439190B (zh) 電路板及其散熱裝置
US6956285B2 (en) EMI grounding pins for CPU/ASIC chips
TWI533793B (zh) 電子裝置及其電磁波屏蔽模組
US9621196B2 (en) High-frequency module and microwave transceiver
US20040135239A1 (en) EMI heatspreader/lid for integrated circuit packages
TWI644613B (zh) 電路板集成與屏蔽裝置
JP2005026263A (ja) 混成集積回路
TWI726463B (zh) 晶片封裝體與電源模組
WO2014012370A1 (zh) 一种芯片封装及封装方法
TWI532969B (zh) 散熱裝置
JP2015535392A (ja) 熱伝導素子および熱伝導素子を形成する方法
JP2009130085A (ja) 半導体パッケージ
US20070077686A1 (en) Packaging method for preventing chips from being interfered and package structure thereof
US20240098952A1 (en) Electromagnetic shield of an integrated circuit package
TWI769799B (zh) 薄膜覆晶封裝結構
KR101305581B1 (ko) 차폐 부재 및 이를 포함하는 인쇄회로기판
TWI603668B (zh) 電子總成及電子裝置
JP2004260141A (ja) 集積回路ボンディングパッド及びその形成方法
JP2010219131A (ja) スペーサ基板及び高周波モジュール

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees