WO2023248658A1 - 回路モジュール及び回路モジュールの製造方法 - Google Patents

回路モジュール及び回路モジュールの製造方法 Download PDF

Info

Publication number
WO2023248658A1
WO2023248658A1 PCT/JP2023/018518 JP2023018518W WO2023248658A1 WO 2023248658 A1 WO2023248658 A1 WO 2023248658A1 JP 2023018518 W JP2023018518 W JP 2023018518W WO 2023248658 A1 WO2023248658 A1 WO 2023248658A1
Authority
WO
WIPO (PCT)
Prior art keywords
interlayer connection
region
conductor
mounting electrode
circuit module
Prior art date
Application number
PCT/JP2023/018518
Other languages
English (en)
French (fr)
Inventor
伸郎 池本
英一 高田
和裕 山地
英樹 上田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2023248658A1 publication Critical patent/WO2023248658A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • a semiconductor device described in Patent Document 1 As an invention related to a conventional circuit module, for example, a semiconductor device described in Patent Document 1 is known.
  • a semiconductor device includes an IC chip and a multilayer wiring board.
  • a plurality of IC connection terminals are provided on the upper main surface of the multilayer wiring board.
  • a plurality of via connection terminals and a plurality of support vias are provided inside the multilayer wiring board. Each of the plurality of support vias connects the plurality of IC connection terminals and the plurality of via connection terminals.
  • the IC chip has a plurality of solder bumps. Each of the plurality of solder bumps is connected to a plurality of IC connection terminals.
  • an object of the present invention is to provide a circuit module and a method for manufacturing a circuit module that can suppress damage to the connection portion between an interlayer connection conductor and an internal conductor layer.
  • the first interlayer connecting conductor includes a first region and a second region, The first region and the second region are arranged in this order toward the negative direction of the Z axis, The Young's modulus of the second region is lower than the Young's modulus of the first region.
  • a third interlayer connecting conductor the end of the third interlayer connecting conductor in the negative direction of the Z axis is in contact with the inner conductor layer; a fourth interlayer connecting conductor that penetrates the resin layer in the Z-axis direction and overlaps the mounting electrode when viewed in the Z-axis direction, the fourth interlayer connecting conductor a fourth interlayer connection conductor whose positive end is in contact with the internal conductor layer; It is equipped with The said article is A connecting member to be solid-phase bonded to the mounting electrode, We are equipped with The fourth interlayer connection conductor includes a third region and a fourth region arranged in the Z-axis direction, The material of the third interlayer connection conductor and the material of the third region are the same as the material of the mounting electrode, The Young's modulus of the fourth region is lower than the Young's modulus of the third region.
  • circuit module According to the circuit module according to the present invention, it is possible to suppress damage to the connection portion between the interlayer connection conductor and the internal conductor layer.
  • the conductor layers 18a to 18c are arranged in this order from left to right.
  • the conductor layer 18a extends in the left-right direction.
  • the mounting electrode E1 is located at the right end of the conductor layer 18a.
  • the conductor layer 18b has a square shape.
  • the mounting electrode E2 is located at the center of the conductor layer 18b.
  • the conductor layer 18c extends in the left-right direction.
  • the mounting electrode E3 is located at the left end of the conductor layer 18c.
  • the internal conductor layers 19a to 19c are provided in the laminate 12. Internal conductor layers 19a to 19c are located on the upper main surface of resin layer 14b. The internal conductor layers 19a to 19c are arranged in this order from left to right. Internal conductor layers 19a to 19c extend in the left-right direction. Moreover, each of the internal conductor layers 19a and 19b overlaps with the mounting electrodes E1 and E2 when viewed in the vertical direction (Z-axis direction). In this embodiment, the right end portion of the internal conductor layer 19a overlaps the mounting electrode E1 when viewed in the vertical direction. The left end portion of the internal conductor layer 19b overlaps the mounting electrode E2 when viewed in the vertical direction.
  • the internal conductor layers 19d to 19f are provided in the laminate 12. Internal conductor layers 19d to 19f are located on the lower main surface of resin layer 14c. The internal conductor layers 19d to 19f are arranged in this order from left to right.
  • the conductor layers 20a to 20c are provided on the laminate 12.
  • the conductor layers 20a to 20c are located on the lower main surface of the resin layer 14d.
  • the conductor layers 20a to 20c are arranged in this order from left to right.
  • the conductor layers 20a to 20c have a rectangular shape when viewed in the vertical direction.
  • the conductor layers 20a to 20c are, for example, external electrodes.
  • the conductor layers 18a to 18c, 20a to 20c and internal conductor layers 19a to 19f as described above are formed by patterning metal foils pasted on the upper main surfaces of the resin layers 14a and 14b and the lower main surfaces of the resin layers 14c and 14d. It is formed by The metal foil is, for example, copper foil.
  • the mounting electrodes E1 to E3 have a structure in which the surface of copper foil is plated with nickel and gold.
  • the material of the surfaces of the mounting electrodes E1 to E3 is gold.
  • the first interlayer connection conductors V1a and V1b are provided in the laminate 12.
  • the first interlayer connection conductors V1a and V1b penetrate the resin layer 14a in the vertical direction (Z-axis direction).
  • the first interlayer connection conductor V1a overlaps with the mounting electrode E1 and the right end portion of the internal conductor layer 19a when viewed in the vertical direction. Therefore, the upper end (end in the positive direction of the Z axis) of the first interlayer connection conductor V1a is in contact with the mounting electrode E1.
  • the lower end (end in the negative direction of the Z-axis) of the first interlayer connection conductor V1a is in contact with the internal conductor layer 19a.
  • the first interlayer connection conductor V1b overlaps with the mounting electrode E2 and the left end portion of the internal conductor layer 19b when viewed in the vertical direction. Therefore, the upper end (end in the positive direction of the Z axis) of the first interlayer connection conductor V1b is in contact with the mounting electrode E2. The lower end (end in the negative direction of the Z-axis) of the first interlayer connection conductor V1b is in contact with the internal conductor layer 19b.
  • the first interlayer connection conductors V1a and V1b have a shape in which the cross-sectional area perpendicular to the vertical direction decreases from the bottom to the top. Specifically, the first interlayer connection conductors V1a and V1b have a truncated cone shape. The area of the upper end of the first interlayer connection conductor V1a, V1b is smaller than the area of the lower end of the first interlayer connection conductor V1a, V1b.
  • Each of the first interlayer connection conductors V1a and V1b includes a first region A1 and a second region A2.
  • the first area A1 and the second area A2 are arranged in this order downward (negative direction of the Z axis). Therefore, the second area A2 is located below the first area A1 (in the negative direction of the Z-axis).
  • the volume of the first region A1 is 30% or more of the volume of the first interlayer connection conductors V1a and V1b.
  • the Young's modulus of the second region A2 is lower than the Young's modulus of the first region A1.
  • the Young's modulus of the lower half of the first interlayer connecting conductors V1a, V1b is different from the Young's modulus of the upper half of the first interlayer connecting conductors V1a, V1b.
  • the second region A2 has a lower heat transfer coefficient than the heat transfer coefficient of the first region A1.
  • the material of the first region A1 is the same as the material of the mounting electrodes E1 and E2. Therefore, the material of the first region A1 and the material of the mounting electrodes E1, E2 are, for example, copper, aluminum, or silver.
  • the material of the second region A2 is an alloy containing tin as a main component.
  • the alloy containing tin as a main component is, for example, an alloy of tin and copper or an alloy of tin and silver.
  • the second region A2 is formed by sintering a conductive paste that is a mixture of metal powder and resin.
  • the interlayer connection conductor v1 is provided in the laminate 12.
  • the interlayer connection conductor v1 penetrates the resin layer 14a in the vertical direction (Z-axis direction).
  • the upper end of the interlayer connection conductor v1 is in contact with the right end portion of the conductor layer 18c.
  • the lower end of the interlayer connection conductor v1 is in contact with the left end of the internal conductor layer 19c.
  • the structure of the interlayer connection conductor v1 is the same as that of the first interlayer connection conductors V1a and V1b, so a description thereof will be omitted.
  • the second interlayer connection conductors v2a to v2c are located below the first interlayer connection conductors V1a and V1b (in the negative direction of the Z axis).
  • the second interlayer connection conductors v2a to v2c penetrate the resin layer 14b in the vertical direction (Z-axis direction).
  • the upper end of the second interlayer connection conductor v2a is in contact with the left end of the internal conductor layer 19a.
  • the upper end of the second interlayer connection conductor v2b is in contact with the right end portion of the internal conductor layer 19b.
  • the upper end of the second interlayer connection conductor v2c is in contact with the right end of the internal conductor layer 19c.
  • the second interlayer connection conductors v2d to v2f are located below the first interlayer connection conductors V1a and V1b (in the negative direction of the Z axis).
  • the second interlayer connection conductors v2d to v2f penetrate the resin layer 14c in the vertical direction (Z-axis direction).
  • the upper end of the second interlayer connection conductor v2d is in contact with the second interlayer connection conductor v2a.
  • the lower end of the second interlayer connection conductor v2d is in contact with the inner conductor layer 19d.
  • the upper end of the second interlayer connection conductor v2e is in contact with the second interlayer connection conductor v2b.
  • the lower end of the second interlayer connection conductor v2e is in contact with the right end portion of the internal conductor layer 19e.
  • the upper end of the second interlayer connection conductor v2f is in contact with the second interlayer connection conductor v2c.
  • the lower end of the second interlayer connection conductor v2f is in contact with the internal conductor layer 19f.
  • the step of forming the first interlayer connection conductors V1a, V1b and the interlayer connection conductors v1, v3a to v3c through holes are formed that penetrate the resin layers 14a, 14d in the vertical direction (Z-axis direction). Furthermore, the first region A1 is formed by plating the through hole. After forming the first region A1, the second region A2 is formed by filling the through hole with a conductive paste and solidifying the conductive paste by heating.
  • Solid phase bonding is bonding in which a bonding boundary is formed by contact between the solid phase of the connecting members B1 to B3 and the solid phase of the mounting electrodes E1 to E3.
  • two metals are bonded without using a low melting point metal.
  • the first interlayer connection conductor V1a is too hard, there is a possibility that the connection between the first interlayer connection conductor V1a and the internal conductor layer 19a will be damaged. More specifically, the upper end of the first interlayer connection conductor V1a is in contact with the mounting electrode E1. The lower end of the first interlayer connection conductor V1a is in contact with the internal conductor layer 19a. Therefore, the ultrasonic vibration is transmitted to the first interlayer connection conductor V1a and the internal conductor layer 19a via the mounting electrode E1. If the first interlayer connection conductor V1a is too hard, ultrasonic vibrations are likely to be applied to the joint between the first interlayer connection conductor V1a and the internal conductor layer 19a.
  • the occurrence of warpage in the circuit board 11 is suppressed. More specifically, the first interlayer connection conductors V1a, V1b and the interlayer connection conductor v1 vertically penetrate the resin layer 14a. The interlayer connection conductors v3a to v3c vertically penetrate the resin layer 14d. The first interlayer connection conductors V1a, V1b and the interlayer connection conductors v1, v3a to v3c include a first area A1 and a second area A2. As a result, the circuit board 11 approaches a vertically symmetrical structure. Therefore, the linear expansion coefficient near the upper main surface of the circuit board 11 approaches the linear expansion coefficient near the lower main surface of the circuit board 11. As described above, in the circuit module 10, occurrence of warpage in the circuit board 11 is suppressed.
  • the circuit module 10b differs from the circuit module 10 in the structure of the article 100. More specifically, the connecting members B1 and B3 are gold wires. The rest of the structure of the circuit module 10b is the same as that of the circuit module 10, so a description thereof will be omitted.
  • the circuit module 10b can achieve the effects (a) to (e).
  • the connecting member B3 is ultrasonically bonded to the mounting electrode E3. Connect through technology. In this way, since each of the connecting members B1 and B3 is connected to the mounting electrodes E1 and E3 in a plurality of times, each of the connecting members B1 and B3 is reliably connected to the mounting electrodes E1 and E3.
  • FIG. 4 is a cross-sectional view of the circuit module 10c.
  • the lower end (end in the negative direction of the Z axis) of the third interlayer connection conductor v13b is in contact with the internal conductor layer 19b.
  • the upper end (end in the positive direction of the Z axis) of the third interlayer connection conductor v13c is in contact with the conductor layer 18c.
  • the lower end (end in the negative direction of the Z axis) of the third interlayer connection conductor v13c is in contact with the internal conductor layer 19c.
  • the Young's modulus of the third interlayer connection conductors v13a to v13c as described above is higher than the Young's modulus of the fourth region A4, which will be described later.
  • the Young's modulus of the third interlayer connection conductors v13a to v13c is equal to the Young's modulus of the third region A3, which will be described later.
  • the material of the third interlayer connection conductors v13a to v13c is the same as the material of the mounting electrodes E1 to E3. Therefore, the material of the third interlayer connection conductors v13a to v13c is, for example, copper, aluminum, or silver.
  • the fourth interlayer connection conductor V4 includes a third region A3 and a fourth region A4 that are arranged in the vertical direction (Z-axis direction).
  • the fourth area A4 is located below the third area A3.
  • the volume of the third region A3 is 30% or more of the volume of the fourth interlayer connection conductor V4.
  • the Young's modulus of the fourth region A4 is lower than the Young's modulus of the third region A3.
  • the material of the third region A3 is the same as the material of the mounting electrodes E1 to E3. Therefore, the material of the third region A3 and the material of the mounting electrodes E1 to E3 are, for example, copper, aluminum, or silver.
  • the material of the fourth region A4 is an alloy containing tin as a main component.
  • the alloy containing tin as a main component is, for example, an alloy of tin and copper or an alloy of tin and silver.
  • the fourth region A4 is formed by sintering a conductive paste that is a mixture of metal powder and resin.
  • the rest of the structure of the circuit module 10c is the same as that of the circuit module 10, so a description thereof will be omitted.
  • the circuit module 10c can achieve the effect (b).
  • the circuit module 10c it is possible to suppress damage to the connection portion between the third interlayer connection conductor v13a and the internal conductor layer 19a.
  • the material of the surface of the connecting member B2 is gold. Therefore, the connecting member B2 is bonded to the mounting electrode E2 by ultrasonic bonding technology.
  • the mounting electrode E2 In order to firmly connect the connecting member B2 to the mounting electrode E2, the mounting electrode E2 only needs to be supported by the hard third interlayer connection conductor v13b.
  • the material of the third interlayer connection conductor v13b may be the same as the material of the mounting electrode E2. Thereby, ultrasonic vibrations can be efficiently transmitted to the connecting member B2 and the mounting electrode E2. As a result, the connecting member B2 is firmly joined to the mounting electrode E2.
  • the third interlayer connection conductor v13b is too hard, there is a possibility that the connection between the third interlayer connection conductor v13b and the internal conductor layer 19b will be damaged. More specifically, the upper end of the third interlayer connection conductor v13b is in contact with the mounting electrode E2. The lower end of the third interlayer connection conductor v13b is in contact with the internal conductor layer 19b. Therefore, the ultrasonic vibration is transmitted to the third interlayer connection conductor v13b and the internal conductor layer 19b via the mounting electrode E2. If the third interlayer connection conductor v13b is too hard, ultrasonic vibrations are likely to be applied to the joint between the third interlayer connection conductor v13b and the internal conductor layer 19b.
  • the fourth interlayer connection conductor V4 includes a third region A3 and a fourth region A4 that are arranged in the vertical direction (Z-axis direction).
  • the Young's modulus of the fourth region A4 is lower than the Young's modulus of the third region A3.
  • the internal conductor layer 19b comes to be supported by the fourth interlayer connection conductor V4 including the soft fourth region A4. Therefore, when ultrasonic vibration is applied to the third interlayer connection conductor v13b and the internal conductor layer 19b, the fourth region A4 absorbs the ultrasonic vibration.
  • a through hole is formed that penetrates the resin layer 14b in the vertical direction (Z-axis direction).
  • the third region A3 is formed by plating the through hole. After forming the third region A3, the through holes are filled with conductive paste and the conductive paste is solidified by heating to form the fourth region A4.
  • the multilayer board according to the present invention is not limited to the circuit modules 10, 10a to 10c, and can be modified within the scope of the gist. Furthermore, the structures of the circuit modules 10, 10a to 10c may be combined arbitrarily.
  • article 100 is not limited to electronic components.
  • Article 100 may be a circuit board.
  • the connecting members B1 to B3 are mounting electrodes of a circuit board. Gold is present on the surfaces of the connecting members B1 to B3.
  • the material of the surfaces of the connecting members B1 to B3 may be other than gold.
  • the material of the surfaces of the connecting members B1 to B3 may be, for example, aluminum or silver.
  • the material of the first region A1 may be different from the material of the mounting electrodes E1 to E3.
  • the multilayer substrate may further include a protective layer that covers the lower main surface of the laminate 12.
  • the material of the conductor layers 18a to 18c and 20a to 20c, the material of the internal conductor layers 19a to 19f, the material of the first region A1, and the material of the third region A3 may be aluminum or silver.
  • fourth area A4 may be located above the third area A3.
  • first area A1 and the second area A2 are arranged in this order downward, in addition to the case where the first area A1 is located above the second area A2. This includes the case where at least a portion of the area is located below the first area A1.
  • the first region A1 and the second region A2 may be in contact with the conductor layers 18a, 18b.
  • the area where the first region A1 is in contact with the conductor layers 18a, 18b is larger than the area where the second region A2 is in contact with the conductor layers 18a, 18b.
  • the lower main surface of the conductor layer 18a has a uniform structure.
  • a uniform structure means a planar shape or a shape provided with periodic irregularities.
  • the boundary between the first region A1 and the conductor layer 18a is a lower main surface where the lower main surface of the conductor layer 18a is in a uniform state. That is, due to the presence of the unevenness on the lower main surface of the conductor layer 18a, the protrusion projecting downward from the conductor layer 18a is a part of the conductor layer 18a and not a part of the first region A1.
  • the present invention has the following structure.
  • the material of the first region and the material of the mounting electrode are copper, aluminum or silver, The circuit module according to (3).
  • the circuit board includes: a second interlayer connection conductor located in the negative direction of the Z axis from the first interlayer connection conductor and penetrating the resin layer in the Z axis direction; Furthermore, we are equipped with The Young's modulus of the second interlayer connection conductor is lower than the Young's modulus of the first region.
  • the circuit module according to any one of (1) to (5).
  • the material of the second interlayer connection conductor is an alloy containing tin as a main component.
  • the circuit board includes: A protective layer that covers the positive main surface of the resin layer located in the positive direction of the Z axis among the plurality of resin layers, Furthermore, we have The circuit module according to any one of (1) to (7).
  • the material of the resin layer is a thermoplastic resin,
  • the Young's modulus of the lower half of the first interlayer connecting conductor is different from the Young's modulus of the upper half of the first interlayer connecting conductor.
  • the circuit module according to any one of (1) to (10).
  • a third interlayer connecting conductor the end of the third interlayer connecting conductor in the negative direction of the Z axis is in contact with the inner conductor layer; a fourth interlayer connecting conductor that penetrates the resin layer in the Z-axis direction and overlaps the mounting electrode when viewed in the Z-axis direction, the fourth interlayer connecting conductor a fourth interlayer connection conductor whose positive end is in contact with the internal conductor layer; It is equipped with The said article is A connecting member to be solid-phase bonded to the mounting electrode, We are equipped with The fourth interlayer connection conductor includes a third region and a fourth region arranged in the Z-axis direction, The material of the third interlayer connection conductor and the material of the third region are the same as the material of the mounting electrode, The Young's modulus of the fourth region is lower than the Young's modulus of the third region. circuit module.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

実装電極は、複数の樹脂層の内の最もＺ軸の正方向に位置する樹脂層の正主面に位置している。　内部導体層は、Ｚ軸方向に見て、前記実装電極と重なっている。　第１層間接続導体のＺ軸の正方向の端は、前記実装電極に接触している。　前記第１層間接続導体のＺ軸の負方向の端は、内部導体層に接触している。　物品は、前記実装電極に接合される接続部材を備えている。　前記第１層間接続導体は、第１領域、及び、第２領域を含んでいる。　前記第１領域及び前記第２領域は、Ｚ軸の負方向に向かってこの順に並んでいる。　前記第１領域の材料は、前記実装電極の材料と同じである。　前記第２領域のヤング率は、前記第１領域のヤング率より低い。

Description

回路モジュール及び回路モジュールの製造方法
　本発明は、物品及び回路基板を備える回路モジュールに関する。
　従来の回路モジュールに関する発明としては、例えば、特許文献１に記載の半導体装置が知られている。半導体装置は、ＩＣチップ及び多層配線基板を備えている。多層配線基板の上主面には、複数のＩＣ接続端子が設けられている。多層配線基板の内部には、複数のビア接続端子及び複数の支持ビアが設けられている。複数の支持ビアのそれぞれは、複数のＩＣ接続端子と複数のビア接続端子とを接続している。
　また、ＩＣチップは、複数の半田バンプを有している。複数の半田バンプのそれぞれは、複数のＩＣ接続端子に接合されている。
特開２００８－２４３８８４号公報
　ところで、特許文献１に記載の半導体装置の分野において、複数の半田バンプと複数のＩＣ接続端子とを超音波接合技術を用いて接合することがある。この場合、超音波振動は、複数のＩＣ接続端子及び複数の支持ビアに伝達される。その結果、複数の支持ビアと複数のビア接続端子との境界に振動が加わって、これらの接続部分に破損が生じる可能性がある。
　そこで、本発明の目的は、層間接続導体と内部導体層との接続部分に破損が生じることを抑制できる回路モジュール及び回路モジュールの製造方法を提供することである。
　本発明の一形態に係る回路モジュールは、
　回路基板と、
　物品と、
　を備えており、
　前記回路基板は、
　　Ｚ軸の正方向に位置する正主面を有する複数の樹脂層がＺ軸方向に積層された構造を有している積層体と、
　　複数の前記樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面に位置している実装電極と、
　　前記積層体に設けられており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている内部導体層と、
　　前記樹脂層を前記Ｚ軸方向に貫通している第１層間接続導体であって、前記第１層間接続導体の前記Ｚ軸の正方向の端は、前記実装電極に接触しており、前記第１層間接続導体の前記Ｚ軸の負方向の端は、前記内部導体層に接触している、第１層間接続導体と、
　を備えており、
　前記物品は、
　　前記実装電極に固相接合される接続部材を、
　備えており、
　前記第１層間接続導体は、第１領域及び第２領域を含んでおり、
　前記第１領域及び前記第２領域は、前記Ｚ軸の負方向に向かってこの順に並んでおり、
　前記第２領域のヤング率は、前記第１領域のヤング率より低い。
　本発明の一形態に係る回路モジュールは、
　回路基板と、
　物品と、
　を備えており、
　前記回路基板は、
　　Ｚ軸の正方向に位置する正主面を有する複数の樹脂層がＺ軸方向に積層された構造を有している積層体と、
　　複数の前記樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面に位置している実装電極と、
　　前記積層体に設けられており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている内部導体層と、
　　前記樹脂層を前記Ｚ軸方向に貫通している第３層間接続導体であって、前記第３層間接続導体の前記Ｚ軸の正方向の端は、前記実装電極に接触しており、前記第３層間接続導体の前記Ｚ軸の負方向の端は、前記内部導体層に接触している、第３層間接続導体と、
　　前記樹脂層を前記Ｚ軸方向に貫通しており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている第４層間接続導体であって、前記第４層間接続導体の前記Ｚ軸の正方向の端は、前記内部導体層に接触している、第４層間接続導体と、
　を備えており、
　前記物品は、
　　前記実装電極に固相接合される接続部材を、
　備えており、
　前記第４層間接続導体は、前記Ｚ軸方向に並んでいる第３領域及び第４領域を含んでおり、
　前記第３層間接続導体の材料及び前記第３領域の材料は、前記実装電極の材料と同じであり、
　前記第４領域のヤング率は、前記第３領域のヤング率より低い。
　本発明に係る回路モジュールによれば、層間接続導体と内部導体層との接続部分に破損が生じることを抑制できる
図１は、回路モジュール１０の断面図である。 図２は、回路モジュール１０ａの断面図である。 図３は、回路モジュール１０ｂの断面図である。 図４は、回路モジュール１０ｃの断面図である。
（実施形態）
［回路モジュールの構造］
　以下に、本発明の実施形態に係る回路モジュール１０の構造について図面を参照しながら説明する。図１は、回路モジュール１０の断面図である。
　本明細書において、方向を以下のように定義する。積層体１２の積層方向を上下方向と定義する。また、上下方向は、Ｚ軸方向と一致する。上方向は、Ｚ軸の正方向である。下方向は、Ｚ軸の負方向である。また、上下方向と直交する方向を左右方向及び前後方向と定義する。左右方向は、前後方向と直交している。なお、上下方向の上方向と下方向とが入れ替わってもよいし、左右方向の左方向と右方向とが入れ替わってもよいし、前後方向の前方向と後方向とが入れ替わってもよい。
　回路モジュール１０は、例えば、スマートフォン等の無線通信端末に用いられる。回路モジュール１０は、回路基板１１及び物品１００を備えている。
　回路基板１１は、高周波信号を伝送する。回路基板１１は、積層体１２、保護層１６、導体層１８ａ～１８ｃ，２０ａ～２０ｃ、内部導体層１９ａ～１９ｆ、第１層間接続導体Ｖ１ａ，Ｖ１ｂ、層間接続導体ｖ１，ｖ３ａ～ｖ３ｃ及び第２層間接続導体ｖ２ａ～ｖ２ｆを備えている。
　積層体１２は、上主面及び下主面を有する板形状を有している。積層体１２は、上主面（Ｚ軸の正方向に位置する正主面）及び下主面を有する樹脂層１４ａ～１４ｄが上下方向（Ｚ軸方向）に積層された構造を有している。樹脂層１４ａ～１４ｄは、上から下へとこの順に並んでいる。樹脂層１４ａ～１４ｄは、上下方向に見て、長方形状を有している。樹脂層１４ａ～１４ｄの材料は、樹脂である。樹脂層１４ａ～１４ｄの材料は、例えば、熱可塑性樹脂である。熱可塑性樹脂は、例えば、液晶ポリマである。これにより、積層体１２は、可撓性を有している。
　導体層１８ａ～１８ｃは、積層体１２に設けられている。導体層１８ａ～１８ｃは、樹脂層１４ａ～１４ｄの内の最も上（Ｚ軸の正方向）に位置する樹脂層１４ａの上主面（正主面）に位置している。また、導体層１８ａ～１８ｃは、実装電極Ｅ１～Ｅ３を有している。従って、実装電極Ｅ１～Ｅ３は、樹脂層１４ａ～１４ｄの内の最も上（Ｚ軸の最も正方向）に位置する樹脂層１４ａの上主面（正主面）に位置している。実装電極Ｅ１～Ｅ３は、後述する保護層１６から導体層１８ａ～１８ｃが露出している部分である。実装電極Ｅ１～Ｅ３は、上下方向に見て、長方形状を有している。
　導体層１８ａ～１８ｃは、左から右へとこの順に並んでいる。導体層１８ａは、左右方向に延びている。実装電極Ｅ１は、導体層１８ａの右端部に位置している。導体層１８ｂは、正方形状を有している。実装電極Ｅ２は、導体層１８ｂの中央に位置している。導体層１８ｃは、左右方向に延びている。実装電極Ｅ３は、導体層１８ｃの左端部に位置している。
　内部導体層１９ａ～１９ｃは、積層体１２に設けられている。内部導体層１９ａ～１９ｃは、樹脂層１４ｂの上主面に位置している。内部導体層１９ａ～１９ｃは、左から右へとこの順に並んでいる。内部導体層１９ａ～１９ｃは、左右方向に延びている。また、内部導体層１９ａ，１９ｂのそれぞれは、上下方向（Ｚ軸方向）に見て、実装電極Ｅ１，Ｅ２と重なっている。本実施形態では、内部導体層１９ａの右端部は、上下方向に見て、実装電極Ｅ１と重なっている。内部導体層１９ｂの左端部は、上下方向に見て、実装電極Ｅ２と重なっている。
　内部導体層１９ｄ～１９ｆは、積層体１２に設けられている。内部導体層１９ｄ～１９ｆは、樹脂層１４ｃの下主面に位置している。内部導体層１９ｄ～１９ｆは、左から右へとこの順に並んでいる。
　導体層２０ａ～２０ｃは、積層体１２に設けられている。導体層２０ａ～２０ｃは、樹脂層１４ｄの下主面に位置している。導体層２０ａ～２０ｃは、左から右へとこの順に並んでいる。導体層２０ａ～２０ｃは、上下方向に見て、長方形状を有している。導体層２０ａ～２０ｃは、例えば、外部電極である。
　以上のような導体層１８ａ～１８ｃ，２０ａ～２０ｃ、内部導体層１９ａ～１９ｆは、樹脂層１４ａ，１４ｂの上主面及び樹脂層１４ｃ，１４ｄの下主面に張り付けられた金属箔をパターニングすることにより形成される。金属箔は、例えば、銅箔である。
　また、実装電極Ｅ１～Ｅ３は、銅箔の表面にニッケルめっき及び金めっきが施された構造を有している。このように、実装電極Ｅ１～Ｅ３の表面の材料は、金である。
　保護層１６は、樹脂層１４ａ～１４ｄの内の最も上（Ｚ軸の正方向）に位置する樹脂層１４ａの正主面（上主面）の略全面を覆っている。これにより、保護層１６は、導体層１８ａ～１８ｃを保護している。ただし、実装電極Ｅ１～Ｅ３は、保護層１６により覆われていない。また、保護層１６は、積層体１２の一部分ではない。保護層１６の上主面には、導体層が設けられない。
　第１層間接続導体Ｖ１ａ，Ｖ１ｂは、積層体１２に設けられている。本実施形態では、第１層間接続導体Ｖ１ａ，Ｖ１ｂは、樹脂層１４ａを上下方向（Ｚ軸方向）に貫通している。第１層間接続導体Ｖ１ａは、上下方向に見て、実装電極Ｅ１及び内部導体層１９ａの右端部と重なっている。従って、第１層間接続導体Ｖ１ａの上端（Ｚ軸の正方向の端）は、実装電極Ｅ１に接触している。第１層間接続導体Ｖ１ａの下端（Ｚ軸の負方向の端）は、内部導体層１９ａに接触している。また、第１層間接続導体Ｖ１ｂは、上下方向に見て、実装電極Ｅ２及び内部導体層１９ｂの左端部と重なっている。従って、第１層間接続導体Ｖ１ｂの上端（Ｚ軸の正方向の端）は、実装電極Ｅ２に接触している。第１層間接続導体Ｖ１ｂの下端（Ｚ軸の負方向の端）は、内部導体層１９ｂに接触している。
　第１層間接続導体Ｖ１ａ，Ｖ１ｂは、下から上へと行くにしたがって上下方向に直交する断面の面積が小さくなる形状を有している。具体的には、第１層間接続導体Ｖ１ａ，Ｖ１ｂは、円錐台形状を有している。そして、第１層間接続導体Ｖ１ａ，Ｖ１ｂの上端の面積は、第１層間接続導体Ｖ１ａ，Ｖ１ｂの下端の面積より小さい。
　第１層間接続導体Ｖ１ａ，Ｖ１ｂのそれぞれは、第１領域Ａ１及び第２領域Ａ２を含んでいる。第１領域Ａ１及び第２領域Ａ２は、下方向（Ｚ軸の負方向）に向かってこの順に並んでいる。よって、第２領域Ａ２は、第１領域Ａ１より下（Ｚ軸の負方向）に位置している。第１領域Ａ１の体積は、第１層間接続導体Ｖ１ａ，Ｖ１ｂの体積の３０％以上である。第２領域Ａ２のヤング率は、第１領域Ａ１のヤング率より低い。これにより、第１層間接続導体Ｖ１ａ，Ｖ１ｂの下半分のヤング率は、第１層間接続導体Ｖ１ａ，Ｖ１ｂの上半分のヤング率と異なっている。また、第２領域Ａ２は、第１領域Ａ１の熱伝達率より低い熱伝達率を有している。このような第１領域Ａ１の材料は、実装電極Ｅ１，Ｅ２の材料と同じである。従って、第１領域Ａ１の材料及び実装電極Ｅ１，Ｅ２の材料は、例えば、銅、アルミニウム又は銀である。このような第２領域Ａ２の材料は、錫を主成分とする合金である。錫を主成分とする合金は、例えば、錫及び銅の合金や、錫及び銀の合金である。第２領域Ａ２は、金属粉末と樹脂との混合物である導電性ペーストが焼結されることにより形成される。
　層間接続導体ｖ１は、積層体１２に設けられている。本実施形態では、層間接続導体ｖ１は、樹脂層１４ａを上下方向（Ｚ軸方向）に貫通している。層間接続導体ｖ１の上端は、導体層１８ｃの右端部に接触している。層間接続導体ｖ１の下端は、内部導体層１９ｃの左端部に接触している。層間接続導体ｖ１の構造は、第１層間接続導体Ｖ１ａ，Ｖ１ｂと同じであるので説明を省略する。
　第２層間接続導体ｖ２ａ～ｖ２ｃは、第１層間接続導体Ｖ１ａ，Ｖ１ｂより下（Ｚ軸の負方向）に位置している。第２層間接続導体ｖ２ａ～ｖ２ｃは、樹脂層１４ｂを上下方向（Ｚ軸方向）に貫通している。第２層間接続導体ｖ２ａの上端は、内部導体層１９ａの左端部に接触している。第２層間接続導体ｖ２ｂの上端は、内部導体層１９ｂの右端部に接触している。第２層間接続導体ｖ２ｃの上端は、内部導体層１９ｃの右端部に接触している。
　第２層間接続導体ｖ２ａ～ｖ２ｃは、下から上へと行くにしたがって上下方向に直交する断面の面積が小さくなる形状を有している。具体的には、第２層間接続導体ｖ２ａ～ｖ２ｃは、円錐台形状を有している。そして、第２層間接続導体ｖ２ａ～ｖ２ｃの上端の面積は、第２層間接続導体ｖ２ａ～ｖ２ｃの下端の面積より小さい。
　第２層間接続導体ｖ２ｄ～ｖ２ｆは、第１層間接続導体Ｖ１ａ，Ｖ１ｂより下（Ｚ軸の負方向）に位置している。第２層間接続導体ｖ２ｄ～ｖ２ｆは、樹脂層１４ｃを上下方向（Ｚ軸方向）に貫通している。第２層間接続導体ｖ２ｄの上端は、第２層間接続導体ｖ２ａに接触している。第２層間接続導体ｖ２ｄの下端は、内部導体層１９ｄに接触している。第２層間接続導体ｖ２ｅの上端は、第２層間接続導体ｖ２ｂに接触している。第２層間接続導体ｖ２ｅの下端は、内部導体層１９ｅの右端部に接触している。第２層間接続導体ｖ２ｆの上端は、第２層間接続導体ｖ２ｃに接触している。第２層間接続導体ｖ２ｆの下端は、内部導体層１９ｆに接触している。
　第２層間接続導体ｖ２ｄ～ｖ２ｆは、上から下へと行くにしたがって上下方向に直交する断面の面積が小さくなる形状を有している。具体的には、第２層間接続導体ｖ２ｄ～ｖ２ｆは、円錐台形状を有している。そして、第２層間接続導体ｖ２ｄ～ｖ２ｆの下端の面積は、第２層間接続導体ｖ２ｄ～ｖ２ｆの上端の面積より小さい。
　以上のような第２層間接続導体ｖ２ａ～ｖ２ｆのヤング率は、第１領域Ａ１のヤング率より低い。第２層間接続導体ｖ２ａ～ｖ２ｆのヤング率は、第２領域Ａ２のヤング率と等しい。このような第２層間接続導体ｖ２ａ～ｖ２ｆの材料は、錫を主成分とする合金である。錫を主成分とする合金は、例えば、錫及び銅の合金や、錫及び銀の合金である。第２層間接続導体ｖ２ａ～ｖ２ｆは、金属粉末と樹脂との混合物である導電性ペーストが焼結されることにより形成される。
　層間接続導体ｖ３ａ～ｖ３ｃは、積層体１２に設けられている。本実施形態では、層間接続導体ｖ３ａ～ｖ３ｃは、樹脂層１４ｄを上下方向に貫通している。層間接続導体ｖ３ａの上端は、内部導体層１９ｄに接触している。層間接続導体ｖ３ａの下端は、導体層２０ａに接触している。層間接続導体ｖ３ｂの上端は、内部導体層１９ｅの左端部に接触している。層間接続導体ｖ３ｂの下端は、導体層２０ｂに接触している。層間接続導体ｖ３ｃの上端は、内部導体層１９ｆに接触している。層間接続導体ｖ３ｃの下端は、導体層２０ｃに接触している。
　層間接続導体ｖ３ａ～ｖ３ｃは、上から下へと行くにしたがって上下方向に直交する断面の面積が小さくなる形状を有している。具体的には、層間接続導体ｖ３ａ～ｖ３ｃは、円錐台形状を有している。そして、層間接続導体ｖ３ａ～ｖ３ｃの下端の面積は、層間接続導体ｖ３ａ～ｖ３ｃの上端の面積より小さい。
　層間接続導体ｖ３ａ～ｖ３ｃのそれぞれは、第１領域Ａ１及び第２領域Ａ２を含んでいる。第２領域Ａ２は、第１領域Ａ１より上に位置している。層間接続導体ｖ３ａ～ｖ３ｃの第１領域Ａ１及び第２領域Ａ２の構造は、第１層間接続導体Ｖ１ａ，Ｖ１ｂの第１領域Ａ１及び第２領域Ａ２の構造と同じであるので説明を省略する。
　ここで、第１層間接続導体Ｖ１ａ，Ｖ１ｂ及び層間接続導体ｖ１，ｖ３ａ～ｖ３ｃの形成工程では、樹脂層１４ａ，１４ｄを上下方向（Ｚ軸方向）に貫通する貫通孔を形成する。更に、貫通孔にめっきを施すことにより、第１領域Ａ１を形成する。第１領域Ａ１を形成した後に、貫通孔に導電性ペーストを充填し、導電性ペーストを加熱により固化することにより、第２領域Ａ２を形成する。
　物品１００は、回路基板１１の実装電極Ｅ１～Ｅ３に実装されている。物品１００は、動作時に熱を発する素子である。物品１００は、例えば、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）である。物品１００は、例えば、ＲＦＩＣ（Ｒａｄｉｏ　Ｆｒｅｑｕｅｎｃｙ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）やＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、電源ＩＣ等である。物品１００は、物品本体１０２及び接続部材Ｂ１～Ｂ３を備えている。物品本体１０２は、直方体形状を有している。接続部材Ｂ１～Ｂ３は、物品本体１０２の下面に位置している。接続部材Ｂ１～Ｂ３は、左から右へとこの順に並んでいる。接続部材Ｂ１～Ｂ３のそれぞれは、実装電極Ｅ１～Ｅ３に固相接合されている。固相接合とは、接続部材Ｂ１～Ｂ３の固相と実装電極Ｅ１～Ｅ３の固相とが接触することより接合境界が形成されている接合である。固相接合では、低融点金属を介することなく２つの金属が接合される。
　以上のような接続部材Ｂ１～Ｂ３は、金バンプである。従って、接続部材Ｂ１～Ｂ３の表面の材料は、金である。本実施形態では、接続部材Ｂ１～Ｂ３の全体の材料は、金である。そして、接続部材Ｂ１～Ｂ３のそれぞれは、超音波接合技術により、実装電極Ｅ１～Ｅ３に接合されている。超音波接合の際に、接続部材Ｂ１～Ｂ３の金の一部分及び実装電極Ｅ１～Ｅ３の金の一部分は、溶融した後に凝固する。これにより、接続部材Ｂ１～Ｂ３のそれぞれは、実装電極Ｅ１～Ｅ３に接合されている。
［効果］
（ａ）回路モジュール１０によれば、第１層間接続導体Ｖ１ａと内部導体層１９ａとの接続部分に破損が生じることを抑制できる。より詳細には、接続部材Ｂ１の表面の材料は、金である。そこで、接続部材Ｂ１は、超音波接合技術により、実装電極Ｅ１に接合されている。接続部材Ｂ１が実装電極Ｅ１に強固に接合されるためには、実装電極Ｅ１は、硬い第１層間接続導体Ｖ１ａにより支持されていればよい。例えば、第１層間接続導体Ｖ１ａの材料は、実装電極Ｅ１の材料と同じであればよい。これにより、超音波振動が、接続部材Ｂ１及び実装電極Ｅ１に効率よく伝達されるようになる。その結果、接続部材Ｂ１は、実装電極Ｅ１に強固に接合される。
　ただし、第１層間接続導体Ｖ１ａが硬すぎると、第１層間接続導体Ｖ１ａと内部導体層１９ａとの接続部分に破損が生じる可能性がある。より詳細には、第１層間接続導体Ｖ１ａの上端は、実装電極Ｅ１に接触している。第１層間接続導体Ｖ１ａの下端は、内部導体層１９ａに接触している。従って、超音波振動は、実装電極Ｅ１を介して第１層間接続導体Ｖ１ａ及び内部導体層１９ａに伝達される。第１層間接続導体Ｖ１ａが硬すぎると、超音波振動が、第１層間接続導体Ｖ１ａと内部導体層１９ａとの接合部分に加わりやすい。
　そこで、第１層間接続導体Ｖ１ａは、第１領域Ａ１及び第２領域Ａ２を含んでいる。第１領域Ａ１及び第２領域Ａ２は、下方向に向かってこの順に並んでいる。第２領域Ａ２のヤング率は、第１領域Ａ１のヤング率より低い。これにより、実装電極Ｅ１は、硬い第１領域Ａ１により支持されるようになる。よって、接続部材Ｂ１は、実装電極Ｅ１に強固に接合される。一方、実装電極Ｅ１と内部導体層１９ａとの間には、軟らかい第２領域Ａ２が存在する。そのため、超音波振動は、第１層間接続導体Ｖ１ａから内部導体層１９ａへと伝達されにくくなる。よって、回路モジュール１０によれば、第１層間接続導体Ｖ１ａと内部導体層１９ａとの接続部分に破損が生じることを抑制できる。なお、同じ理由により、回路モジュール１０によれば、第１層間接続導体Ｖ１ｂと内部導体層１９ｂとの接続部分に破損が生じることを抑制できる。
（ｂ）回路モジュール１０では、第１領域Ａ１の体積は、第１層間接続導体Ｖ１ａの体積の３０％以上である。これにより、第１層間接続導体Ｖ１ａが硬くなるので、実装電極Ｅ１が硬い第１層間接続導体Ｖ１ａにより支持されるようになる。その結果、超音波振動が、接続部材Ｂ１及び実装電極Ｅ１に効率よく伝達されるようになる。以上より、接続部材Ｂ１は、実装電極Ｅ１に強固に接合される。
（ｃ）回路モジュール１０では、積層体１２の内部に超音波振動が伝達されることが抑制される。より詳細には、第２層間接続導体ｖ２ａ～ｖ２ｆは、第１層間接続導体Ｖ１ａ，Ｖ１ｂより下（Ｚ軸の負方向）に位置している。そして、第２層間接続導体ｖ２ａ～ｖ２ｆのヤング率は、第１領域Ａ１のヤング率より低い。これにより、超音波振動は、第２層間接続導体ｖ２ａ～ｖ２ｆを介して積層体１２内を伝搬されにくくなる。その結果、回路モジュール１０では、積層体１２の内部に超音波振動が伝達されることが抑制される。以上より、回路モジュール１０の積層体１２の内部において断線が発生することが抑制される。
（ｄ）回路モジュール１０では、回路基板１１に反りが発生することが抑制される。より詳細には、第１層間接続導体Ｖ１ａ，Ｖ１ｂ及び層間接続導体ｖ１は、樹脂層１４ａを上下方向に貫通している。層間接続導体ｖ３ａ～ｖ３ｃは、樹脂層１４ｄを上下方向に貫通している。第１層間接続導体Ｖ１ａ，Ｖ１ｂ及び層間接続導体ｖ１，ｖ３ａ～ｖ３ｃは、第１領域Ａ１及び第２領域Ａ２を含んでいる。これにより、回路基板１１は、上下対称な構造に近づく。よって、回路基板１１の上主面付近の線膨張係数は、回路基板１１の下主面近傍の線膨張係数に近づく。以上より、回路モジュール１０では、回路基板１１に反りが発生することが抑制される。
（ｅ）回路モジュール１０では、樹脂層１４ａ～１４ｄの材料は、熱可塑性樹脂である。そのため、樹脂層１４ａ～１４ｄを熱圧着することにより、積層体１２を形成することができる。また、熱圧着の際に、第１層間接続導体Ｖ１ａ，Ｖ１ｂの第２領域Ａ２、層間接続導体ｖ１，ｖ３ａ～ｖ３ｃの第２領域Ａ２及び第２層間接続導体ｖ２ａ～ｖ２ｆを硬化させることができる。
（第１変形例）
　以下に、第１変形例に係る回路モジュール１０ａの構造について図面を参照しながら説明する。図２は、回路モジュール１０ａの断面図である。
　回路モジュール１０ａは、第２層間接続導体ｖ２ａ～ｖ２ｆの構造において回路モジュール１０と相違する。より詳細には、第２層間接続導体ｖ２ａ～ｖ２ｆは、第１領域Ａ１及び第２領域Ａ２を含んでいる。第２層間接続導体ｖ２ａ~ｖ２ｃでは、第１領域Ａ１は、第２領域Ａ２より上に位置している。第２層間接続導体ｖ２ｄ~ｖ２ｆでは、第２領域Ａ２は、第１領域Ａ１より上に位置している。回路モジュール１０ａのその他の構造は、回路モジュール１０と同じであるので説明を省略する。回路モジュール１０ａは、（ａ）、（ｂ）、（ｄ）及び（ｅ）の効果を奏することができる。
（ｆ）回路モジュール１０ａによれば、第２層間接続導体ｖ２ａ～ｖ２ｆが硬くなるので、回路基板１１ａが硬くなる。これにより、超音波振動が回路基板１１ａを伝達されやすくなるので、接続部材Ｂ１～Ｂ３のそれぞれは、実装電極Ｅ１～Ｅ３に強固に接合される。
（ｇ）回路モジュール１０ａによれば、全ての第１層間接続導体Ｖ１ａ，Ｖ１ｂ、層間接続導体ｖ１，ｖ３ａ～ｖ３ｃ及び第２層間接続導体ｖ２ａ～ｖ２ｆが第１領域Ａ１及び第２領域Ａ２を含んでいる。従って、全ての第１層間接続導体Ｖ１ａ，Ｖ１ｂ、層間接続導体ｖ１，ｖ３ａ～ｖ３ｃ及び第２層間接続導体ｖ２ａ～ｖ２ｆを同じ工法により形成することができる。
（第２変形例）
　以下に、第２変形例に係る回路モジュール１０ｂの構造について図面を参照しながら説明する。図３は、回路モジュール１０ｂの断面図である。
　回路モジュール１０ｂは、物品１００の構造において回路モジュール１０と相違する。より詳細には、接続部材Ｂ１，Ｂ３は、金ワイヤである。回路モジュール１０ｂのその他の構造は、回路モジュール１０と同じであるので説明を省略する。回路モジュール１０ｂは、（ａ）～（ｅ）の効果を奏することができる。また、接続部材Ｂ１，Ｂ３のそれぞれを実装電極Ｅ１，Ｅ３に接続する場合には、接続部材Ｂ１を実装電極Ｅ１に超音波接合技術により接続した後に、接続部材Ｂ３を実装電極Ｅ３に超音波接合技術により接続する。このように、複数回に分けて接続部材Ｂ１，Ｂ３のそれぞれを実装電極Ｅ１，Ｅ３に接続するので、接続部材Ｂ１，Ｂ３のそれぞれが実装電極Ｅ１，Ｅ３により確実に接続される。
（第３変形例）
　以下に、第３変形例に係る回路モジュール１０ｃの構造について図面を参照しながら説明する。図４は、回路モジュール１０ｃの断面図である。
　回路モジュール１０ｃは、第３層間接続導体ｖ１３ａ～ｖ１３ｃ及び第４層間接続導体Ｖ４を備えている点において回路モジュール１０と相違する。第３層間接続導体ｖ１３ａ～ｖ１３ｃは、樹脂層１４ａを上下方向（Ｚ軸方向）に貫通している。第３層間接続導体ｖ１３ａの上端（Ｚ軸の正方向の端）は、実装電極Ｅ１に接触している。第３層間接続導体ｖ１３ａの下端（Ｚ軸の負方向の端）は、内部導体層１９ａに接触している。第３層間接続導体ｖ１３ｂの上端（Ｚ軸の正方向の端）は、実装電極Ｅ２に接触している。第３層間接続導体ｖ１３ｂの下端（Ｚ軸の負方向の端）は、内部導体層１９ｂに接触している。第３層間接続導体ｖ１３ｃの上端（Ｚ軸の正方向の端）は、導体層１８ｃに接触している。第３層間接続導体ｖ１３ｃの下端（Ｚ軸の負方向の端）は、内部導体層１９ｃに接触している。
　第３層間接続導体ｖ１３ａ～ｖ１３ｃは、上から下へと行くにしたがって上下方向に直交する断面の面積が小さくなる形状を有している。具体的には、第３層間接続導体ｖ１３ａ～ｖ１３ｃは、円錐台形状を有している。そして、第３層間接続導体ｖ１３ａ～ｖ１３ｃの上端の面積は、第３層間接続導体ｖ１３ａ～ｖ１３ｃの下端の面積より小さい。
　以上のような第３層間接続導体ｖ１３ａ～ｖ１３ｃのヤング率は、後述する第４領域Ａ４のヤング率より高い。第３層間接続導体ｖ１３ａ～ｖ１３ｃのヤング率は、後述する第３領域Ａ３のヤング率と等しい。このような第３層間接続導体ｖ１３ａ～ｖ１３ｃの材料は、実装電極Ｅ１～Ｅ３の材料と同じである。従って、第３層間接続導体ｖ１３ａ～ｖ１３ｃの材料は、例えば、銅、アルミニウム又は銀である。
　第４層間接続導体Ｖ４は、樹脂層１４ｂを上下方向（Ｚ軸方向）に貫通している。第４層間接続導体Ｖ４は、上下方向（Ｚ軸方向）に見て、実装電極Ｅ２と重なっている。第４層間接続導体Ｖ４の上端（Ｚ軸の正方向の端）は、内部導体層１９ｂに接触している。
　第４層間接続導体Ｖ４は、上下方向（Ｚ軸方向）に並んでいる第３領域Ａ３及び第４領域Ａ４を含んでいる。第４領域Ａ４は、第３領域Ａ３より下に位置している。第３領域Ａ３の体積は、第４層間接続導体Ｖ４の体積の３０％以上である。第４領域Ａ４のヤング率は、第３領域Ａ３のヤング率より低い。このような第３領域Ａ３の材料は、実装電極Ｅ１～Ｅ３の材料と同じである。従って、第３領域Ａ３の材料及び実装電極Ｅ１～Ｅ３の材料は、例えば、銅、アルミニウム又は銀である。第４領域Ａ４の材料は、錫を主成分とする合金である。錫を主成分とする合金は、例えば、錫及び銅の合金や、錫及び銀の合金である。第４領域Ａ４は、金属粉末と樹脂との混合物である導電性ペーストが焼結されることにより形成される。回路モジュール１０ｃのその他の構造は、回路モジュール１０と同じであるので説明を省略する。回路モジュール１０ｃは、（ｂ）の効果を奏することができる。
　回路モジュール１０ｃによれば、第３層間接続導体ｖ１３ａと内部導体層１９ａとの接続部分に破損が生じることを抑制できる。より詳細には、接続部材Ｂ２の表面の材料は、金である。そこで、接続部材Ｂ２は、超音波接合技術により、実装電極Ｅ２に接合されている。接続部材Ｂ２が実装電極Ｅ２に強固に接合されるためには、実装電極Ｅ２は、硬い第３層間接続導体ｖ１３ｂにより支持されていればよい。例えば、第３層間接続導体ｖ１３ｂの材料は、実装電極Ｅ２の材料と同じであればよい。これにより、超音波振動が、接続部材Ｂ２及び実装電極Ｅ２に効率よく伝達されるようになる。その結果、接続部材Ｂ２は、実装電極Ｅ２に強固に接合される。
　ただし、第３層間接続導体ｖ１３ｂが硬すぎると、第３層間接続導体ｖ１３ｂと内部導体層１９ｂとの接続部分に破損が生じる可能性がある。より詳細には、第３層間接続導体ｖ１３ｂの上端は、実装電極Ｅ２に接触している。第３層間接続導体ｖ１３ｂの下端は、内部導体層１９ｂに接触している。従って、超音波振動は、実装電極Ｅ２を介して第３層間接続導体ｖ１３ｂ及び内部導体層１９ｂに伝達される。第３層間接続導体ｖ１３ｂが硬すぎると、超音波振動が、第３層間接続導体ｖ１３ｂと内部導体層１９ｂとの接合部分に加わりやすい。
　そこで、第４層間接続導体Ｖ４の上端は、内部導体層１９ｂに接触している。第４層間接続導体Ｖ４は、上下方向（Ｚ軸方向）に並んでいる第３領域Ａ３及び第４領域Ａ４を含んでいる。そして、第４領域Ａ４のヤング率は、第３領域Ａ３のヤング率より低い。これにより、内部導体層１９ｂは、軟らかい第４領域Ａ４を含む第４層間接続導体Ｖ４に支持されるようになる。そのため、超音波振動が第３層間接続導体ｖ１３ｂ及び内部導体層１９ｂに加わったときに、第４領域Ａ４が超音波振動を吸収する。第３層間接続導体ｖ１３ｂと内部導体層１９ｂとの接続部分に力が加わりにくい。よって、回路モジュール１０ｃによれば、第３層間接続導体ｖ１３ｂと内部導体層１９ｂとの接続部分に破損が生じることを抑制できる。
　第４層間接続導体Ｖ４の形成工程では、樹脂層１４ｂを上下方向（Ｚ軸方向）に貫通する貫通孔を形成する。貫通孔にめっきを施すことにより、第３領域Ａ３を形成する。第３領域Ａ３を形成した後に、貫通孔に導電性ペーストを充填し、導電性ペーストを加熱により固化することにより、第４領域Ａ４を形成する。
（その他の実施形態）
　本発明に係る多層基板は、回路モジュール１０，１０ａ～１０ｃに限らず、その要旨の範囲内において変更可能である。また、回路モジュール１０，１０ａ～１０ｃの構造が任意に組み合わされてもよい。
　なお、物品１００は、電子部品に限らない。物品１００は、回路基板であってもよい。この場合、接続部材Ｂ１～Ｂ３は、回路基板の実装電極である。そして、接続部材Ｂ１～Ｂ３の表面には、金が存在している。
　なお、接続部材Ｂ１～Ｂ３の表面の材料は、金以外であってもよい。接続部材Ｂ１～Ｂ３の表面の材料は、例えば、アルミニウムや銀であってもよい。
　なお、第１領域Ａ１の材料は、実装電極Ｅ１～Ｅ３の材料と異なっていてもよい。
　なお、多層基板は、積層体１２の下主面を覆う保護層を更に備えていてもよい。
　なお、導体層１８ａ～１８ｃ，２０ａ～２０ｃの材料、内部導体層１９ａ～１９ｆの材料、第１領域Ａ１の材料及び第３領域Ａ３の材料は、アルミニウムや銀であってもよい。
　なお、第４領域Ａ４は、第３領域Ａ３より上に位置してもよい。
　なお、第１領域Ａ１及び第２領域Ａ２が下方向に向かってこの順に並んでいるとは、第１領域Ａ１が第２領域Ａ２より上に位置している場合の他に、第２領域Ａ２の少なくとも一部分が第１領域Ａ１より下に位置している場合を含む。この場合、第１領域Ａ１及び第２領域Ａ２は、導体層１８ａ，１８ｂに接触していてもよい。ただし、第１領域Ａ１が導体層１８ａ，１８ｂに接触している面積の大きさは、第２領域Ａ２が導体層１８ａ，１８ｂに接触している面積以上である。
　なお、導体層１８ａの下主面は、一様な構造を有している。一様な構造とは、平面形状や、周期的な凹凸が設けられた形状を意味する。そして、第１領域Ａ１と導体層１８ａとの境界は、導体層１８ａの下主面の状態が一様となっている下主面である。すなわち、導体層１８ａの下主面に凹凸が存在することによって、導体層１８ａから下方向に突出している突起は、導体層１８ａの一部分であり、第１領域Ａ１の一部分ではない。
　本発明は、以下の構造を有する。
（１）
　回路基板と、
　物品と、
　を備えており、
　前記回路基板は、
　　Ｚ軸の正方向に位置する正主面を有する複数の樹脂層がＺ軸方向に積層された構造を有している積層体と、
　　複数の前記樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面に位置している実装電極と、
　　前記積層体に設けられており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている内部導体層と、
　　前記樹脂層を前記Ｚ軸方向に貫通している第１層間接続導体であって、前記第１層間接続導体の前記Ｚ軸の正方向の端は、前記実装電極に接触しており、前記第１層間接続導体の前記Ｚ軸の負方向の端は、前記内部導体層に接触している、第１層間接続導体と、
　を備えており、
　前記物品は、
　　前記実装電極に固相接合される接続部材を、
　備えており、
　前記第１層間接続導体は、第１領域及び第２領域を含んでおり、
　前記第１領域及び前記第２領域は、前記Ｚ軸の負方向に向かってこの順に並んでおり、
　前記第２領域のヤング率は、前記第１領域のヤング率より低い、
　回路モジュール。
（２）
　前記第１領域の体積は、前記第１層間接続導体の体積の３０％以上である、
　（１）に記載の回路モジュール。
（３）
　前記第１領域の材料は、前記実装電極の材料と同じである、
　（１）又は（２）に記載の回路モジュール。
（４）
　前記第１領域の材料及び前記実装電極の材料は、銅、アルミニウム又は銀である、
　（３）に記載の回路モジュール。
（５）
　前記第２領域の材料は、錫を主成分とする合金である、
　（１）ないし（４）のいずれかに記載の回路モジュール。
（６）
　前記回路基板は、
　　前記第１層間接続導体より前記Ｚ軸の負方向に位置し、かつ、前記樹脂層を前記Ｚ軸方向に貫通している第２層間接続導体を、
　更に備えており、
　前記第２層間接続導体のヤング率は、前記第１領域のヤング率より低い、
　（１）ないし（５）のいずれかに記載の回路モジュール。
（７）
　前記第２層間接続導体の材料は、錫を主成分とする合金である、
　（６）に記載の回路モジュール。
（８）
　前記回路基板は、
　前記複数の樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面を覆う保護層を、
　更に備えている、
　（１）ないし（７）のいずれかに記載の回路モジュール。
（９）
　前記樹脂層の材料は、熱可塑性樹脂である、
　（１）ないし（８）のいずれかに記載の回路モジュール。
（１０）
　前記接続部材の表面の材料は、金である、
　（１）ないし（９）のいずれかに記載の回路モジュール。
（１１）
　前記第１層間接続導体の下半分のヤング率は、前記第１層間接続導体の上半分のヤング率と異なる、
　（１）ないし（１０）のいずれかに記載の回路モジュール。
（１２）
　前記第１層間接続導体は、円錐台形状を有している、
　（１）ないし（１１）のいずれかに記載の回路モジュール。
（１３）
　（１）ないし（１２）のいずれかに記載の回路モジュールの製造方法であって、
　前記第１層間接続導体の形成工程では、前記樹脂層を前記Ｚ軸方向に貫通する貫通孔を形成し、前記貫通孔にめっきを施すことにより、前記第１領域を形成し、前記第１領域を形成した後に、前記貫通孔に導電性ペーストを充填することにより、前記第２領域を形成し、
　超音波接合技術により、前記接続部材を前記実装電極に接合する、
　回路モジュールの製造方法。
（１４）
　回路基板と、
　物品と、
　を備えており、
　前記回路基板は、
　　Ｚ軸の正方向に位置する正主面を有する複数の樹脂層がＺ軸方向に積層された構造を有している積層体と、
　　複数の前記樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面に位置している実装電極と、
　　前記積層体に設けられており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている内部導体層と、
　　前記樹脂層を前記Ｚ軸方向に貫通している第３層間接続導体であって、前記第３層間接続導体の前記Ｚ軸の正方向の端は、前記実装電極に接触しており、前記第３層間接続導体の前記Ｚ軸の負方向の端は、前記内部導体層に接触している、第３層間接続導体と、
　　前記樹脂層を前記Ｚ軸方向に貫通しており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている第４層間接続導体であって、前記第４層間接続導体の前記Ｚ軸の正方向の端は、前記内部導体層に接触している、第４層間接続導体と、
　を備えており、
　前記物品は、
　　前記実装電極に固相接合される接続部材を、
　備えており、
　前記第４層間接続導体は、前記Ｚ軸方向に並んでいる第３領域及び第４領域を含んでおり、
　前記第３層間接続導体の材料及び前記第３領域の材料は、前記実装電極の材料と同じであり、
　前記第４領域のヤング率は、前記第３領域のヤング率より低い、
　回路モジュール。
（１５）
　（１４）に記載の回路モジュールの製造方法であって、
　前記第４層間接続導体の形成工程では、前記樹脂層を前記Ｚ軸方向に貫通する貫通孔を形成し、前記貫通孔にめっきを施すことにより、前記第３領域を形成し、前記第３領域を形成した後に、前記貫通孔に導電性ペーストを充填することにより、前記第４領域を形成し、
　前記接続部材を前記実装電極に接合する工程では、超音波接合技術により、前記接続部材を前記実装電極に接合する、
　回路モジュールの製造方法。
１０，１０ａ～１０ｃ：回路モジュール
１１，１１ａ：回路基板
１２：積層体
１４ａ～１４ｄ：樹脂層
１６：保護層
１８ａ～１８ｃ，２０ａ～２０ｃ：導体層
１９ａ～１９ｆ：内部導体層
１００：物品
１０２：物品本体
Ａ１：第１領域
Ａ２：第２領域
Ａ３：第３領域
Ａ４：第４領域
Ｂ１～Ｂ３：接続部材
Ｅ１～Ｅ３：実装電極
Ｖ１ａ，Ｖ１ｂ：第１層間接続導体
Ｖ４：第４層間接続導体
ｖ１，ｖ３ａ～ｖ３ｃ：層間接続導体
ｖ１３ａ～ｖ１３ｃ：第３層間接続導体
ｖ２ａ～ｖ２ｆ：第２層間接続導体

Claims (15)

  1. 　回路基板と、
    　物品と、
    　を備えており、
    　前記回路基板は、
    　　Ｚ軸の正方向に位置する正主面を有する複数の樹脂層がＺ軸方向に積層された構造を有している積層体と、
    　　複数の前記樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面に位置している実装電極と、
    　　前記積層体に設けられており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている内部導体層と、
    　　前記樹脂層を前記Ｚ軸方向に貫通している第１層間接続導体であって、前記第１層間接続導体の前記Ｚ軸の正方向の端は、前記実装電極に接触しており、前記第１層間接続導体の前記Ｚ軸の負方向の端は、前記内部導体層に接触している、第１層間接続導体と、
    　を備えており、
    　前記物品は、
    　　前記実装電極に固相接合される接続部材を、
    　備えており、
    　前記第１層間接続導体は、第１領域及び第２領域を含んでおり、
    　前記第１領域及び前記第２領域は、前記Ｚ軸の負方向に向かってこの順に並んでおり、
    　前記第２領域のヤング率は、前記第１領域のヤング率より低い、
    　回路モジュール。
  2. 　前記第１領域の体積は、前記第１層間接続導体の体積の３０％以上である、
    　請求項１に記載の回路モジュール。
  3. 　前記第１領域の材料は、前記実装電極の材料と同じである、
    　請求項１又は請求項２に記載の回路モジュール。
  4. 　前記第１領域の材料及び前記実装電極の材料は、銅、アルミニウム又は銀である、
    　請求項３に記載の回路モジュール。
  5. 　前記第２領域の材料は、錫を主成分とする合金である、
    　請求項１ないし請求項４のいずれかに記載の回路モジュール。
  6. 　前記回路基板は、
    　　前記第１層間接続導体より前記Ｚ軸の負方向に位置し、かつ、前記樹脂層を前記Ｚ軸方向に貫通している第２層間接続導体を、
    　更に備えており、
    　前記第２層間接続導体のヤング率は、前記第１領域のヤング率より低い、
    　請求項１ないし請求項５のいずれかに記載の回路モジュール。
  7. 　前記第２層間接続導体の材料は、錫を主成分とする合金である、
    　請求項６に記載の回路モジュール。
  8. 　前記回路基板は、
    　前記複数の樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面を覆う保護層を、
    　更に備えている、
    　請求項１ないし請求項７のいずれかに記載の回路モジュール。
  9. 　前記樹脂層の材料は、熱可塑性樹脂である、
    　請求項１ないし請求項８のいずれかに記載の回路モジュール。
  10. 　前記接続部材の表面の材料は、金である、
    　請求項１ないし請求項９のいずれかに記載の回路モジュール。
  11. 　前記第１層間接続導体の下半分のヤング率は、前記第１層間接続導体の上半分のヤング率と異なる、
    　請求項１ないし請求項１０のいずれかに記載の回路モジュール。
  12. 　前記第１層間接続導体は、円錐台形状を有している、
    　請求項１ないし請求項１１のいずれかに記載の回路モジュール。
  13. 　請求項１ないし請求項１２のいずれかに記載の回路モジュールの製造方法であって、
    　前記第１層間接続導体の形成工程では、前記樹脂層を前記Ｚ軸方向に貫通する貫通孔を形成し、前記貫通孔にめっきを施すことにより、前記第１領域を形成し、前記第１領域を形成した後に、前記貫通孔に導電性ペーストを充填することにより、前記第２領域を形成し、
    　超音波接合技術により、前記接続部材を前記実装電極に接合する、
    　回路モジュールの製造方法。
  14. 　回路基板と、
    　物品と、
    　を備えており、
    　前記回路基板は、
    　　Ｚ軸の正方向に位置する正主面を有する複数の樹脂層がＺ軸方向に積層された構造を有している積層体と、
    　　複数の前記樹脂層の内の最も前記Ｚ軸の正方向に位置する樹脂層の前記正主面に位置している実装電極と、
    　　前記積層体に設けられており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている内部導体層と、
    　　前記樹脂層を前記Ｚ軸方向に貫通している第３層間接続導体であって、前記第３層間接続導体の前記Ｚ軸の正方向の端は、前記実装電極に接触しており、前記第３層間接続導体の前記Ｚ軸の負方向の端は、前記内部導体層に接触している、第３層間接続導体と、
    　　前記樹脂層を前記Ｚ軸方向に貫通しており、かつ、前記Ｚ軸方向に見て、前記実装電極と重なっている第４層間接続導体であって、前記第４層間接続導体の前記Ｚ軸の正方向の端は、前記内部導体層に接触している、第４層間接続導体と、
    　を備えており、
    　前記物品は、
    　　前記実装電極に固相接合される接続部材を、
    　備えており、
    　前記第４層間接続導体は、前記Ｚ軸方向に並んでいる第３領域及び第４領域を含んでおり、
    　前記第３層間接続導体の材料及び前記第３領域の材料は、前記実装電極の材料と同じであり、
    　前記第４領域のヤング率は、前記第３領域のヤング率より低い、
    　回路モジュール。
  15. 　請求項１４に記載の回路モジュールの製造方法であって、
    　前記第４層間接続導体の形成工程では、前記樹脂層を前記Ｚ軸方向に貫通する貫通孔を形成し、前記貫通孔にめっきを施すことにより、前記第３領域を形成し、前記第３領域を形成した後に、前記貫通孔に導電性ペーストを充填することにより、前記第４領域を形成し、
    　前記接続部材を前記実装電極に接合する工程では、超音波接合技術により、前記接続部材を前記実装電極に接合する、
    　回路モジュールの製造方法。
PCT/JP2023/018518 2022-06-23 2023-05-18 回路モジュール及び回路モジュールの製造方法 WO2023248658A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-100831 2022-06-23
JP2022100831 2022-06-23

Publications (1)

Publication Number Publication Date
WO2023248658A1 true WO2023248658A1 (ja) 2023-12-28

Family

ID=89379701

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/018518 WO2023248658A1 (ja) 2022-06-23 2023-05-18 回路モジュール及び回路モジュールの製造方法

Country Status (1)

Country Link
WO (1) WO2023248658A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2006261167A (ja) * 2005-03-15 2006-09-28 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
JP2016086057A (ja) * 2014-10-24 2016-05-19 富士通株式会社 配線構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179362A (ja) * 2002-11-27 2004-06-24 Kyocera Corp 配線基板およびこれを用いた電子装置
JP2005310934A (ja) * 2004-04-20 2005-11-04 Dainippon Printing Co Ltd 多層配線基板およびその製造方法
JP2006261167A (ja) * 2005-03-15 2006-09-28 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2009239224A (ja) * 2008-03-28 2009-10-15 Ngk Spark Plug Co Ltd 多層配線基板
JP2016086057A (ja) * 2014-10-24 2016-05-19 富士通株式会社 配線構造

Similar Documents

Publication Publication Date Title
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
JP4827556B2 (ja) 積層型半導体パッケージ
KR101009121B1 (ko) 삽입 기판에 접속하기 위한 중간 접촉자를 갖는마이크로일렉트로닉 장치, 및 중간 접촉자를 갖는마이크로일렉트로닉 장치를 패키징하는 방법
US20120187562A1 (en) Semiconductor Package and Method for Fabricating the Same
KR100586208B1 (ko) 반도체 장치 및 그 제조방법
US10950686B2 (en) Semiconductor device including a chip capacitor mounted on a wiring substrate
KR20010104217A (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
EP1571706B1 (en) Electronic device
JP4218434B2 (ja) 電子装置
JPH10256429A (ja) 半導体パッケージ
US8298870B2 (en) Method for connecting integrated circuit chip to power and ground circuits
WO2023248658A1 (ja) 回路モジュール及び回路モジュールの製造方法
US20120080801A1 (en) Semiconductor device and electronic component module using the same
JP3879803B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN111540722B (zh) 芯片封装结构及封装方法
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
CN115132595A (zh) 集成封装方法和集成封装结构
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JPH07106466A (ja) マルチチップモジュール搭載用プリント配線基板
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP2010251566A (ja) 配線基板、半導体装置、半導体モジュールおよびその製造方法
JP2008218942A (ja) 電子回路装置とこれを用いた電子機器、およびその製造方法
JPH10242321A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23826846

Country of ref document: EP

Kind code of ref document: A1