KR100586208B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100586208B1
KR100586208B1 KR1020030078006A KR20030078006A KR100586208B1 KR 100586208 B1 KR100586208 B1 KR 100586208B1 KR 1020030078006 A KR1020030078006 A KR 1020030078006A KR 20030078006 A KR20030078006 A KR 20030078006A KR 100586208 B1 KR100586208 B1 KR 100586208B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
adhesive layer
semiconductor
circuit board
mounting
Prior art date
Application number
KR1020030078006A
Other languages
English (en)
Other versions
KR20040041018A (ko
Inventor
후꾸이야스끼
미야따고지
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040041018A publication Critical patent/KR20040041018A/ko
Application granted granted Critical
Publication of KR100586208B1 publication Critical patent/KR100586208B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

기판에 탑재되어 있는 제 1 반도체 칩에 중첩시켜 회로 형성면의 이면 측에 탑재용 접착층이 형성된 제 2 반도체 칩을 탑재하는 경우에 탑재용 접착층이 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분을 지지하는 지지 부재로도 기능하는 반도체 장치에서는 제 2 반도체 칩과 기판을 안정적으로 와이어 본딩할 수 있다.
반도체 장치

Description

반도체 장치 및 그 제조방법 {SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF SAME}
도 1a 는 본 실시의 일 형태에 관한 반도체 장치를 나타낸 사시도이고, 도 1b 는 도 1a 에 나타낸 반도체 장치의 단면도.
도 2a 는 본 실시의 일 형태에 관한 반도체 장치에 있어서, 탑재용 접착층의 두께가 충분한 경우의 제 2 반도체 칩의 탑재 전의 상태를 나타낸 단면도이고, 도 2b 는 제 2 반도체 칩을 탑재한 후의 상태를 나타낸 단면도.
도 3a 는 본 실시의 일 형태에 관한 반도체 장치에 있어서, 탑재용 접착층의 두께가 불충분한 경우의 제 2 반도체 칩의 탑재 전의 상태를 나타낸 단면도이고, 도 3b 는 제 2 반도체 칩을 탑재한 후의 상태를 나타낸 단면도.
도 4a 는 플립 칩 본딩에 의해 반도체 칩을 탑재한 본 실시의 일 형태에 관한 반도체 장치를 나타낸 사시도이고, 도 4b 는 도 4a 의 반도체 장치의 단면도.
도 5a 는 탑재용 접착층이 2층 구조인 본 실시의 일 형태에 관한 반도체 장치를 나타낸 사시도이고, 도 5b 는 도 5a 의 반도체 장치의 단면도.
도 6a 는 탑재용 접착층이 2층 구조인 본 실시의 일 형태에 관한 반도체 장치에 있어서, 제 2 반도체 칩을 탑재하기 전의 상태를 나타낸 단면도이고, 도 6b 는 제 2 반도체 칩을 탑재한 후의 상태를 나타낸 단면도.
도 7 은 반도체 칩을 3 개 적층한 본 실시의 일 형태에 관한 반도체 장치를 나타낸 사시도.
도 8a 는 종래의 반도체 장치를 나타낸 사시도이고, 도 8b 는 도 8a 의 반도체 장치의 단면도.
※ 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 제 1 반도체 칩
3 : 제 2 반도체 칩 4 : 탑재용 접착층
6 : 금선 7 : 접착층
9 : 제 3 반도체 칩 10 : 반도체 장치
본 발명은 반도체 장치에 관한 것으로, 특히 단일 패키지 내에 복수 개의 반도체 칩을 적층시켜 탑재하는 반도체 장치 및 그 제조방법에 관한 것이다.
휴대 기기 등의 소형화, 경량화에 수반하여 휴대 기기 등에 탑재되는 반도체 장치의 실장 면적의 저감이 요망되고 있다. 이를 위해 1 개의 반도체 장치 내에 복수 개의 반도체 칩을 포함시켜 고밀도화를 도모한 반도체 장치가 제안되고 있다. 그 중에서도 반도체 칩을 적층한 후 각각의 반도체 칩과 기판을 와이어 본딩법에 의해 전기적으로 접속하는 반도체 장치가 주류이다. 이때 칩 사이즈 또는 칩의 기판에 대한 탑재 형식은 다종 다양하기 때문에 적층하는 칩의 조합을 다 양하게 생각할 수 있다.
그러나 상기 기술한 바와 같이 반도체 칩을 적층하는 반도체 장치의 경우, 회로 기판 상에 탑재된 반도체 칩으로부터 그 위에 탑재된 반도체 칩의 일부가 돌출되는 경우가 있다. 이때, 상부의 반도체 칩의 돌출 부분에 설치된 전극 단자에 대해 와이어 본딩을 실시하는 경우, 이 상부의 반도체 칩이 와이어 본딩 시의 하중에 의해 진동된다. 이 때문에 안정된 와이어 본딩을 실시하기가 곤란해진다. 이 현상은 상부의 반도체 칩이 박층화됨에 따라 현저해져, 반도체 칩이 지나치게 얇아지면 와이어 본딩 시에 반도체 칩의 파괴를 초래할 우려가 있다.
상기 문제를 해결하기 위해 상부의 반도체 칩에서의 돌출된 부분의 하부 간극에 스페이서를 형성하는 것, 또는 수지나 페이스트를 충전시켜 안정화를 도모하는 반도체 장치가 개시되어 있다 (예를 들어『일본국 공개특허 공보 평11-204720호 (공개일 : 1999년 7월 30일, 대응 US PATENT 6,100,594, US PATENT 6,352,879, US PATENT 6,229,217, Co-pending US Reissue Application) 』 참조). 또한, 도 8 에 나타낸 바와 같이 회로 기판 (101) 상에 제 1 반도체 칩 (102) 과 제 2 반도체 칩 (103) 이 접착층 (104) 을 통해 적층되고, 제 1 반도체 칩 (102) 및 제 2 반도체 칩 (103) 과 기판 (101) 이 금선 (金線 : 106) 에 의해 전기적으로 접속되어 있는 반도체 장치 (110) 에 있어서, 상부의 제 2 반도체 칩 (103) 에서의 돌출된 부분의 저부 간극에, 하부의 제 1 반도체 칩 (102) 의 두께와 동일한 두께의 지지체 (108) 를 형성하여 안정화를 도모하는 반도체 장치 (110) 가 개시되어 있다 (예를 들어『일본국 공개특허 공보 2000-269407호 (공개일: 2000년 9월 29일) 』참조). 상기 2 가지의 반도체 장치는 모두 하부의 반도체 칩의 외연으로부터 돌출된, 상부의 반도체 칩의 돌출 부분의 하부 간극에, 돌출 부분과 동일한 사이즈이며 하부의 반도체 칩과 동일한 두께를 갖는 지지체를 형성하는 것을 특징으로 한다.
또한 하부의 반도체 칩을 플립 칩 접속에 의해 기판에 접속할 때 사용하는 접착제를 삐져나오게 하고, 삐져나온 접착제 부분을 지지체로 기능하게 하는 반도체 장치가 개시되어 있다 (예를 들어『일본국 공개특허 공보 2000-299431호 (공개일: 2000년 10월 24일, 대응 US PATENT 6,353,263) 』참조).
상기『일본국 공개특허 공보 평11-204720호』 및 일본국 공개특허 공보『일본국 공개특허 공보 2000-269407호』에 개시된 기술에서는 예를 들어 도 8 에 나타낸 바와 같이 제 2 반도체 칩 (103) 에서의 제 1 반도체 칩 (102) 의 외연으로부터 돌출된 부분과 동일한 사이즈로 지지체 (108) 를 형성하고 배치할 필요가 있다. 그러나 이 공정은 매우 곤란한 동시에, 부재 또는 공정 수의 증가를 수반하기 때문에 비용 상승의 요인이 된다는 문제가 있다.
또한, 상기『일본국 공개특허 공보 2000-299431호』에 개시되어 있는 기술에서는 삐져나오게 하는 접착제량의 콘트롤이 곤란하다는 문제가 있다. 즉, 예를 들어 삐져나오게 하는 접착제량이 부족할 경우 상부의 반도체 칩의 돌출된 부분 전체를 확실하게 지지할 수 없게 되는 문제가 있다. 나아가 이 구조는 하부의 반도체 칩을 플립 칩 접속에 의해 접속하는 경우에만 적용할 수 있어 범용성이 결여된다는 문제도 있다.
본 발명의 목적은 복수의 반도체 칩을 다양한 탑재 형식으로 적층함으로써 고밀도화를 도모한 반도체 장치에서, 중첩 탑재된 반도체 칩 중, 위에 탑재된 반도체 칩의 일부가 돌출되는 경우에도 용이하고 확실하게 돌출 부분에 설치된 전극 단자에서 양호한 와이어 본딩을 실시할 수 있는 반도체 장치 및 그 제조방법을 제공하는 데 있다.
본 발명에 관한 반도체 장치는 상기 과제를 해결하기 위해 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치에서, 제 1 반도체 칩이, 제 1 반도체 칩의 회로 형성면의 이면과 회로 기판을 마주 보게 한 상태에서 회로 기판 상에 또는 제 3 반도체 칩 상에 탑재되어 있고, 제 2 반도체 칩이, 상기 제 1 반도체 칩의 회로 형성면과 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 상에 탑재되어 있고, 상기 제 1 반도체 칩 및 제 2 반도체 칩과 상기 회로 기판이 와이어 본딩 접속되어 있음과 동시에, 상기 제 2 반도체 칩의 회로 형성면의 이면 측에는 탑재용 접착층이 형성되어 있고, 상기 탑재용 접착층이 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재하기 위한 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분과 회로 기판 또는 제 3 반도체 칩 간에 존재하는 간극에 충전되어 있는 것을 특징으로 한다.
본 발명의 반도체 장치는 제 1 반도체 칩의 회로 형성면의 이면과 회로 기판 의 배선면을 마주 보게 한 상태에서, 회로 기판 또는 제 3 반도체 칩 상에 탑재되어 있는 (이른바 페이스 업 타입의) 제 1 반도체 칩에 중첩시켜 제 2 반도체 칩을 탑재 (적층) 하는 형식의 반도체 장치이다.
상기 구성에 의하면, 제 2 반도체 칩의 회로 형성면의 이면 측에 형성되어 있는 탑재용 접착층이, 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재할 때 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분 하부에 존재하는 간극에 충전된다. 이로써 상기 탑재용 접착층은 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분 (이하, 간단히 제 2 반도체 칩의 돌출 부분이라고 함) 을 지지하는 부재로도 기능할 수 있다.
즉, 제 2 반도체 칩의 외연이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 (삐져 나와 있는) 상태에서, 제 1 반도체 칩과 제 2 반도체 칩을 회로 기판 상에 또는 제 3 반도체 칩 상에 적층한 경우에도 상기 탑재용 접착층이 제 2 반도체 칩의 돌출 부분을 지지하는 지지 부재로 기능한다. 이 때문에 제 2 반도체 칩의 돌출 부분에 대해 와이어 본딩할 때, 제 2 반도체 칩이 이 와이어 본딩의 하중에 의해 진동되는 것을 억제할 수 있다. 따라서 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 안정적으로 와이어 본딩할 수 있게 된다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
나아가 상기 반도체 장치에서는 상기 탑재용 접착층이 제 2 반도체 칩 탑재용의 접착제와 지지 부재를 겸하는 점에서, 새로운 부재 또는 지지 부재를 형성하 는 공정을 필요로 하지 않아 비용 저감을 도모할 수 있게 된다.
또한, 상기 반도체 장치에서는 탑재용 접착층의 양을 미리 설정할 수 있다. 즉 반도체 칩의 돌출 부분을 확실하게 지지할 수 있도록 탑재용 접착층의 양 (두께) 을 용이하게 제어할 수 있다. 이로써 예를 들어 접착제의 양이 부족하여 반도체 칩의 돌출 부분을 충분히 지지할 수 없는 사태의 발생을 방지할 수 있다.
또한, 본 발명에 관한 반도체 장치는 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치에서, 제 1 반도체 칩이, 제 1 반도체 칩의 회로 형성면과 회로 기판을 마주 보게 한 상태에서 회로 기판 상에 플립 칩 접속되어 있고, 제 2 반도체 칩이, 상기 제 1 반도체 칩의 회로 형성면의 이면과 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 상에 탑재되어 있고, 상기 제 2 반도체 칩과 상기 회로 기판이 와이어 본딩 접속되어 있음과 동시에, 상기 제 2 반도체 칩의 회로 형성면의 이면 측에는 탑재용 접착층이 형성되어 있고, 상기 탑재용 접착층이 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재하기 위한 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분과 회로 기판 간에 존재하는 간극에 충전되어 있는 것을 특징으로 한다.
본 발명의 반도체 장치는 제 1 반도체 칩의 회로 형성면과 회로 기판의 배선면을 마주 보게 한 상태에서, 플립 칩 본딩에 의해 회로 기판에 접속ㆍ접착되어 있는 (이른바 페이스 다운 타입) 제 1 반도체 칩에 중첩시켜 제 2 반도체 칩을 탑재 (적층) 하는 형식의 반도체 장치이다.
상기 구성에 의하면, 제 2 반도체 칩의 회로 형성면의 이면 측에 형성되어 있는 탑재용 접착층이, 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재할 때 접착제로 기능함과 동시에, 제 2 반도체 칩의 돌출 부분의 하부에 존재하는 간극에 충전된다. 이로써 제 2 반도체 칩의 돌출 부분을 지지하는 부재로도 기능할 수 있다.
즉 제 2 반도체 칩의 외연이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 (삐져 나와 있는) 상태에서, 제 1 반도체 칩과 제 2 반도체 칩을 회로 기판 상에 적층한 경우에도 상기 탑재용 접착층이 제 2 반도체 칩의 돌출 부분을 지지하는 지지 부재로 기능한다. 이 때문에 제 2 반도체 칩의 돌출 부분에 대해 와이어 본딩할 때 제 2 반도체 칩이 이 와이어 본딩의 하중에 의해 진동되는 것을 억제할 수 있다. 따라서 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 안정적으로 와이어 본딩할 수 있게 된다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
나아가 상기 반도체 장치에서는 상기 탑재용 접착층이 제 2 반도체 칩 탑재용의 접착제와 지지 부재를 겸하는 점에서, 새로운 부재 또는 지지 부재를 형성하는 공정을 필요로 하지 않아 비용 저감을 도모할 수 있게 된다.
또한, 상기 반도체 장치에서는 탑재용 접착층의 양을 사전에 설정할 수 있다. 즉 반도체 칩의 돌출 부분을 확실하게 지지할 수 있도록, 탑재용 접착층의 양을 용이하게 제어할 수 있다. 이로써 예를 들어 접착제의 양이 부족하여 반도체 칩의 돌출 부분을 충분하게 지지할 수 없는 사태의 발생을 방지할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조방법은, 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치의 제조방법에서, 제 1 반도체 칩의 회로 형성면의 이면과 회로 기판을 마주 보게 한 상태에서 제 1 반도체 칩을 회로 기판 상에 또는 제 3 반도체 칩 상에 탑재하는 공정과, 제 2 반도체 칩이 웨이퍼 상태에 있을 때 상기 웨이퍼의 이면 측에 탑재용 접착층을 형성하고, 그 후 다이싱에 의해 칩을 개편화 (個片化) 시켜 탑재용 접착층을 갖는 제 2 반도체 칩을 형성하는 공정과, 상기 제 1 반도체 칩의 회로 형성면과 상기 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출된 제 2 반도체 칩의 돌출 부분의 지지 부재를 상기 탑재용 접착층에 의해 형성하는 공정과, 제 1 반도체 칩 및 제 2 반도체 칩과 회로 기판을 와이어 본딩에 의해 접속하는 공정을 포함하는 것을 특징으로 한다.
상기 구성에 의하면, 회로 기판 또는 제 3 반도체 칩 상에 이른바 페이스 업 타입으로 탑재되어 있는 제 1 반도체 칩에 중첩시켜 제 2 반도체 칩을 적층하는 형식의 반도체 장치로서, 제 2 반도체 칩의 이면 측에 형성되어 있는 탑재용 접착층이 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재할 때 접착제로 기능함과 동시에, 제 2 반도체 칩의 돌출 부분과 회로 기판 또는 제 3 반도체 칩 간에 존재하는 간극에 충전됨으로써 제 2 반도체 칩의 돌출 부분을 지지하는 부재로도 기능하는 반도체 장치를 용이하게 제조할 수 있다.
즉, 제 2 반도체 칩의 외연이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩과 제 2 반도체 칩을 회로 기판 또는 제 3 반도체 칩 상에 적층한 경우에도 상기 탑재용 접착층이 제 2 반도체 칩의 돌출 부분을 지지하는 지지 부재로 기능한다. 이 때문에 제 2 반도체 칩의 돌출 부분에 대하여 와이어 본딩할 때 이 와이어 본딩의 하중에 의해 진동되는 것을 억제할 수 있다. 따라서, 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 안정적으로 와이어 본딩할 수 있게 된다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
나아가 상기 반도체 장치의 제조방법에서는 상기 탑재용 접착층이 제 2 반도체 칩 탑재용의 접착제와 지지 부재를 겸하고 있다. 이로써 새로운 부재나 지지 부재를 형성하는 공정을 필요로 하지 않아 비용 저감을 도모할 수 있게 된다.
또한, 제 2 반도체 칩을 제조하는 공정도 제 2 반도체 칩이 웨이퍼 상태에 있을 때 이 웨이퍼의 이면 측에 탑재용 접착층을 형성하고, 그 후 다이싱에 의해 칩을 개편화하는 공정이다. 이 때문에 제 2 반도체 칩 회로 형성면의 이면의 면적과 동일한 사이즈의 탑재용 접착층을 갖는 제 2 반도체 칩을 한번에 대량 그리고 효율적으로 생산할 수 있다. 따라서 탑재용 접착층을 갖는 제 2 반도체 칩을 생산하는 비용을 저감할 수 있다.
또한, 상기 반도체 장치에서는 탑재용 접착층의 양을 사전에 설정할 수 있다. 즉 반도체 칩의 돌출 부분을 확실하게 지지할 수 있도록 탑재용 접착층의 양을 용이하게 제어할 수 있다. 이로써 예를 들어 접착제의 양이 부족하여 반 도체 칩의 돌출 부분을 충분히 지지하지 못하는 사태의 발생을 방지할 수 있다.
또한, 본 발명에 관한 반도체 장치의 제조방법은, 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치의 제조방법에서, 제 1 반도체 칩의 회로 형성면과 회로 기판을 마주 보게 한 상태에서 제 1 반도체 칩을 회로 기판 상에 플립 칩 접속하는 공정과, 제 2 반도체 칩이 웨이퍼 상태에 있을 때 상기 웨이퍼의 이면 측에 탑재용 접착층을 형성하고, 그 후 다이싱에 의해 칩을 개편화하여 탑재용 접착층을 갖는 제 2 반도체 칩을 형성하는 공정과, 상기 제 1 반도체 칩의 회로 형성면의 이면과 상기 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출된 제 2 반도체 칩의 돌출 부분의 지지 부재를 상기 탑재용 접착층에 의해 형성하는 공정과, 상기 제 2 반도체 칩과 회로 기판을 와이어 본딩에 의해 접속하는 공정을 포함하는 것을 특징으로 한다.
상기 구성에 의하면, 이른바 페이스 다운 타입에 의해 탑재되어 있는 제 1 반도체 칩에 중첩시켜 제 2 반도체 칩을 적층하는 형식의 반도체 장치로서, 제 2 반도체 칩의 이면 측에 형성되어 있는 탑재용 접착층이 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재할 때 접착제로 기능함과 동시에, 제 2 반도체 칩의 돌출 부분과 회로 기판 간에 존재하는 간극에 충전됨으로써 제 2 반도체 칩의 돌출 부분을 지지하는 부재로도 기능하는 반도체 장치를 제조할 수 있다.
즉, 제 2 반도체 칩의 외연이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩과 제 2 반도체 칩을 회로 기판에 적층하는 경우에도, 상기 탑재용 접착층이 제 2 반도체 칩의 돌출 부분을 지지하는 지지 부재로 기능한다. 이 때문에 제 2 반도체 칩의 돌출 부분에 대해 와이어 본딩할 때 이 와이어 본딩의 하중에 의해 진동되는 것을 억제할 수 있다. 따라서, 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 안정적으로 와이어 본딩할 수 있게 된다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
나아가 상기 반도체 장치의 제조방법에서는 상기 탑재용 접착층이 제 2 반도체 칩 탑재용의 접착제와 지지 부재를 겸하고 있다. 이로써 새로운 부재 또는 지지 부재를 형성하는 공정을 필요로 하지 않아 비용 저감을 도모할 수 있게 된다.
또한, 제 2 반도체 칩을 제조하는 공정도 제 2 반도체 칩이 웨이퍼 상태에 있을 때 이 웨이퍼의 이면 측에 탑재용 접착층을 형성하고, 그 후 다이싱에 의해 칩을 개편화하는 공정이다. 이 때문에 제 2 반도체 칩 회로 형성면의 이면의 면적과 동일한 사이즈의 탑재용 접착층을 갖는 제 2 반도체 칩을 한번에 대량 그리고 효율적으로 생산할 수 있다. 따라서 탑재용 접착층을 갖는 제 2 반도체 칩을 생산하는 비용을 저감할 수 있다.
또한, 상기 반도체 장치에서는 탑재용 접착층의 양을 사전에 설정할 수 있다. 즉 반도체 칩의 돌출 부분을 확실하게 지지할 수 있도록 탑재용 접착층의 양을 용이하게 제어할 수 있다. 이로써 예를 들어 접착제의 양이 부족하여 반도체 칩의 돌출 부분을 충분히 지지하지 못하는 사태의 발생을 방지할 수 있다.
또한, 본 발명의 또 다른 목적, 특징 및 우수한 점은 이하의 기재에 의해 충분히 알 수 있을 것이다. 또한, 본 발명의 이점은 첨부 도면을 참조한 다음의 설명에 의해 명확해질 것이다.
[실시형태 1]
본 발명의 반도체 장치에 관한 실시의 일형태에 대해 도 1 ~ 도 3 에 기초하여 설명하면 다음과 같다. 또한, 이에 한정되는 것은 아니다.
도 1a, 도 1b 는 본 실시형태에 관한 반도체 장치의 구성을 나타낸 설명도이다.
본 실시형태에 관한 반도체 장치 (10) 는 기판 (1), 제 1 반도체 칩 (2), 제 2 반도체 칩 (3), 탑재용 접착층 (4), 금선 (6 : 와이어) 을 구비하고 있다.
기판 (1) 은 적어도 1 면에 구리 등의 도체로 구성되는 회로배선이 형성되어 있는 회로 기판이면 된다. 기판 (1) 으로는 금속제의 리드 프레임, BT 레진 또는 폴리이미드 등의 유기 기판 등의 각종 기판을 사용할 수 있고, 특별히 한정되지 않는다.
제 1 반도체 칩 (2), 제 2 반도체 칩 (3) 은 각각 회로가 형성되어 있는 회로 형성면 (2a,3a) 을 갖고 있다. 이들 반도체 칩은 어떠한 종류의 반도체 칩이어도 사용할 수 있고 특별히 한정되지 않는다.
제 1 반도체 칩 (2) 은 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 의 이면과 기판 (1) 의 배선면을 마주 보게 한 상태에서 기판 (1) 에 탑재되어 있다. 즉 본 실시형태에서 제 1 반도체 칩 (2) 을 기판 (1) 에 탑재하는 형식은 이른바 페이 스 업 타입이다.
또한, 제 2 반도체 칩 (3) 은 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 과 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면을 마주 보게 한 상태에서 제 1 반도체 칩 (2) 상에 탑재되어 있다. 또한, 제 2 반도체 칩 (3) 은 제 2 반도체 칩 (3) 의 외연이 제 1 반도체 칩 (2) 의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 (2) 상에 탑재 (적층) 되어 있다.
또한, 제 1 반도체 칩 (2) 및 제 2 반도체 칩 (3) 의 전극 단자와 기판 (1) 은 금선 (6) 에 의해 전기적으로 접속되어 있다. 또한, 제 2 반도체 칩의 전극 단자는 제 1 반도체 칩 (2) 의 외연으로부터 돌출되어 있는 제 2 반도체 칩 (3) 의 돌출 부분 (이하, 간단히 제 2 반도체 칩 (3) 의 돌출 부분이라고 함) 에 설치되어 있다.
금선 (6) 은 제 1 반도체 칩 (2) 또는 제 2 반도체 칩 (3) 이 갖는 전극 단자와 기판 (1) 의 배선을 전기적으로 접속하기 위한 금속 세선 (細線) 등으로 이루어지는 와이어이면 되고 특별히 한정되지 않는다.
탑재용 접착층 (4) 은 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면 측에 형성되어 있는 것이다. 탑재용 접착층 (4) 은 제 2 반도체 칩 (3) 을 제 1 반도체 칩 (2) 상에 탑재할 때 고정시키기 위한 접착제로 기능한다. 나아가 탑재용 접착층 (4) 은 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간극에 충전되고, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하기 위한 지지 부재로 기능한다. 즉, 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간 극이 탑재용 접착층 (4) 에 의하여 매립되어 있다고 할 수 있다.
탑재용 접착층 (4) 으로는 제 2 반도체 칩 (3) 을 제 1 반도체 칩 (2) 에 탑재할 때 예를 들어 가열 등에 의해 용융ㆍ액상화되는 접착 수지를 사용하는 것이 바람직하다. 그 중에서도, 특히 상온에서는 고체 상태를 유지하고 가열 시에 용융되어 액상으로 되어 그 후의 열처리에 의해 완전히 고체화되는 열경화성 수지를 사용하는 것이 바람직하다. 구체적으로는 상기 열경화성 수지 중에서도 에폭시 수지를 사용하는 것이 바람직하다. 또한, 탑재용 접착층 (4) 으로서 액상 수지를 사용할 수도 있다. 또한, 탑재용 접착층 (4) 으로서 이들 수지를 단독으로 사용할 수도 있고 복수의 수지를 조합하여 사용할 수도 있다. 나아가 탑재용 접착층 (4) 은 이들 수지 외에 각종 성분을 함유해도 된다.
또한, 탑재용 접착층 (4) 에서의 제 2 반도체 칩 (3) 과 접하는 면의 형상 (사이즈) 이 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면 형상 (사이즈) 과 거의 동일한 것이 바람직하다. 또한, 탑재용 접착층 (4) 에서의 제 2 반도체 칩 (3) 의 돌출 부분을 지지하는 부분으로서, 제 2 반도체 칩 (3) 과 접하는 부분의 형상 (사이즈) 이 제 2 반도체 칩 (3) 의 돌출 부분에서의 회로 형성면의 이면 형상 (사이즈) 과 동일한 것이 바람직하다.
제 2 반도체 칩 (3) 을 제조하는 방법으로서, 제 2 반도체 칩 (3) 이 웨이퍼 상태일 때 이 웨이퍼의 이면 측에 탑재용 접착층 (4) 을 형성하고, 그 후 다이싱 등의 수단에 의해 칩으로 개편화하는 방법을 들 수 있다. 이 방법에 의하면, 제 2 반도체 칩 (3) 의 칩 사이즈와 동일한 사이즈 (형상) 로 탑재용 접착층 (4) 을 용이하게 형성할 수 있다. 따라서, 탑재용 접착층 (4) 을 형성한 제 2 반도체 칩 (3) 을 저비용으로 제조할 수 있다. 또한, 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면에 탑재용 접착층 (4) 을 형성하는 다른 방법으로는, 예를 들어 액상 수지를 종래의 공지된 스크린 인쇄법 등의 방법에 의해 일정한 두께로 도포하여 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면에 전사하는 방법을 들 수 있다.
이하에서 도 2, 도 3 을 이용하여 반도체 장치 (10) 의 제조방법에 대해 설명한다. 도 2a, 도 2b 는 본 실시형태에 관한 반도체 장치 (10) 에서 탑재용 접착층 (4) 의 두께가 충분한 경우, 제 2 반도체 칩 (3) 을 기판 (1) 에 탑재하기 전후의 상태를 나타낸 설명도이다.
도 2a, 도 2b 에 나타낸 바와 같이 회로 형성면 (3a) 의 이면 측에 탑재용 접착층 (4) 을 형성한 제 2 반도체 칩 (3) 을, 기판 (1) 에 탑재한 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 과 마주 보게 한 상태에서 제 1 반도체 칩 (2) 상에 탑재한다. 이때, 탑재용 접착층 (4) 으로서 열경화성 수지를 사용하고 있는 경우, 예를 들어 기판 (1) 의 하부를 히터 등의 가열 기구에 의해 가열함으로써 제 2 반도체 칩 (3) 의 탑재 시에 탑재용 접착층 (4) 을 용융ㆍ액상화시킬 수 있다. 이 때문에 탑재용 접착층 (4) 은 제 2 반도체 칩 (3) 과 제 1 반도체 칩 (2) 을 접착시킴과 동시에, 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간극에 충전된다. 따라서 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 이 접착되고, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하기 위한 지지 부재를 형성할 수 있다.
또한, 상기 지지 부재를 형성하기 위한 조건, 예를 들어 제 2 반도체 칩 (3) 의 탑재 시의 가열조건 (온도, 시간 등), 제 2 반도체 칩 (3) 에 대한 하중 조건 (하중의 크기, 하중의 인가 시간 등) 등은 임의로 조정, 설정할 수 있다.
또한, 제 1 반도체 칩 (2) 또는 제 2 반도체 칩 (3) 의 전극 단자와 기판 (1) 을 와이어 본딩하는 방법은 종래의 공지된 방법을 사용할 수 있고 특별히 한정되지 않는다.
또한, 탑재용 접착층 (4) 의 두께 (양) 는 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 을 확실하게 접착시킬 수 있고, 또한 접착제가 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간극에 충전되어, 지지 부재로서의 기능을 할 수 있을 정도의 두께이면 되고 특별히 한정되지 않는다. 즉 제 2 반도체 칩 (3) 의 돌출 부분을 확실하게 지지할 수 있도록 탑재용 접착층 (4) 의 두께 (양) 를 제어할 수 있다.
예를 들어, 도 2a 에 나타낸 바와 같이 탑재용 접착층 (4) 의 두께 a1 이 제 1 반도체 칩 (2) 의 두께 b1 과 동일하거나 또는 그 보다 두꺼운 경우, 도 2b 에 나타낸 바와 같이 제 2 반도체 칩 (3) 의 탑재에 수반하여 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간극에 확실하게 지지 부재를 형성할 수 있다.
한편, 도 3a 에 나타낸 바와 같이 탑재용 접착층 (4) 의 두께 a2 가 제 1 반도체 칩 (2) 의 두께 b2 보다 얇을 경우, 도 3b 에 나타낸 바와 같이 제 2 반도체 칩 (3) 을 탑재하면 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간극에 완전히 지지 부재를 형성하기가 곤란해진다. 그러나, 도 3b 에 나타낸 바와 같이 완전하게 지지 부재를 형성할 수 없는 상태라도 재료 역학적으로는 와이어 본딩 시에 제 2 반도체 칩 (3) 에 가해지는 하중의 대미지를 대폭 경감할 수 있는 구조를 가지고 있다. 이 때문에, 지지 부재로서 충분히 기능할 수 있다.
본 실시형태에 관한 반도체 장치 (10) 는 상기 기술한 바와 같이 이른바 페이스 업 타입으로 탑재되어 있는 제 1 반도체 칩 (2) 에 중첩하여 제 2 반도체 칩 (3) 을 적층하는 형식의 반도체 장치이다. 따라서 상기 구성에 의해 반도체 장치 (10) 에 있어서, 제 2 반도체 칩 (3) 의 외연이 제 1 반도체 칩 (2) 의 외연으로부터 돌출되어 있는 상태에서, 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 을 기판 (1) 에 적층시킨 경우에도 탑재용 접착층 (4) 은 접착제로 기능함과 동시에, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하는 지지 부재로 기능한다. 이 때문에 제 2 반도체 칩 (3) 에 대해 와이어 본딩할 때 제 2 반도체 칩 (3) 이 이 와이어 본딩 시의 하중에 의해 진동되는 것을 억제할 수 있다. 따라서 제 2 반도체 칩 (3) 의 전극 단자와 기판 (1) 을 확실하고 안정적으로 와이어 본딩할 수 있게 된다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
나아가 반도체 장치 (10) 에서는 탑재용 접착층 (4) 이 제 2 반도체 칩 (3) 의 탑재용 접착제와 지지 부재를 겸하는 점에서, 새로운 부재 또는 지지 부재를 형성하는 공정을 필요로 하지 않아 비용 저감을 도모할 수 있게 된다.
또한, 반도체 장치 (10) 에서는 탑재용 접착층 (4) 의 양을 미리 설정할 수 있다. 즉, 반도체 장치 (10) 에서는 제 2 반도체 칩 (3) 의 돌출 부분을 확실하게 지지할 수 있도록 탑재용 접착층 (4) 의 양을 용이하게 제어할 수 있다. 이로써 예를 들어 접착제의 양이 부족하여 제 2 반도체 칩 (3) 의 돌출 부분을 충분히 지지할 수 없는 사태의 발생을 방지할 수 있다.
또한, 본 실시형태에 관한 반도체 장치 (10) 를, 제 1 반도체 칩 (2) 및 제 2 반도체 칩 (3) 이 갖는 전극 단자와 기판 (1) 을 와이어 본딩에 의해 접속한 후, 다시 기판 (1) 에 형성되어 있는 제 1 반도체 칩 (2), 제 2 반도체 칩 (3) 및 금선 (6) 을 수지로 밀봉하여 수지 밀봉형의 반도체 장치를 얻을 수도 있다. 이로써 상기 작용 효과를 갖는 수지 밀봉형의 반도체 장치를 용이하게 제조할 수 있다. 여기에서 밀봉 수지에 사용되는 수지는 종래 공지된 것을 사용할 수 있고 특별히 한정되지 않는다. 구체적으로는 에폭시 수지 등의 열경화성 수지 등을 사용할 수 있다.
[실시형태 2]
본 발명의 반도체 장치에 관한 다른 실시형태에 대해 도 4 에 기초하여 설명하면 아래와 같다. 또한, 설명의 편의를 위해 상기 실시형태 1 에서 설명한 부재와 동일한 기능을 갖는 부재에 대해서는 동일한 부호를 부기하여 그 설명을 생략한다. 본 실시형태에서는 상기 실시형태 1 과의 상이점에 대해 설명하기로 한다.
도 4a, 도 4b 에 제 1 반도체 칩 (2) 을 플립 칩 본딩에 의해 기판 (1) 에 접속ㆍ접착시킨 경우의 반도체 장치 (10) 를 도시한다. 도 4a, 도 4b 에 나타 낸 바와 같이 본 실시형태에 관한 반도체 장치 (10) 는 기판 (1), 제 1 반도체 칩 (2), 제 2 반도체 칩 (3), 탑재용 접착층 (4), 금선 (6 : 와이어), 접착층 (7) 을 구비하고 있다.
본 실시형태에서는 제 1 반도체 칩 (2) 은, 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 과 기판 (1) 의 배선면을 마주 보게 한 상태에서 플립 칩 본딩에 의해 접속ㆍ접착되어 있다. 즉, 본 실시형태에서의 제 1 반도체 칩 (2) 을 기판 (1) 에 탑재하는 형식은 이른바 페이스 다운 타입이다.
제 2 반도체 칩 (3) 은 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 의 이면과 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면을 마주 보게 한 상태에서 제 1 반도체 칩 (2) 상에 탑재되어 있다. 또한, 제 2 반도체 칩 (3) 은 제 2 반도체 칩 (3) 의 외연이 제 1 반도체 칩 (2) 의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 (2) 과 중첩되어 제 1 반도체 칩 (2) 상에 탑재 (적층) 되어 있다. 또한, 제 2 반도체 칩 (3) 과 기판 (1) 은 금선 (6) 에 의해 전기적으로 접속되어 있다.
접착층 (7) 은 제 1 반도체 칩 (2) 을 기판 (1) 에 플립 칩 본딩에 의해 접속ㆍ접착하기 위한 접착층이면 되고 특별히 한정되지 않는다. 구체적으로는 페이스트상 접착제, 시트상 접착제, 이방 도전성 필름, 또는 이방 도전성 페이스트 등을 사용할 수 있다. 또한, 접착층 (7) 으로서 이것들을 단독으로 사용할 수도 있고, 이것들을 조합하여 사용할 수도 있다.
상기 구성에 의해 이른바 페이스 다운 타입으로 탑재되어 있는 제 1 반도체 칩 (2) 에 중첩하여 제 2 반도체 칩 (3) 을 적층하는 형식의 반도체 장치이어도 상기 실시형태 1 과 동일한 작용 효과가 얻어진다. 즉, 탑재용 접착층 (4) 이 제 2 반도체 칩 (3) 의 탑재 시에 접착제로 기능함과 동시에, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하는 지지 부재로도 기능한다. 이 때문에 안정적으로 제 2 반도체 칩 (3) 의 전극 단자와 기판 (1) 의 와이어 본딩을 실시할 수 있다. 또한, 여분의 부재 또는 공정을 필요로 하지 않아 비용을 저감하는 것 등이 가능해진다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 저가격으로 제공할 수 있다.
[실시형태 3]
본 발명의 반도체 장치에 관한 다른 실시형태에 대해 도 5, 도 6 에 기초하여 설명하면 아래와 같다. 또한, 설명의 편의를 위해 상기 실시형태 1 및 2 에서 설명한 부재와 동일한 기능을 갖는 부재에 대해서는 동일한 부호를 부기하여 그 설명을 생략한다. 본 실시형태에서는 상기 실시형태 1 및 2 와의 상이점에 대해 설명하기로 한다.
도 5a, 도 5b 는 2 층 구조의 탑재용 접착층 (4) 을 갖는 반도체 장치 (10) 를 나타낸 도면이다. 도 5a, 도 5b 에 나타낸 바와 같이 본 실시형태에 관한 반도체 장치 (10) 는 기판 (1), 제 1 반도체 칩 (2), 제 2 반도체 칩 (3), 탑재용 접착층 (4), 금선 (6 : 와이어) 을 구비하고 있다.
탑재용 접착층 (4) 은 탑재용 접착층 (4a,4b) 으로 이루어지는 2 층 구조의 접착층으로, 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면 측에 형성되어 있 다. 탑재용 접착층 (4a) 은 제 1 반도체 칩 (2) 측에 형성되어 있고, 탑재용 접착층 (4b) 은 제 2 반도체 칩 (3) 측에 형성되어 있다. 또한, 본 실시형태에서는 2 층 구조의 탑재용 접착층 (4) 을 사용하고 있는데, 탑재용 접착층 (4) 은 2 층 구조에 한정되지 않고 3 층 이상의 다층 구조일 수도 있다.
탑재용 접착층 (4) 중, 제 2 반도체 칩 (3) 측의 탑재용 접착층 (4b) 은 제 1 반도체 칩 (2) 측의 탑재용 접착층 (4a) 과 비교하여 용융ㆍ액상화되기 어려운 물성을 갖고 있다. 구체적으로는 예를 들어 제 2 반도체 칩 (3) 측의 탑재용 접착층 (4b) 의 용해ㆍ액상화 온도가 제 1 반도체 칩 (2) 측의 탑재용 접착층 (4a) 의 용해ㆍ액상화 온도보다도 높게 설정되어 있는 경우를 들 수 있다.
또한, 탑재용 접착층 (4a) 의 두께는 제 2 반도체 칩 (3) 의 돌출 부분과 기판 (1) 간에 존재하는 간극에 충전되어 지지 부재로 기능할 수 있을 정도의 두께이면 되어 특별히 한정되지 않는다. 또한, 탑재용 접착층 (4b) 의 두께는 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 을 확실하게 접착시킬 수 있을 정도의 두께이면 된다.
도 6a, 도 6b 는 2 층 구조인 탑재용 접착층 (4) 을 사용하여 제 2 반도체 칩 (3) 을 기판 (1) 에 탑재하기 전후의 상태를 나타낸 도면이다.
도 6a, 도 6b 에 나타낸 바와 같이 상기 2 층 구조로 이루어지는 탑재용 접착층 (4) 이 형성된 제 2 반도체 칩 (3) 을 탑재할 때, 예를 들어 가열에 의해 제 1 반도체 칩 (2) 측의 탑재용 접착층 (4a) 이 용융ㆍ액상화된 경우이어도 제 2 반도체 칩 (3) 측의 탑재용 접착층 (4b) 은 완전히 용융ㆍ액상화되지 않는다. 이 때문에 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 간의 접착층의 두께를 용이하게 콘트롤할 수 있게 된다.
이로써 탑재용 접착층 (4) 이 액상화된 상태에서 제 2 반도체 칩 (3) 을 탑재하는 경우, 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 간에 형성되는 접착층의 두께를 콘트롤하기가 어려워진다는 문제점을 해결할 수 있다. 따라서, 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 간에 일정 두께의 접착층을 용이하게 형성할 수 있다.
또한, 본 실시의 반도체 장치 (10) 는 상기 실시형태 1 과 동일하게 탑재용 접착층 (4) 이, 제 2 반도체 칩 (3) 의 탑재 시에 접착제로 기능함과 동시에, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하는 지지 부재로도 기능한다. 이 때문에 제 2 반도체 칩 (3) 의 돌출 부분에 설치되어 있는 전극 단자와 기판 (1) 과의 와이어 본딩을 안정되게 실시할 수 있다. 또한, 여분의 부재 또는 공정을 필요로 하지 않아 비용을 저감하는 것 등이 가능해진다.
[실시형태 4]
본 발명의 반도체 장치에 관한 다른 실시형태에 대해 도 7 에 기초하여 설명하면 아래와 같다. 또한, 설명의 편의를 위해 상기 실시형태 1 ~ 3 에서 설명한 부재와 동일한 기능을 갖는 부재에 대해서는 동일한 부호를 부기하여 그 설명을 생략한다. 본 실시형태에서는 상기 실시형태 1 ~ 3 과의 상이점에 대해 설명하기로 한다.
도 7 은 3 개의 반도체 칩을 탑재하고 있는, 본 실시형태에 관한 반도체 장 치 (11) 를 나타낸 도면이다.
지금까지 2 개의 반도체 칩을 적층시킨 반도체 장치 (10) 에 대해 설명해 왔으나, 도 7 에 나타낸 바와 같이 기판 (1) 상에 제 1 반도체 칩 (2), 제 2 반도체 칩 (3), 탑재용 접착층 (4), 금선 (6) 및 제 3 반도체 칩 (9) 을 구비하는 반도체 장치 (11) 와 같이 반도체 칩을 3 개 이상 적층한 반도체 장치에도 본 발명을 적용할 수 있다.
즉, 반도체 장치 (11) 에서는, 제 3 반도체 칩 (9) 이, 기판 (1) 과 제 3 반도체 칩 (9) 의 회로 형성면 (9a) 의 이면을 마주 보게 한 상태에서 기판 (1) 상에 탑재되어 있다. 또한, 제 1 반도체 칩 (2) 이, 제 3 반도체 칩 (9) 의 회로 형성면 (9a) 과 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 의 이면을 마주 보게 한 상태에서 제 3 반도체 칩 (9) 과 중첩되어 제 3 반도체 칩 (9) 상에 적층되어 있다. 나아가 제 2 반도체 칩 (3) 이, 제 1 반도체 칩 (2) 의 회로 형성면 (2a) 과 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩 (3) 의 외연이 제 1 반도체 칩 (2) 의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 (2) 상에 적층되어 있다.
또한, 제 1 반도체 칩 (2), 제 2 반도체 칩 (3) 및 제 3 반도체 칩 (9) 의 전극 단자와 기판 (1) 이 와이어 본딩에 의해 전기적으로 접속되어 있다.
또한, 탑재용 접착층 (4) 은 제 2 반도체 칩 (3) 의 돌출 부분과 제 3 반도체 칩 (9) 간에 존재하는 간극에 충전되어 있고, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하는 지지 부재로 기능하고 있다.
본 실시형태에서는 제 3 반도체 칩 (9) 은 이른바 페이스 업 타입으로 기판 (1) 에 탑재되어 있으나, 이 외에도 이른바 페이스 다운 타입으로 기판 (1) 에 탑재되어 있어도 되어 제 3 반도체 칩 (9) 이 기판 (1) 에 탑재되는 형식은 특별히 한정되지 않는다. 나아가 제 3 반도체 칩 (9) 은 기판 (1) 상에 탑재되어 있는 다른 반도체 칩 상에 적층되어 있어도 된다. 또한, 제 3 반도체 칩 (9) 이 이른바 페이스 다운 타입으로 기판 (1) 에 탑재되어 있는 경우에는 제 3 반도체 칩 (9) 과 기판 (1) 은 와이어 본딩 접속되어 있지 않다.
또한, 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면 측에 형성되어 있는 탑재용 접착층 (4) 의 두께는 제 1 반도체 칩 (2) 과 제 2 반도체 칩 (3) 을 확실하게 접착시킬 수 있고, 또한 제 2 반도체 칩 (3) 의 돌출 부분과 제 3 반도체 칩 (9) 간에 존재하는 간극에 충전되어 지지 부재로 기능할 수 있을 정도의 두께이면 되어 특별히 한정되지 않는다.
상기 구조를 갖는 반도체 장치 (11) 에서도 상기 실시형태 1 과 동일한 작용 효과를 얻을 수 있다. 즉, 제 2 반도체 칩 (3) 의 회로 형성면 (3a) 의 이면 측에 형성되어 있는 탑재용 접착층 (4) 이 제 2 반도체 칩 (3) 의 탑재 시에 접착제로 기능함과 동시에, 제 2 반도체 칩 (3) 의 돌출 부분을 지지하는 지지 부재로도 기능하고 있다. 따라서 제 2 반도체 칩 (3) 의 돌출 부분에 형성되어 있는 전극 단자와 기판 (1) 의 와이어 본딩을 안정적으로 실시할 수 있다. 이로써 3 개 이상의 복수의 반도체 칩을 탑재 (적층) 하는 반도체 장치이어도 양호한 와이어 본딩을 실시할 수 있다.
또한, 본 발명에 관한 반도체 장치는 상기 탑재용 접착층에서의 제 2 반도체 칩과 접하는 면의 형상이 제 2 반도체 칩의 회로 형성면의 이면과 동일한 형상인 것이 바람직하다.
상기 구성에 의하면, 제 2 반도체 칩의 회로 형성면의 이면 형상 (사이즈) 과 거의 동일한 형상 (사이즈) 으로 형성된 탑재용 접착층을 갖는 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재하게 된다. 이 때문에 제 2 반도체 칩을 탑재할 때 제 2 반도체 칩과, 제 1 반도체 칩 및 회로 기판을 확실하게 접착시킬 수 있음과 동시에, 제 2 반도체 칩의 돌출 부분을 보다 안정적으로 지지할 수 있다. 따라서, 보다 안정적으로 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 와이어 본딩할 수 있다.
또한, 본 발명에 관한 반도체 장치는, 상기 지지 부재로 기능하고 있는 탑재용 접착층 부분에서의 제 2 반도체 칩과 접하고 있는 면과, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분에 있어서의 회로 형성면의 이면이 동일한 형상 (사이즈) 인 것이 바람직하다.
상기 구성에 의하면, 보다 확실하고 안정적으로 제 2 반도체 칩의 돌출 부분을 지지할 수 있다. 따라서, 상기 반도체 장치에서는 보다 안정적으로 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 와이어 본딩할 수 있다.
또한, 본 발명에 관한 반도체 장치는 상기 탑재용 접착층으로서 상온에서는 고체 상태를 유지하고 가열에 의해 용융되어 액상으로 되어 그 후의 열처리에 의해 고체화되는 열경화성 수지를 사용하는 것이 바람직하다.
상기 구성에 의하면, 탑재용 접착층은 상온에서는 고체 상태이므로 취급이 용이하다. 또한, 탑재용 접착층은 가열에 의해 용해ㆍ액상화되므로 제 2 반도체 칩의 돌출 부분과 회로 기판 간에 존재하는 간극에 용이하게 충전된다. 나아가 그 후의 열처리에 의해 고정화되므로 제 2 반도체 칩을 완전히 접착시킬 수 있음과 동시에, 제 2 반도체 칩의 돌출 부분을 확실하게 지지할 수 있다.
또한, 본 발명에 관한 반도체 장치는 상기 탑재용 접착층으로서 에폭시 수지를 사용하는 것이 바람직하다.
또한, 본 발명에 관한 반도체 장치는, 상기 탑재용 접착층이 다층 구조를 갖고 있고, 상기 다층 구조 중, 제 2 반도체 칩 측의 탑재용 접착층이 제 1 반도체 칩 측의 탑재용 접착층과 비교하여 용융ㆍ액상화되기 어렵게 설정되어 있는 것이 바람직하다.
상기 구성에 의하면, 다층 구조로 이루어지는 탑재용 접착층 중, 제 2 반도체 칩 측의 접착층이 제 1 반도체 칩 측의 접착층과 비교하여 용융ㆍ액상화되기 어려운 물성을 갖도록 설정되어 있다.
즉, 예를 들어 제 2 반도체 칩의 탑재 시에 탑재용 접착층의 일부 (주로 제 1 반도체 칩 측의 접착층) 가 용융ㆍ액상화된 상태로 된 경우에도, 제 2 반도체 칩 측의 접착층이 완전히 용융ㆍ액상화되지 않는다. 이 때문에 용이하게 제 1 반도체 칩과 제 2 반도체 칩 간의 접착층의 두께를 콘트롤할 수 있다. 따라서, 제 1 반도체 칩과 제 2 반도체 칩 간에 일정 두께의 층을 형성할 수 있음과 동시에, 제 2 반도체 칩을 확실하게 적층할 수 있어 안정적으로 회로 기판에 탑재할 수 있게 된다.
또한, 본 발명에 관한 반도체 장치는 상기 탑재용 접착층으로서 액상 수지를 사용하는 것이 바람직하다.
상기 구성에 의하면, 탑재용 접착층에 액상 수지가 사용되기 때문에 제 2 반도체 칩의 탑재 시에 액상 수지가 접착제로 기능함과 동시에, 용이하게 제 2 반도체 칩과 회로 기판 간에 존재하는 간극에 충전된다. 따라서, 제 2 반도체 칩의 돌출 부분을 확실하게 지지할 수 있는 지지 부재를 형성할 수 있다.
이상과 같이 본 발명에 관한 반도체 장치에 의하면, 이른바 페이스 업 타입으로 탑재되어 있는 제 1 반도체 칩에 중첩시켜 제 2 반도체 칩을 탑재 (적층) 하는 형식의 반도체 장치이어도, 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 안정적으로 와이어 본딩할 수 있게 된다는 효과를 얻는다. 이로써 용이하고 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
또한, 본 발명에 관한 반도체 장치에 의하면, 이른바 페이스 다운 타입의 제 1 반도체 칩에 중첩시켜 제 2 반도체 칩을 탑재 (적층) 하는 형식의 반도체 장치이어도, 제 2 반도체 칩의 돌출 부분에 설치된 전극 단자와 회로 기판을 안정적으로 와이어 본딩할 수 있게 된다는 효과를 얻는다. 이로써 양호하게 와이어 본딩된 고품질의 반도체 장치를 제공할 수 있다.
발명의 상세한 설명의 항에서 실시된 구체적인 실시형태 또는 실시예는 어디까지나 본 발명의 기술 내용을 명확히 한 것으로, 그러한 구체예에만 한정시켜 협 의로 해석되지 않고, 본 발명의 정신과 다음에 기재되는 특허청구사항의 범위 내에서 다양하게 변경 실시할 수 있는 것이다.

Claims (17)

  1. 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치에 있어서,
    제 1 반도체 칩이, 제 1 반도체 칩의 회로 형성면의 이면과 회로 기판을 마주 보게 한 상태에서 회로 기판 상에 또는 제 3 반도체 칩 상에 탑재되어 있고,
    제 2 반도체 칩이, 상기 제 1 반도체 칩의 회로 형성면과 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 상에 탑재되어 있고,
    상기 제 1 반도체 칩 및 제 2 반도체 칩과 상기 회로 기판이 와이어 본딩 접속되어 있음과 동시에,
    상기 제 2 반도체 칩의 회로 형성면의 이면 측에는 탑재용 접착층이 형성되어 있고,
    상기 탑재용 접착층이, 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재하기 위한 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분과 회로 기판 또는 제 3 반도체 칩 간에 존재하는 간극(間隙)에 충전되어 있는 것을 특징으로 하는 반도체 장치.
  2. 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치에 있어서,
    제 1 반도체 칩이, 제 1 반도체 칩의 회로 형성면과 회로 기판을 마주 보게 한 상태에서 회로 기판 상에 플립 칩 접속되어 있고,
    제 2 반도체 칩이, 상기 제 1 반도체 칩의 회로 형성면의 이면과 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 상에 탑재되어 있고,
    상기 제 2 반도체 칩과 상기 회로 기판이 와이어 본딩 접속되어 있음과 동시에,
    상기 제 2 반도체 칩의 회로 형성면의 이면 측에는 탑재용 접착층이 형성되어 있고,
    상기 탑재용 접착층이, 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재하기 위한 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분과 회로 기판 간에 존재하는 간극에 충전되어 있고,
    상기 지지 부재로 기능하고 있는 탑재용 접착층 부분에서의, 제 2 반도체 칩과 접하고 있는 면과, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분에서의 회로 형성면의 이면이 동일한 형상인 것을 특징으로 하는 반도체 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치의 제조방법에 있어서,
    제 1 반도체 칩의 회로 형성면의 이면과 회로 기판을 마주 보게 한 상태에서, 제 1 반도체 칩을 회로 기판 상에, 또는 제 3 반도체 칩 상에 탑재하는 공정과,
    제 2 반도체 칩이 웨이퍼 상태일 때 상기 웨이퍼의 이면 측에 탑재용 접착층을 형성하고, 그 후 다이싱에 의해 칩을 개편화 (個片化) 하여 탑재용 접착층을 갖는 제 2 반도체 칩을 형성하는 공정과,
    상기 제 1 반도체 칩의 회로 형성면과 상기 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출된 제 2 반도체 칩의 돌출 부분의 지지 부재를 상기 탑재용 접착층에 의해 형성하는 공정과,
    제 1 반도체 칩 및 제 2 반도체 칩과 회로 기판을 와이어 본딩 접속에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  10. 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치의 제조방법에 있어서,
    제 1 반도체 칩의 회로 형성면과 회로 기판을 마주 보게 한 상태에서 제 1 반도체 칩을 회로 기판 상에 플립 칩 접속하는 공정과,
    제 2 반도체 칩이 웨이퍼 상태일 때, 상기 웨이퍼의 이면 측에 탑재용 접착층을 형성하고, 그 후 다이싱에 의해 칩을 개편화하여 탑재용 접착층을 갖는 제 2 반도체 칩을 형성하는 공정과,
    상기 제 1 반도체 칩의 회로 형성면의 이면과 상기 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출된 제 2 반도체 칩의 돌출 부분의 지지 부재를 상기 탑재용 접착층에 의해 형성하는 공정과,
    상기 제 2 반도체 칩과 회로 기판을 와이어 본딩에 의해 접속하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  11. 복수의 반도체 칩이 회로 기판 상에 적층되어 있는 반도체 장치에 있어서,
    제 1 반도체 칩이, 제 1 반도체 칩의 회로 형성면과 회로 기판을 마주 보게 한 상태에서 회로 기판 상에 플립 칩 접속되어 있고,
    제 2 반도체 칩이, 상기 제 1 반도체 칩의 회로 형성면의 이면과 제 2 반도체 칩의 회로 형성면의 이면을 마주 보게 한 상태에서, 그리고 제 2 반도체 칩의 외연의 적어도 1 변이 제 1 반도체 칩의 외연으로부터 돌출되어 있는 상태에서 제 1 반도체 칩 상에 탑재되어 있고,
    상기 제 2 반도체 칩과 상기 회로 기판이 와이어 본딩 접속되어 있음과 동시에,
    상기 제 2 반도체 칩의 회로 형성면의 이면 측에는 탑재용 접착층이 형성되어 있고,
    상기 탑재용 접착층이, 제 2 반도체 칩을 제 1 반도체 칩 상에 탑재하기 위한 접착제로 기능함과 동시에, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분과 회로 기판 간에 존재하는 간극에 충전되어 있고,
    상기 탑재용 접착층은 다층 구조를 갖고 있고, 상기 다층 구조 중, 제 2 반도체 칩 측의 탑재용 접착층이 제 1 반도체 칩 측의 탑재용 접착층과 비교하여 용융ㆍ액상화되기 어렵게 설정되어 있는 것을 특징으로 하는 반도체 장치.
  12. 제 1 항, 제 2 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 탑재용 접착층에서의 제 2 반도체 칩과 접하는 면의 형상이 제 2 반도체 칩의 회로 형성면의 이면과 동일한 형상인 것을 특징으로 하는 반도체 장치.
  13. 제 1 항 또는 제 11 항에 있어서,
    상기 지지 부재로 기능하고 있는 탑재용 접착층 부분에서의, 제 2 반도체 칩과 접하고 있는 면과, 제 1 반도체 칩의 외연으로부터 돌출되어 있는 제 2 반도체 칩의 돌출 부분에서의 회로 형성면의 이면이 동일한 형상인 것을 특징으로 하는 반도체 장치.
  14. 제 1 항, 제 2 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 탑재용 접착층으로서, 상온에서는 고체 상태를 유지하고 가열에 의해 용융되어 액상으로 되어 그 후의 열처리에 의해 고체화되는 열경화성 수지를 사용하는 것을 특징으로 하는 반도체 장치.
  15. 제 1 항, 제 2 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 탑재용 접착층으로서, 에폭시 수지를 사용하는 것을 특징으로 하는 반도체 장치.
  16. 제 1 항 또는 제 2 항에 있어서,
    상기 탑재용 접착층은 다층 구조를 갖고 있고, 상기 다층 구조 중, 제 2 반도체 칩 측의 탑재용 접착층이 제 1 반도체 칩 측의 탑재용 접착층과 비교하여 용융ㆍ액상화되기 어렵게 설정되어 있는 것을 특징으로 하는 반도체 장치.
  17. 제 1 항, 제 2 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 탑재용 접착층으로서, 액상 수지를 사용하는 것을 특징으로 하는 반도체 장치.
KR1020030078006A 2002-11-07 2003-11-05 반도체 장치 및 그 제조방법 KR100586208B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002324356A JP4076841B2 (ja) 2002-11-07 2002-11-07 半導体装置の製造方法
JPJP-P-2002-00324356 2002-11-07

Publications (2)

Publication Number Publication Date
KR20040041018A KR20040041018A (ko) 2004-05-13
KR100586208B1 true KR100586208B1 (ko) 2006-06-07

Family

ID=32803970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030078006A KR100586208B1 (ko) 2002-11-07 2003-11-05 반도체 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US7119426B2 (ko)
JP (1) JP4076841B2 (ko)
KR (1) KR100586208B1 (ko)
CN (1) CN100373616C (ko)
TW (1) TWI236133B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) * 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100632476B1 (ko) 2004-01-13 2006-10-09 삼성전자주식회사 멀티칩 패키지 및 이에 사용되는 반도체칩
JP4594777B2 (ja) * 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US8026611B2 (en) * 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5388422B2 (ja) * 2007-05-11 2014-01-15 スパンション エルエルシー 半導体装置及びその製造方法
JP5148298B2 (ja) * 2008-01-10 2013-02-20 株式会社東芝 半導体装置の製造方法
JP2010040835A (ja) 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法
JP4947316B2 (ja) * 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
JP5665511B2 (ja) * 2010-12-10 2015-02-04 株式会社東芝 半導体装置の製造方法、製造プログラム、および製造装置
CH705229B1 (de) * 2011-07-08 2015-06-15 Esec Ag Verfahren und Vorrichtung für die Montage von Halbleiterchips.
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
CN103426872A (zh) * 2013-07-30 2013-12-04 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
JP6373811B2 (ja) * 2015-09-08 2018-08-15 東芝メモリ株式会社 半導体装置の製造方法および製造装置
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
US10796975B2 (en) * 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
CN109950209A (zh) * 2017-12-20 2019-06-28 晟碟信息科技（上海）有限公司 具有增强的侧壁平坦度的半导体存储立方体
KR102702093B1 (ko) * 2019-11-27 2024-09-04 삼성전자주식회사 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP4228457B2 (ja) 1999-03-15 2009-02-25 ソニー株式会社 電子モジュール及び電子機器
JP3565319B2 (ja) * 1999-04-14 2004-09-15 シャープ株式会社 半導体装置及びその製造方法
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die
JP2002222914A (ja) 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
TW200414496A (en) 2004-08-01
TWI236133B (en) 2005-07-11
JP2004158716A (ja) 2004-06-03
CN100373616C (zh) 2008-03-05
US20050253229A1 (en) 2005-11-17
US7119426B2 (en) 2006-10-10
JP4076841B2 (ja) 2008-04-16
KR20040041018A (ko) 2004-05-13
CN1505150A (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
KR100586208B1 (ko) 반도체 장치 및 그 제조방법
EP1670057B1 (en) Manufacturing method of chip integrated substrate
US6621172B2 (en) Semiconductor device and method of fabricating the same, circuit board, and electronic equipment
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
JP3546131B2 (ja) 半導体チップパッケージ
US8357565B2 (en) Integrated circuit package and a method for forming an integrated circuit package
US20040245652A1 (en) Semiconductor device, electronic device, electronic appliance, and method of manufacturing a semiconductor device
JPH08236584A (ja) 半導体装置
JP2004349495A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
KR20020030116A (ko) 반도체장치 및 그 제조방법
JPH10294423A (ja) 半導体装置
JP2004363126A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2004296897A (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP3786103B2 (ja) 半導体装置、電子デバイス、電子機器および半導体装置の製造方法
JP4175138B2 (ja) 半導体装置
US7226808B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronics device
JP2870533B1 (ja) 半導体装置およびその製造方法
JP2003218316A (ja) マルチチップパッケージ構造及び製造方法
JP2006165333A (ja) 半導体素子搭載装置及び半導体素子搭載方法
JP2004335604A (ja) 半導体装置の製造方法および電子デバイスの製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JPH11214449A (ja) 電子回路装置
JP4286640B2 (ja) 半導体装置およびその製造方法
JPH09139404A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee