CN100373616C - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN100373616C
CN100373616C CNB2003101148347A CN200310114834A CN100373616C CN 100373616 C CN100373616 C CN 100373616C CN B2003101148347 A CNB2003101148347 A CN B2003101148347A CN 200310114834 A CN200310114834 A CN 200310114834A CN 100373616 C CN100373616 C CN 100373616C
Authority
CN
China
Prior art keywords
semiconductor chip
circuit
semiconductor
mentioned
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2003101148347A
Other languages
English (en)
Other versions
CN1505150A (zh
Inventor
福井靖树
宫田浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN1505150A publication Critical patent/CN1505150A/zh
Application granted granted Critical
Publication of CN100373616C publication Critical patent/CN100373616C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

在搭载于基板上的第1半导体芯片上重叠，搭载在电路形成面的背面一侧形成了搭载用粘接层的第2半导体芯片的情况下，搭载用粘接层起到粘接剂的作用的同时，还起到支撑从第1半导体芯片的外缘突出的第2半导体芯片的突出部分的支撑部件的作用，在这样的半导体装置中，能够稳定地把第2半导体芯片与基板进行引线连接。

Description

半导体装置及其制造方法
技术领域
本张明涉及半导体装置，特别是涉及在单一封装内层叠并搭载了多个半导体芯片的半导体装置及其制造方法。
背景技术
伴随着便携设备等的小型化、轻量化，当前正在谋求降低在便携设备等中搭载的半导体装置的安装面积。为此，提出了在一个半导体装置中包括多个半导体芯片，谋求高密度化的半导体装置。其中，在层叠了半导体芯片以后，主流是用引线连接法电连接各个半导体芯片与基板的半导体装置。这时，由于芯片尺寸或者芯片向基板的搭载方式多种多样，因此可以考虑各种层叠芯片的组合。
但是，如上述那样，在层叠了半导体芯片的半导体装置的情况下，有时在搭载于电路基板上的半导体芯片中，搭载在其上面的半导体芯片的一部分突出。这时，在对于上部的半导体芯片的突出部分中所设置的电极端子进行引线连接的情况下，该上部的半导体芯片在引线连接时的载荷下振动，因此难以进行稳定的引线连接。这种现象随着把上部的半导体芯片减薄而显著，如果半导体芯片过薄，则在引线连接时有可能导致破坏半导体芯片。
为了解决上述的问题，公开了通过在上部半导体芯片中突出部分的下部的间隙中形成衬垫，或者充填树脂或胶，谋求稳定的半导体装置(例如，参照日本国公开专利公报「特开平11-204720号公报(公开日：1999年7月30日，对应于US PATENT 6100594，US PATENT 6352879，US PATENT 6229217，Co-pending US Reissue Application)」)。另外，如图8所示，公开了在电路基板101上，经过粘接层104层叠第1半导体芯片102和第2半导体芯片103，用金线106电连接第1半导体芯片102以及第2半导体芯片103的半导体装置110中，在上部的第2半导体芯片103中的突出部分的底部的间隙中，形成与下部的第1半导体芯片102的厚度相同厚度的支撑体108，谋求稳定的半导体装置110(例如，参照日本国公开专利公报「特开2000-2 69407号公报(公开日：2000年9月29日)」)。上述两个半导体装置的特征都是在从下部半导体芯片外缘突出的上部半导体芯片的突出部分的下部的间隙中，形成与突出部分相同尺寸而且与下部的半导体芯片相同厚度的支撑体。
另外，还公开了在通过倒装片连接把下部的半导体芯片连接到基板上时溢出所使用的粘接剂，把溢出的粘接剂部分作为支撑体的半导体装置(例如，参照日本国公开专利公报「特开2000-299431号公报(公开日：2000年10月24日，对应于US PATENT 6353263)」)。
在上述日本国公开专利公报「特开平11-204720号公报」以及日本国公开专利公报「特开2000-269407号公报」中公开的技术中，例如，如图8所示，需要与第2半导体芯片103中的从第1半导体芯片102的外缘突出的部分相同尺寸地形成、配置支撑体108。但是，该工艺非常困难，同时由于伴随着部件或者工艺数的增加，存在着成为成本上升的主要原因。
另外，在上述日本国公开专利公报「特开2000-299431号公报」中公开的技术中，存在着难以控制溢出的粘接剂量的问题。即，例如，在溢出的粘接剂量不足的情况下，存在着不能够可靠地支撑上部半导体芯片的所有突出部分的问题。进而，该构造仅能够在通过倒装片连接下部半导体芯片的情况下适用，还具有缺乏通用性的问题。
发明内容
本发明的目的在于在通过用各种搭载方式层叠了多个半导体芯片谋求高密度化的半导体装置中，提供即使在重叠搭载了的多个半导体芯片中，所搭载的上部的半导体芯片的一部分突出的情况下，也能够在突出部分所设置的电极装置中容易而且可靠地进行良好的引线连接的半导体装置及其制造方法。
本发明的半导体装置为了解决上述课题，在半导体基板上层叠着多个半导体芯片的半导体装置中，特征在于在使第1半导体芯片的电路形成面的背面与电路基板相对的状态下，把第1半导体芯片搭载到电路基板上或者搭载到设置于该电路基板(1)上的第3半导体芯片上，在使上述第1半导体芯片的电路形成面与第2半导体芯片的电路形成面的背面相对的状态下，而且在第2半导体芯片的外缘的至少一条边从第1半导体芯片的外缘突出的状态下，把第2半导体芯片搭载到第1半导体芯片上，把上述第1半导体芯片以及第2半导体芯片与上述电路基板进行引线连接的同时，在上述第2半导体芯片的电路形成面的背面一侧，形成搭载用粘接层，上述搭载用粘接层起到用于把第2半导体芯片搭载到第1半导体芯片上的粘接剂的作用的同时，充填从第1半导体芯片的外缘突出的第2半导体芯片的突出部分与电路基板或者与第3半导体芯片之间存在的间隙。
本发明的半导体装置是在使第1半导体芯片的电路形成面的背面与电路基板的布线面相对的状态下，在搭载于电路基板或者第3半导体芯片上(所谓面朝上型的)的第1半导体芯片上重叠，搭载(层叠)第2半导体芯片形式的半导体装置。
如果依据上述的结构，则设置在第2半导体芯片的电路形成面的背面一侧的搭载用粘接层在把第2半导体芯片搭载到第1半导体芯片上时，起到粘接剂作用的同时，充填从第1半导体芯片的外缘突出的第2半导体芯片的突出部分的下部存在间隙。由此，上述搭载用粘接层还能够起到支撑从第1半导体芯片的外缘突出的第2半导体芯片的突出部分(以下，仅称为第2半导体芯片的突出部分)的部件的作用。
即，即使在第2半导体芯片的外缘从第1半导体芯片的外缘突出(溢出)的状态下，把第1半导体芯片和第2半导体型片层叠到电路基板上或者第3半导体芯片上时，上述搭载用粘接层也起到支撑第2半导体芯片的突出部分的支撑部件的作用。因此，在对于第2半导体芯片的突出部分进行引线连接时，能够抑制第2半导体芯片由于该引线连接的载荷而振动。从而，能够把设置在第2半导体芯片的突出部分中的电极端子与电路基板稳定地进行引线连接。由此，能够提供良好地进行引线连接了的高品质的半导体装置。
进而，在上述的半导体装置中，由于上述搭载用粘接层兼作第2半导体芯片搭载用的粘接剂和支撑部件，因此不需要设置新的部件或者支撑部件，能够谋求降低成本。
另外，在上述的半导体装置中，能够预先设定搭载用粘接层的量。即，能够容易地控制搭载用粘接层的量(厚度)，使得能够可靠地支撑半导体芯片的突出部分。由此，例如，能够防止发生由于粘接剂的量不足而不能够充分地支撑半导体芯片的突出部分的事态。
另外，本发明的半导体装置在电路基板上层叠多个半导体芯片的半导体装置中，特征在于在使第1半导体芯片的电路形成面与电路基板相对的状态下，把第1半导体芯片倒装片连接电路基板上，在使上述第1半导体芯片的电路形成面的背面与第2半导体芯片的电路形成面的背面相对的状态下，而且在第2半导体芯片的外缘的至少一条边从第1半导体芯片的外缘突出的状态下，把第2半导体芯片搭载在第1半导体芯片上，把上述第2半导体芯片与上述电路基板进行引线连接的同时，在上述第2半导体芯片的电路形成面的背面一侧形成搭载用粘接层，上述搭载用粘接层起到用于把第2半导体芯片搭载到第1半导体芯片上的粘接剂的作用的同时，充填从第1半导体芯片的外缘突出的第2半导体芯片的突出部分与电路基板之间存在的间隙。
本发明的半导体装置是在使第1半导体芯片的电路形成面与电路基板的布线面相对的状态下，在通过倒装片连接，连接或粘接到电路基板上(所谓面朝下型)的第1半导体芯片上重叠，搭载(层叠)第2半导体芯片形式的半导体装置。
如果依据上述的结构，则设置在第2半导体芯片的电路形成面的背面一侧的搭载用粘接层在把第2半导体芯片搭载到第1半导体芯片上时，起到粘接剂作用的同时，充填第2半导体芯片的突出部分的下部存在的间隙。由此，还能够起到支撑第2半导体芯片的突出部分的部件的作用。
即，即使在第2半导体芯片的外缘从第1半导体芯片的外缘突出(溢出)的状态下，把第1半导体芯片和第2半导体型片层叠到电路基板上时，上述搭载用粘接层也起到支撑第2半导体芯片的突出部分的支撑部件的作用。因此，在对于第2半导体芯片的突出部分进行引线连接时，能够抑制第2半导体芯片由于该引线连接的载荷而振动。从而，能够把设置在第2半导体芯片的突出部分中的电极端子与电路基板稳定地进行引线连接。由此，能够提供良好地进行引线连接了的高品质的半导体装置。
进而，在上述的半导体装置中，由于上述搭载用粘接层兼作第2半导体芯片搭载用的粘接剂和支撑部件，因此不需要设置新的部件或者支撑部件，能够谋求降低成本。
另外，在上述的半导体装置中，能够预先设定搭载用粘接层的量。即，能够容易地控制搭载用粘接层的量，使得能够可靠地支撑半导体芯片的突出部分。由此，例如，能够防止发生由于粘接剂的量不足而不能够充分地支撑半导体芯片的突出部分的事态。
另外，本发明的半导体装置的制造方法在电路基板上层叠了多个半导体芯片的半导体装置的制作方法中，特征在于包括在使第1半导体芯片的电路形成面的背面与电路基板相对的状态下，把第1半导体芯片搭载到电路基板上或者搭载到设置于该电路基板(1)上的第3半导体芯片上的步骤，在第2半导体芯片为晶片状态时，在上述晶片的背面一侧形成搭载用粘接层，然后通过切割分割成单个芯片，形成具有搭载用粘接层的第2半导体芯片的步骤，在使上述第1半导体芯片的电路形成面与第2半导体芯片的电路形成面的背面相对的状态下，而且在第2半导体芯片的外缘的至少一条边从第1半导体芯片的外缘突出的状态下，把第2半导体芯片搭载到第1半导体芯片上的同时，由上述搭载用粘接层形成从第1半导体芯片的外缘突出的第2半导体芯片的突出部分的支撑部件的步骤，通过引线连接把第1半导体芯片以及第2半导体芯片与电路基板进行连接的步骤。
如果依据上述的结构，则是在电路基板或者第3半导体芯片上，在以所谓的面朝上型搭载的第1半导体芯片上重叠，层叠第2半导体芯片形式的半导体装置，能够容易地制造通过设置在第2半导体芯片的背面一侧的搭载用粘接层在把第2半导体芯片搭载到第1半导体芯片上时，起到粘接剂作用的同时，充填第2半导体芯片的突出部分与电路基板或者第3半导体芯片之间存在的间隙，起到支撑第2半导体芯片的突出部分的部件作用的半导体装置。
即，即使在第2半导体芯片的外缘从第1半导体芯片的外缘突出的状态下，把第1半导体芯片和第2半导体芯片层叠到电路基板上或者第3半导体芯片上时，上述搭载用粘接层也起到支撑第2半导体芯片的突出部分的支撑部件的作用。因此，在对于第2半导体芯片的突出部分进行引线连接时，能够抑制第2半导体芯片由于该引线连接的载荷而振动。从而，能够把设置在第2半导体芯片的突出部分中的电极端子与电路基板稳定地进行引线连接。由此，能够提供良好地进行引线连接了的高品质的半导体装置。
进而，在上述的半导体装置的制造方法中，由于上述搭载用粘接层兼作第2半导体芯片搭载用的粘接剂和支撑部件，因此不需要设置新的部件或者支撑部件，能够谋求降低成本。
另外，制造第2半导体芯片的步骤也是当第2半导体芯片为晶片状态时，在该晶片的背面一侧形成搭载用粘接层，然后通过切割分割成单个芯片的步骤。因此，能够一次大量而且高效地生产具有与第2半导体芯片电路形成面的背面的面积相同尺寸的搭载用粘接层的第2半导体芯片。从而，能够降低生产具有搭载用粘接层的第2半导体芯片的成本。
另外，在上述的半导体装置中，能够预先设定搭载用粘接层的量。即，能够容易地控制搭载用粘接层的量，使得能够可靠地支撑半导体芯片的突出部分。由此，例如，能够防止发生由于粘接剂的量不足而不能够充分地支撑半导体芯片的突出部分的事态。
另外，本发明的半导体装置的制造方法在电路基板上层叠了多个半导体芯片的半导体装置的制作方法中，特征在于包括在使第1半导体芯片的电路形成面与电路基板相对的状态下，把第1半导体芯片倒装片连接在电路基板上的步骤，在第2半导体芯片为晶片状态时，在上述晶片的背面一侧形成搭载用粘接层，然后通过切割分割成单个芯片，形成具有搭载用粘接层的第2半导体芯片的步骤，在使上述第1半导体芯片的电路形成面的背面与第2半导体芯片的电路形成面的背面相对的状态下，而且在第2半导体芯片的外缘的至少一条边从第1半导体芯片的外缘突出的状态下，把第2半导体芯片搭载到第1半导体芯片上的同时，由上述搭载用粘接层形成从第1半导体芯片的外缘突出的第2半导体芯片的突出部分的支撑部件的步骤，通过引线连接把第1半导体芯片以及第2半导体芯片与电路基板进行连接的步骤。
如果依据上述的结构，则是在以所谓的面朝下型搭载的第1半导体芯片上重叠，层叠了第2半导体芯片形式的半导体装置，能够制造设置在第2半导体芯片的背面一侧的搭载用粘接层在把第2半导体芯片搭载到第1半导体芯片上时，起到粘接剂作用的同时，通过充填第2半导体芯片的突出部分与电路基板之间存在的间隙，还起到支撑第2半导体芯片的突出部分的部件作用的半导体装置。
即，即使在第2半导体芯片的外缘从第1半导体芯片的外缘突出的状态下，把第1半导体芯片和第2半导体芯片层叠到电路基板上时，上述搭载用粘接层也起到支撑第2半导体芯片的突出部分的支撑部件的作用。因此，能够抑制对于第2半导体芯片的突出部分进行引线连接时的由于该引线连接的载荷引起的振动。从而，能够把设置在第2半导体芯片的突出部分中的电极端子与电路基板稳定地进行引线连接。由此，能够提供良好地进行引线连接了的高品质的半导体装置。
进而，在上述的半导体装置的制造方法中，由于上述搭载用粘接层兼作第2半导体芯片搭载用的粘接剂和支撑部件，因此不需要设置新的部件或者支撑部件，能够谋求降低成本。
另外，制造第2半导体芯片的步骤也是当第2半导体芯片为晶片状态时，在该晶片的背面一侧形成搭载用粘接层，然后通过切割分割成单个芯片的步骤。因此，能够一次大量而且高效地生产具有与第2半导体芯片电路形成面背面的面积相同尺寸的搭载用粘接层的第2半导体芯片。从而，能够降低生产具有搭载用粘接层的第2半导体芯片的成本。
另外，在上述的半导体装置中，能够预先设定搭载用粘接层的量。即，能够容易地控制搭载用粘接层的量，使得能够可靠地支撑半导体芯片的突出部分。由此，例如，能够防止发生由于粘接剂的量不足而不能够充分地支撑半导体芯片的突出部分的事态。
本发明的其它目的、特征以及优点通过以下所示的记载将充分明确。另外，本发明的优点将在参考附图的下述说明中明确。
附图说明：
图1(a)是示出本发明一形态的半导体装置的透视图，图1(b)是图1(a)所示的半导体装置的剖面图。
图2是示出在本发明一形态的半导体装置中，搭载用粘接层的厚度充分时的第2半导体芯片的搭载前的状态的剖面图，图2(b)是示出搭载了第2半导体芯片以后的状态的剖面图。
图3(a)是示出在本发明一形态的半导体装置中，搭载用粘接层的厚度不充分时的第2半导体芯片的搭载前的状态的剖面图，图3(b)是示出搭载了第2半导体芯片以后的状态的剖面图。
图4(a)是示出通过倒装片连接搭载了半导体芯片的本发明一形态的半导体装置的透视图，图4(b)是图4(a)的半导体装置的剖面图。
图5(a)是示出搭载用粘接层为2层构造的本发明的形态的半导体装置的透视图，图5(b)是图5(a)的半导体装置的剖面图。
图6(a)是示出在搭载用粘接层为2层构造的本发明一实施形态的半导体装置中，搭载第2半导体芯片前的状态的剖面图，图6(b)是示出搭载了半导体芯片以后的状态的剖面图。
图7是示出层叠了3层半导体芯片的本发明一形态的半导体装置的透视图。
图8(a)是示出以往的半导体装置的透视图，图8(b)是图8(a)的半导体装置的剖面图。
具体实施方式
实施形态1
参照图1～图3说明与本发明的半导体装置有关的一实施形态如下。另外，并不是限定于该形态。
图1(a)，(b)是示出本发明形态的半导体装置结构的说明图。
本实施形态的半导体装置1 0具备基板1，第1半导体芯片2，第2半导体芯片3，搭载用粘接层4，金线(引线)6。
基板1可以是至少在一个面上形成由铜等导体构成的电路布线的电路基板。作为基板1，能够使用金属制的引线框，BT树脂或者聚酰亚胺等有机基板等各种基板，并没有特别的限定。
第1半导体芯片2，第2半导体芯片3分别具有形成电路的电路形成面2a，3a。这些半导体芯片能够使用各种型的半导体芯片，没有特别的限定。
第1半导体芯片2以使第1半导体芯片2的电路形成面2a的背面与基板1的布线面相对的状态搭载到基板1上。即，本实施形态中第1半导体芯片2向基板1的搭载方式是所谓面朝上型。
另外，在使第1半导体芯片2的电路形成面2 a与第2半导体芯片3的电路形成面3a的背面相对的状态下，第2半导体芯片3搭载到第1半导体芯片2上。另外，在使第2半导体芯片3的外缘从第1半导体芯片2的外缘突出的状态下，第2半导体芯片3搭载(层叠)到第1半导体芯片2上。
另外，通过金线6电连接第1半导体芯片2以及第2半导体芯片3的电极端子与基板1。另外，第2半导体芯片的电极端子形成在第2半导体芯片3从第1半导体芯片2的外缘突出的突出部分(以下，仅称为第2半导体芯片3的突出部分)上。
金线6只要是由用于把第1半导体芯片2和第2半导体芯片3具有的电极端子与基板1的布线进行电连接的金属细线等构成的引线，则就没有特别的限定。
搭载用粘接层4形成在第2半导体芯片3的电路形成面3a的背面一侧。搭载用粘接层4在把第2半导体芯片3搭载到第1半导体芯片2上时，起到用于固定的粘接剂的作用。进而，搭载用粘接层4充填第2半导体芯片3的突出部分与基板1之间存在的间隙，起到用于支撑第2半导体芯片3的突出部分的支撑部件的作用。即，换言之，第2半导体芯片3的突出部分与基板1之间存在的间隙由搭载用粘接层4填埋。
作为搭载用粘接层4，在第2半导体芯片3向第1半导体芯片2搭载时，例如，最好使用通过加热等熔融或液化的粘接树脂。其中，特别是最好使用在常温下保持固态，在加热时熔融成为液态，通过以后的热处理完全固化的热硬化性树脂。具体地讲，在上述热硬化性树脂中，最好使用环氧树脂。另外，作为搭载用粘接层4，还可以使用液态树脂。另外，作为搭载用粘接层4，既能够单独地使用这些树脂，也能够组合地使用多种树脂。进而，搭载用粘接层4除去这些树脂以外还可以包括各种成分。
另外，搭载用粘接层4中的与第2半导体芯片3接触的面的形状(尺寸)最好与第2半导体芯片3的电路形成面3a的背面形状(尺寸)几乎相同。另外，搭载用粘接层4中的作为支撑第2半导体芯片3的突出部分的部分与第2半导体芯片3接触部分的形状(尺寸)最好与第2半导体芯片3的突出部分中的电路形成面的背面形状(尺寸)相同。
作为制造第2半导体芯片3的方法，可以举出当第2半导体芯片3为晶片状态时，在该晶片的背面一侧形成搭载用粘接层4，然后通过切割等方法分割成单片芯片的方法。如果依据该方法，则能够以与第2半导体芯片3的芯片尺寸相同的尺寸(形状)容易地形成搭载用粘接层4。从而，能够低成本地制造设置了搭载用粘接层4的第2半导体芯片3。另外，作为在第2半导体芯片3的电路形成面3a的背面形成搭载用粘接层4的其它方法，例如，可以举出用以往众所周知的网板印刷等方法按照一定的厚度涂敷液态树脂，然后复制到第2半导体芯片3的电路形成面3a的背面的方法。
以下，使用图2、图3，说明半导体装置10的制造方法。图2(a)、(b)是示出在本实施形态的半导体装置10中，搭载用粘接剂层4的厚度充分的情况下，把第2半导体芯片3搭载到基板1前后的状态的说明图。
如图2(a)、(b)所示，在使在电路形成面3a的背面一侧形成了搭载用粘接层4的第2半导体芯片3与基板1上搭载的第1半导体芯片2的电路形成面2a相对的状态下搭载到第1半导体芯片2上。这时，在作为搭载用粘接层4使用热硬化性树脂的情况下，例如，通过用加热炉等加热器具把基板1的下部进行加热，在第2半导体芯片3的搭载时，能够使搭载用粘接层4熔融或液化。因而，搭载用粘接层4使第2半导体芯片3与第1半导体芯片2粘接的同时，充填第2半导体芯片3的突出部分与基板1之间存在的间隙。从而，能够粘接第2半导体芯片3的突出部分与基板1，生成用于支撑第2半导体芯片3的突出部分的突出部件。
另外，用于形成上述支撑部件的条件，例如，能够任意调整、设定第2半导体芯片3的搭载时的加热条件(温度、时间等)，向第2半导体芯片3的载荷条件(载荷的大小，载荷的加入时间等)等。
另外，把第1半导体芯片2和第2半导体芯片3的电极端子与基板1进行引线连接的方法能够使用以往众所周知的方法，没有特别的限定。
另外，搭载用粘接层4的厚度(量)只要是能够使第1半导体芯片2与第2半导体芯片3可靠地粘接，而且粘接剂充填第2半导体芯片3的突出部分与基板1之间存在的间隙，能够起到支撑部件的作用程度的厚度即可，没有特别的限定。即，能够控制搭载用粘接层4的厚度(量)，使得能够可靠地支撑第2半导体芯片3的突出部分。
例如，如图2(a)所示，在搭载用粘接层4的厚度a1与第1半导体芯片2的厚度b1相同或者比其厚的情况下，如图2(b)所示，伴随着第2半导体芯片3的搭载，能够在第2半导体芯片3的突出部分与基板1之间存在的间隙中可靠地形成支撑部件。
另一方面，如图3(a)所示，在搭载用粘接层4的厚度b2比第1半导体芯片的厚度b2薄的情况下如图3(b)所示，如果搭载第2半导体芯片3，则在第2半导体芯片3的突出部分与基板1之间存在间隙中难以完全地形成支撑部件。但是，如图3(b)所示，即使在不能够完全地形成支撑部件的情况下，在材料力学方面具有能够大幅度地减轻引线连接时加入到第2半导体芯片3上的载荷的故障的构造。因此，作为支撑部件能够充分地起作用。
本实施形态的半导体装置10如上述那样，是在以所谓的面朝上型搭载的第1半导体芯片2上重叠，层叠第2半导体芯片3的形式的半导体装置。从而，根据上述的结构，在半导体装置10中，即使在第2半导体芯片3的外缘从第1半导体芯片2的外缘突出的状态下，把第1半导体芯片2和第2半导体芯片3层叠到基板1上时，搭载用粘接层4U起到粘接剂作用的同时，还起到支撑第2半导体芯片3的突出部分的支撑部件的作用。因而，在对于第2半导体芯片3进行引线连接时，能够抑制第2半导体芯片3由于该引线连接时的载荷进行振动。从而，能够可靠而且稳定地把第2半导体芯片3的电极端子与基板1进行引线连接。由此，能够提供良好地进行了引线连接的高品质的半导体装置。
进而，在半导体装置10中由于搭载用粘接层4兼作为第2半导体芯片3搭载用的粘接剂和支撑部件，因此不需要设置新的部件或者支撑部件的步骤，能够谋求降低成本。
另外，在半导体装置10中能够预先设定搭载用粘接层4的量。即，在半导体装置10中，能够容易地控制搭载用粘接层4的量使得能够可靠地支撑第2半导体芯片3的突出部分。因此，例如能够防止发生由于粘接剂的量不足而不能够充分地支撑第2半导体芯片3的突出部分的事态。
另外，本实施形态的半导体装置10在通过引线连接把第1半导体芯片2以及第2半导体芯片3具有的电极端子与基板1连接了以后，进而，用树脂密封设置在基板1上的第1半导体芯片2、第2半导体芯片3以及金线6，能够得到树脂密封型的半导体装置。由此，能够容易地制造具有上述作用效果的树脂密封型的半导体装置。这里，在密封树脂中使用的树脂能够使用以往众所周知的树脂，并没有特别的限定。具体地讲，能够使用环氧树脂等热硬化性树脂等。
实施形态2
根据图4说明本发明的半导体装置的其它实施形态如下。另外，为了说明上的方便，对于具有与在上述实施形态1中说明过的部件相同功能的部件添加相同的号码并且省略其说明。在本实施形态中，说明与上述实施形态1的不同点。
在图4(a)、(b)中，图示出通过倒装片连接把第1半导体芯片2连接或粘接到基板1上时的半导体装置10。如图4(a)、(b)所示，本实施形态的半导体装置10具备基板1，第1半导体芯片2，第2半导体芯片3，搭载用粘接层4，金线(引线)6，粘接层7。
在本实施形态中，在使第1半导体芯片2的电路形成面2a与基板1的布线面相对的状态下，通过倒装片连接，连接或粘接第1半导体芯片2。即，本实施形态中的第1半导体芯片2向基板1的搭载方式是所谓的面朝下型。
在使第1半导体芯片2的电路形成面2a的背面与第2半导体芯片3的电路形成面3a的背面相对的状态下，第2半导体芯片3搭载到第1半导体芯片2上。另外，在第2半导体芯片3的外缘从第1半导体芯片2的外缘突出的状态下，把第2半导体芯片3重叠到第1半导体芯片2上，搭载(层叠)到第1半导体芯片2上。另外，第2半导体芯片3和基板1通过金线6电连接。
粘接层7只要是用于通过倒装片连接把第1半导体芯片2连接或粘接到基板1上的粘接层即可，没有特别的限定。具体地讲，能够使用胶状粘接剂，条状粘接剂，各向异性导电性薄膜或者各向异性导电性胶。另外，作为粘接层7，既能够单独使用，也能够组合使用这些粘接剂。
根据以上的结构，即使是在以所谓的面朝下型搭接了的第1半导体芯片2上层叠第2半导体芯片3的形式的半导体装置，也能够得到与上述实施形态1相同的作用效果。即，搭载用粘接层4在第2半导体芯片3的搭载时起到粘接剂的作用的同时，还起到支撑第2半导体芯片3的突出部分的支撑部件的作用。因此能够稳定地进行第2半导体芯片3的电极端子与基板1的引线连接。另外，由于不需要多余的部件和的步骤，因此能够降低成本。由此，能够以低价格提供良好地进行了引线连接了的高品质的半导体装置。
实施形态3
根据图5、图6说明本发明的半导体装置的其它实施形态如下。另外，为了说明上的方便，对于具有与在上述实施形态1以及2中说明过的部件相同功能的部件标注相同的符号并且省略其说明。在本实施形态中，说明与上述实施形态1以及2不同点。
图5(a)、(b)示出具有2层构造的搭载用粘接层4的半导体装置10。如图5(a)、(b)所示，本实施形态的半导体装置10具备第1半导体芯片2，第2半导体芯片3，搭载用粘接层4，金线(引线)6。
搭载用粘接层4是由搭载用粘接层4a、4b构成的2层构造的粘接层，形成在第2半导体芯片3的电路形成面3a的背面一侧。搭载用粘接层4a设置在第1半导体芯片2一侧，搭载用粘接层4b设置在第2半导体芯片3一侧。另外，在本实施形态中，虽然使用2层构造的搭载用粘接层4，但是搭载用粘接层4不限于2层构造，也可以是3层以上的多层构造。
搭载用粘接层4中，第2半导体芯片3一侧的搭载用粘接层4b与第1半导体芯片2一侧的搭载用粘接层4a相比较，具有难以熔融或液化的物性。具体地讲，例如，可以举出第2半导体芯片3一侧的搭载用粘接层4b的熔融或液化温度设定为比第1半导体芯片2一侧的搭载用粘接层4a的熔融或液化温度高的情况。
另外，搭载用粘接层4a的厚度只要是充填第2半导体芯片3的突出部分与基板1之间存在的间隙，能够起到支撑部件的作用程度的厚度即可，没有特别的限定。另外，搭载用粘接层4b的厚度可以是能够使第1半导体芯片2与第2半导体芯片3可靠地粘接程度的厚度。
图6(a)、(b)示出使用作为2层构造的搭载用粘接层4，把第2半导体芯片3搭载到基板1上前后的状态。
如图6(a)、(b)所示，在搭载形成了上述由2层构造构成的搭载用粘接层4的第2半导体芯片3时，例如，即使在通过加热，第1半导体芯片2一侧的搭载用粘接层4a熔融或液化的情况下，第2半导体芯片3一侧的搭载用粘接层4b也完全没有熔融或液化。因此，能够容易地控制第1半导体芯片2与第2半导体芯片3之间的粘接层的厚度。
据此，在搭载用粘接层4液化的状态下搭载第2半导体芯片3的情况下，能够解决难于控制第1半导体芯片2与第2半导体芯片3之间产生的粘接层的厚度的问题，因此，可以容易形成第1半导体芯片2与第2半导体芯片3之间一定厚度的粘接层。
另外，本实施形态的半导体装置10与上述实施形态1相同，搭载用粘接层4在第2半导体芯片3的搭载时起到粘接剂的作用的同时，还起到支撑第2半导体芯片3的突出部分的支撑部件的作用。因此，能够稳定地进行第2半导体芯片3的突出部分上形成的电极端子与基板1的引线连接。另外，由于不需要多余的部件或者步骤，因此能够降低成本等。
实施形态4
根据图7说明本发明的半导体装置的其它实施形态如下。另外，为了说明上的方便，对于具有与在上述实施形态1～3中说明过的部件相同功能的部件标注相同的符号并且省略其说明。在本实施形态中说明与上述实施形态1～3的不同点。
图7示出搭载3个半导体芯片的本实施形态的半导体装置11。
至此为止说明了层叠2个半导体芯片的半导体装置10，而如图7所示，如在基板1上具备第1半导体芯片2，第2半导体芯片3，搭载用粘接层4，金线6以及第3半导体芯片9的半导体装置11那样，即使在层叠了3个以上的半导体芯片的半导体装置中，也能够适用本发明。
即，在半导体装置11中，在使基板1与第3半导体芯片9的电路形成面9a的背面相对的状态下，把第3半导体芯片9搭载到基板1上。另外，在使第3半导体芯片9的电路形成面9a与第1半导体芯片2的电路形成面2a的背面相对的状态下，第1半导体芯片2与第3半导体芯片9重叠，层叠到第3半导体芯片9上。进而，在使第1半导体芯片2的电路形成面2a与第2半导体芯片3的电路形成面3a的背面相对的状态下，而且以第2半导体芯片3的外缘从第1半导体芯片2的外缘突出的状态下，把第2半导体芯片3层叠到第1半导体芯片2上。
另外，第1半导体芯片2、第2半导体芯片3以及第3导体芯片9的电极端子与基板1通过引线连接进行电连接。
另外，搭载用粘接层4充填第2半导体芯片3的突出部分与第3半导体芯片9之间存在的间隙，起到支撑第2半导体芯片3的突出部分的支撑部件的作用。
在本实施形态中，第3半导体芯片9以所谓的面朝上型搭载到基板1上，而除此以外，也能够以所谓面朝下型搭载到基板1上，第3半导体芯片9向基板1的搭载形式没有特别的限定。进而，第3半导体芯片9也可以层叠在搭载于基板1上的其它半导体芯片上。另外，在第3半导体芯片9以所谓的面朝下型搭载到基板1上的情况下，第3半导体芯片9与基板1不进行引线连接。
另外，设置在第2半导体芯片3的电路形成面3a背面一侧的搭载用粘接层4的厚度只要是能够使第1半导体芯片2与第2半导体芯片3可靠地粘接，而且充填第2半导体芯片3的突出部分与第3半导体芯片9之间存在的间隙，能够起到支撑部件的作用程度的厚度即可，没有特别的限定。
即使在具有上述构造的半导体装置11中也能够得到与上述实施形态1相同的作用效果。即，设置在第2半导体芯片3的电路形成面3a背面一侧的搭载用粘接层4在第2半导体芯片3的搭载时起到粘接剂的作用的同时，还起到支撑第2半导体芯片3的突出部分的支撑部件的作用。从而，能够稳定地进行第2半导体芯片3的突出部分上设置的电极端子与基板1的引线连接。由此，即使是搭载(层叠)3个以上的多个半导体芯片的半导体装置也能够进行良好的引线连接。
另外，本发明的半导体装置的上述搭载用粘接层中的与第2半导体芯片接触的面的形状最好是与第2半导体芯片的电路形成面的背面相同形状。
如果依据上述的结构，能够把具有形成为与第2半导体芯片的电路形成面的背面形状(尺寸)几乎相同形状(尺寸)的搭载用粘接层的第2半导体芯片搭载到第1半导体芯片上。因而，在搭载第2半导体芯片时，能够可靠地粘接第2半导体芯片和第1半导体芯片以及电路基板，同时，能够更稳定地支撑第2半导体芯片的突出部分。从而，能够更稳定地把第2半导体芯片的突出部分上所设置的电极端子与电路基板进行引线连接。
另外，本发明的半导体装置作为上述支撑部件起作用的搭载用粘接成的部分中的与第2半导体芯片接触的面最好是与从第1半导体芯片的外缘突出的第2半导体芯片的突出部分中的电路形成面的背面相同的形状(尺寸)。
如果依据上述的结构，则能够更可靠而且稳定地支撑第2半导体芯片的突出部分。从而，在上述半导体装置中，能够更稳定地把第2半导体芯片的突出部分上所设置的电极端子与电路基板进行引线连接。
另外，本发明的半导体装置作为上述搭载用粘接层，最好使用在常温下保持固态，通过加热熔融成为液态，通过随后的热处理固化的热硬化性树脂。
如果依据上述的结构，则搭载用粘接层由于在常下是固态因此易于处理。另外，搭载用粘接层由于通过加热熔融或液化、因此易于充填第2半导体芯片的突出部分与电路基板之间存在的间隙。进而，由于通过随后的热处理固化，因此能够完全地粘接第2半导体芯片，同时，能够可靠地支撑第2半导体芯片的突出部分。
另外，本发明的半导体装置作为上述搭载用粘接层最好使用环氧树脂。
另外，本发明的半导体装置的上述搭载用粘接层具有多层构造，上述多层构造中，第2半导体芯片一侧的搭载用粘接层与第1半导体芯片一侧的搭载用粘接层相比较，最好设定为难以熔融或液化。
如果依据上述的结构，则由多层构造构成的搭载用粘接层中，第2半导体芯片一侧的粘接层与第1半导体芯片一侧的粘接层相比较，设定成具有难以熔融或液化的物性。
即，例如，在第2半导体芯片的搭载时，即使当搭载用粘接层的一部分(主要是第1半导体芯片一侧的粘接层)成为熔融或液化的状态时，第2半导体芯片一侧的粘接层也完全不熔融或液化。因而，能够容易地控制第1半导体芯片与第2半导体芯片之间的粘接层的厚度。从而，能够在第1半导体芯片与第2半导体芯片之间形成一定厚度的层的同时，能够可靠地层叠第2半导体芯片，能够稳定地搭载到电路基板上。
另外，本发明的半导体装置作为上述搭载用粘接层最好使用液态树脂。
如果依据上述的结构，则由于在搭载用粘接层中使用液态树脂，因此在第2半导体芯片搭载时，液态树脂起到粘接剂的作用的同时，容易地充填第2半导体芯片与电路基板之间存在的间隙。从而，能够形成可以可靠地支撑第2半导体芯片的突出部分的支撑部件。
如以上那样，如果依据本发明的半导体装置，则即使是在以所谓的面朝上型搭载的第1半导体芯片上重叠，搭载(层叠)第2半导体芯片形式的半导体装置，也起到能够把第2半导体芯片的突出部分中设置的电极端子与电路基板稳定地进行引线连接的效果。由此，能够容易地提供良好地进行了引线连接的高品质的半导体装置。
另外，如果依据本发明的半导体装置，则即使是在以所谓的面朝下型的第1半导体芯片上重叠，搭载(层叠)第2半导体芯片形式的半导体装置，也起到能够把第2半导体芯片的突出部分中设置的电极端子与电路基板稳定地进行引线连接的效果。由此，能够提供良好地进行了引线连接的高品质的半导体装置。
本发明的详细说明项目中举出的具体实施形态或者实施例终究是为了明确本发明的技术内容，并不是狭义解释地为仅限于这样的具体例子，在本发明的精神和以下记述的权利要求事项的范围内，能够进行种种变更后实施。

Claims (12)

1.一种半导体装置(10，11)，该半导体装置(10，11)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)的背面与电路基板(1)相对的状态下，把第1半导体芯片(2)搭载到电路基板(1)上或者搭载到设置于该电路基板(1)上的第3半导体芯片(9)上，
在使上述第1半导体芯片(2)的电路形成面(2a)与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第1半导体芯片(2)以及第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)或者与第3半导体芯片(9)之间存在的间隙，
上述搭载用粘接层(4)中的与第2半导体芯片(3)接触的面的形状是与第2半导体芯片的电路形成面(3a)的背面相同的形状。
2.一种半导体装置(10)，该半导体装置(10)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)与电路基板(1)相对的状态下，把第1半导体芯片(2)倒装片连接到电路基板上，
在使上述第1半导体芯片的电路形成面(2a)的背面与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)之间存在的间隙，
上述搭载用粘接层(4)中的与第2半导体芯片(3)接触的面的形状是与第2半导体芯片的电路形成面(3a)的背面相同的形状。
3.一种半导体装置(10，11)，该半导体装置(10，11)在电路基板(1)上层叠着多个半导体芯片，特征在于：  在使第1半导体芯片的电路形成面(2a)的背面与电路基板(1)相对的状态下，把第1半导体芯片(2)搭载到电路基板(1)上或者搭载到设置于该电路基板(1)上的第3半导体芯片(9)上，
在使上述第1半导体芯片(2)的电路形成面(2 a)与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第1半导体芯片(2)以及第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)或者与第3半导体芯片(9)之间存在的间隙，
作为上述起支撑部件作用的搭载用粘接层(4)的部分中的与第2半导体芯片(3)接触的面和从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分中的电路形成面的背面是相同的形状。
4.一种半导体装置(10)，该半导体装置(10)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)与电路基板(1)相对的状态下，把第1半导体芯片(2)倒装片连接到电路基板上，
在使上述第1半导体芯片的电路形成面(2a)的背面与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)之间存在的间隙，
作为上述起支撑部件作用的搭载用粘接层(4)的部分中的与第2半导体芯片(3)接触的面和从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分中的电路形成面的背面是相同的形状。
5.根据权利要求1～4中任意一项所述的半导体装置，特征在于：
作为上述搭载用粘接层(4)，使用在常温下保持为固态，通过加热熔融成为液态，通过随后的热处理固化的热硬化性树脂。
6.根据权利要求1～4中任意一项所述的半导体装置，特征在于：
作为上述搭载用粘接层(4)使用环氧树脂。
7.一种半导体装置(10，11)，该半导体装置(10，11)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)的背面与电路基板(1)相对的状态下，把第1半导体芯片(2)搭载到电路基板(1)上或者搭载到设置于该电路基板(1)上的第3半导体芯片(9)上，
在使上述第1半导体芯片(2)的电路形成面(2a)与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第1半导体芯片(2)以及第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)或者与第3半导体芯片(9)之间存在的间隙，
上述搭载用粘接层(4)具有多层构造，上述多层构造中，第2半导体芯片一侧的搭载用粘接层(4b)与第1半导体芯片一侧的搭载用粘接层(4a)相比较，设定为难以熔融或液化。
8.一种半导体装置(10)，该半导体装置(10)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)与电路基板(1)相对的状态下，把第1半导体芯片(2)倒装片连接到电路基板上，
在使上述第1半导体芯片的电路形成面(2a)的背面与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)之间存在的间隙，
上述搭载用粘接层(4)具有多层构造，上述多层构造中，第2半导体芯片一侧的搭载用粘接层(4b)与第1半导体芯片一侧的搭载用粘接层(4a)相比较，设定为难以熔融或液化。
9.一种半导体装置(10，11)，该半导体装置(10，11)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)的背面与电路基板(1)相对的状态下，把第1半导体芯片(2)搭载到电路基板(1)上或者搭载到设置于该电路基板(1)上的第3半导体芯片(9)上，
在使上述第1半导体芯片(2)的电路形成面(2 a)与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第1半导体芯片(2)以及第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)或者与第3半导体芯片(9)之间存在的间隙，
作为上述搭载用粘接层(4)使用液态树脂。
10.一种半导体装置(10)，该半导体装置(10)在电路基板(1)上层叠着多个半导体芯片，特征在于：
在使第1半导体芯片的电路形成面(2a)与电路基板(1)相对的状态下，把第1半导体芯片(2)倒装片连接到电路基板上，
在使上述第1半导体芯片的电路形成面(2a)的背面与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载在第1半导体芯片(2)上，
把上述第2半导体芯片(3)与上述电路基板(1)进行引线连接的同时，
在上述第2半导体芯片的电路形成面(3a)的背面一侧，形成搭载用粘接层(4)，
上述搭载用粘接层(4)起到用于把第2半导体芯片(3)搭载到第1半导体芯片(2)上的粘接剂的作用的同时，充填从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分与电路基板(1)之间存在的间隙，
作为上述搭载用粘接层(4)使用液态树脂。
11.一种半导体装置(10，11)的制造方法，其中，该半导体装置(10，11)在电路基板(1)上层叠着多个半导体芯片，特征在于：
包括：
在使第1半导体芯片的电路形成面(2a)的背面与电路基板(1)相对的状态下，把第1半导体芯片(2)搭载到电路基板上或者搭载到设置于该电路基板(1)上的第3半导体芯片(9)上的步骤；
在第2半导体芯片(3)为晶片状态时，在上述晶片的背面一侧形成搭载用粘接层(4)，然后通过切割分割成单个芯片，形成具有搭载用粘接层(4)的第2半导体芯片(3)的步骤；
在使上述第1半导体芯片的电路形成面(2a)与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载到第1半导体芯片上的同时，由上述搭载用粘接层(4)形成从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分的支撑部件的步骤；
通过引线连接把第1半导体芯片(2)以及第2半导体芯片(3)与电路基板(1)进行连接的步骤。
12.一种半导体装置(10)的制造方法，其中，该半导体装置(10)在电路基板(1)上层叠着多个半导体芯片，特征在于：
包括：
在使第1半导体芯片的电路形成面(2a)与电路基板(1)相对的状态下，把第1半导体芯片(2)倒装片连接在电路基板(1)上的步骤；
在第2半导体芯片(3)为晶片状态时，在上述晶片的背面一侧形成搭载用粘接层(4)，然后通过切割分割成单个芯片，形成具有搭载用粘接层(4)的第2半导体芯片的步骤；
在使上述第1半导体芯片的电路形成面(2a)的背面与第2半导体芯片的电路形成面(3a)的背面相对的状态下，而且在第2半导体芯片(3)的外缘的至少一条边从第1半导体芯片(2)的外缘突出的状态下，把第2半导体芯片(3)搭载到第1半导体芯片(2)上的同时，由上述搭载用粘接层(4)形成从第1半导体芯片(2)的外缘突出的第2半导体芯片(3)的突出部分的支撑部件的步骤；
通过引线连接把上述第2半导体芯片(3)与电路基板(1)进行连接的步骤。
CNB2003101148347A 2002-11-07 2003-11-07 半导体装置及其制造方法 Expired - Fee Related CN100373616C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP324356/2002 2002-11-07
JP324356/02 2002-11-07
JP2002324356A JP4076841B2 (ja) 2002-11-07 2002-11-07 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1505150A CN1505150A (zh) 2004-06-16
CN100373616C true CN100373616C (zh) 2008-03-05

Family

ID=32803970

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101148347A Expired - Fee Related CN100373616C (zh) 2002-11-07 2003-11-07 半导体装置及其制造方法

Country Status (5)

Country Link
US (1) US7119426B2 (zh)
JP (1) JP4076841B2 (zh)
KR (1) KR100586208B1 (zh)
CN (1) CN100373616C (zh)
TW (1) TWI236133B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6930378B1 (en) 2003-11-10 2005-08-16 Amkor Technology, Inc. Stacked semiconductor die assembly having at least one support
KR100632476B1 (ko) 2004-01-13 2006-10-09 삼성전자주식회사 멀티칩 패키지 및 이에 사용되는 반도체칩
JP4594777B2 (ja) * 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法
JP4395775B2 (ja) * 2005-10-05 2010-01-13 ソニー株式会社 半導体装置及びその製造方法
US8026611B2 (en) * 2005-12-01 2011-09-27 Tessera, Inc. Stacked microelectronic packages having at least two stacked microelectronic elements adjacent one another
JP5207336B2 (ja) * 2006-06-05 2013-06-12 ルネサスエレクトロニクス株式会社 半導体装置
JP5388422B2 (ja) * 2007-05-11 2014-01-15 スパンション エルエルシー 半導体装置及びその製造方法
JP5148298B2 (ja) * 2008-01-10 2013-02-20 株式会社東芝 半導体装置の製造方法
JP2010040835A (ja) 2008-08-06 2010-02-18 Toshiba Corp 積層型半導体装置の製造方法
JP4947316B2 (ja) * 2008-08-15 2012-06-06 信越化学工業株式会社 基板の接合方法並びに３次元半導体装置
JP2010118554A (ja) * 2008-11-13 2010-05-27 Nec Electronics Corp 半導体装置およびその製造方法
JP5147755B2 (ja) * 2009-02-20 2013-02-20 新光電気工業株式会社 半導体装置及びその製造方法
JP5665511B2 (ja) * 2010-12-10 2015-02-04 株式会社東芝 半導体装置の製造方法、製造プログラム、および製造装置
CH705229B1 (de) * 2011-07-08 2015-06-15 Esec Ag Verfahren und Vorrichtung für die Montage von Halbleiterchips.
JP2013016850A (ja) * 2012-09-21 2013-01-24 Renesas Electronics Corp 半導体装置およびその製造方法
TWM458672U (zh) * 2013-04-10 2013-08-01 Genesis Photonics Inc 光源模組
CN103426872A (zh) * 2013-07-30 2013-12-04 三星半导体(中国)研究开发有限公司 半导体封装件及其制造方法
KR102116987B1 (ko) 2013-10-15 2020-05-29 삼성전자 주식회사 반도체 패키지
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
JP6373811B2 (ja) * 2015-09-08 2018-08-15 東芝メモリ株式会社 半導体装置の製造方法および製造装置
KR20170053416A (ko) * 2015-11-06 2017-05-16 주식회사 엘지화학 반도체 장치 및 반도체 장치의 제조 방법
US10796975B2 (en) * 2016-04-02 2020-10-06 Intel Corporation Semiconductor package with supported stacked die
CN109950209A (zh) * 2017-12-20 2019-06-28 晟碟信息科技（上海）有限公司 具有增强的侧壁平坦度的半导体存储立方体
KR20210066049A (ko) * 2019-11-27 2021-06-07 삼성전자주식회사 반도체 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270417A (zh) * 1999-04-14 2000-10-18 夏普公司 半导体器件及其制造方法
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481444B2 (ja) 1998-01-14 2003-12-22 シャープ株式会社 半導体装置及びその製造方法
JP4228457B2 (ja) 1999-03-15 2009-02-25 ソニー株式会社 電子モジュール及び電子機器
JP2002222914A (ja) 2001-01-26 2002-08-09 Sony Corp 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1270417A (zh) * 1999-04-14 2000-10-18 夏普公司 半导体器件及其制造方法
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die

Also Published As

Publication number Publication date
TW200414496A (en) 2004-08-01
JP2004158716A (ja) 2004-06-03
KR100586208B1 (ko) 2006-06-07
US7119426B2 (en) 2006-10-10
KR20040041018A (ko) 2004-05-13
US20050253229A1 (en) 2005-11-17
TWI236133B (en) 2005-07-11
JP4076841B2 (ja) 2008-04-16
CN1505150A (zh) 2004-06-16

Similar Documents

Publication Publication Date Title
CN100373616C (zh) 半导体装置及其制造方法
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
JP3186941B2 (ja) 半導体チップおよびマルチチップ半導体モジュール
US5854507A (en) Multiple chip assembly
TWI304236B (en) Method for manufacturing stacked chip pakcage
US6991965B2 (en) Production method for manufacturing a plurality of chip-size packages
CN101345199B (zh) 一种封装结构及其形成方法
JP2001127243A (ja) 積層半導体装置
JP3558595B2 (ja) 半導体チップ，半導体チップ群及びマルチチップモジュール
JP2004172157A (ja) 半導体パッケージおよびパッケージスタック半導体装置
JP2002359346A (ja) 半導体装置および半導体チップの積層方法
JP2006339654A (ja) パッケージングチップおよびそのパッケージング方法
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
CN100442502C (zh) 半导体装置、电子设备及它们的制造方法，以及电子仪器
JP2871636B2 (ja) Ｌｓｉモジュールとその製造方法
CN208767302U (zh) 半导体装置
JP2000150560A (ja) バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器
JPH0322544A (ja) 半導体装置
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JP2713879B2 (ja) 内部リードと基板のボンディングパッドとを直接電気的に連結したマルチチップパッケージ
JP3325410B2 (ja) 半導体装置の製造方法
JP2002299549A (ja) 積層型半導体装置およびその製造方法
JPH0778938A (ja) 複合半導体装置及びその製造方法
JP2002299548A (ja) 積層型半導体装置およびその製造方法
TW432555B (en) Method and structure of semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080305