KR101552247B1 - 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체 - Google Patents

실장 랜드 구조체 및 적층 콘덴서의 실장 구조체 Download PDF

Info

Publication number
KR101552247B1
KR101552247B1 KR1020130094699A KR20130094699A KR101552247B1 KR 101552247 B1 KR101552247 B1 KR 101552247B1 KR 1020130094699 A KR1020130094699 A KR 1020130094699A KR 20130094699 A KR20130094699 A KR 20130094699A KR 101552247 B1 KR101552247 B1 KR 101552247B1
Authority
KR
South Korea
Prior art keywords
conductor pattern
pattern
land
conductor
substrate
Prior art date
Application number
KR1020130094699A
Other languages
English (en)
Other versions
KR20140020805A (ko
Inventor
카즈오 핫토리
이사무 후지모토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20140020805A publication Critical patent/KR20140020805A/ko
Application granted granted Critical
Publication of KR101552247B1 publication Critical patent/KR101552247B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • H01G2/06Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09381Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045Protection against vibrations
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

실장한 전자 부품에 생기는 기계적인 변형의 전달을 억제함으로써, 진동음을 저감할 수 있는 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체를 제공한다.
적층 세라믹 콘덴서(5)의 외부전극(51,52)과 접합할 랜드 패턴(10,20)이 형성되어 있다. 랜드 패턴(10,20)은 각각 폭 방향(W)으로 격리하여 형성된 제1도체 패턴(11,21) 및 제2도체 패턴(12,22)과, 제1도체 패턴(11,21) 및 제2도체 패턴(12,22)을 접속하는 제3도체 패턴(13,23)을 가지고 있다. 제1도체 패턴(11,21) 및 제2도체 패턴(12,22)은, 외부전극(51,52)이 마련된 적층 세라믹 콘덴서(5)의 제1능선부와 접합할 부분을 가지고 있다. 제3도체 패턴(13,23)은, 적층 세라믹 콘덴서(5)가 실장된 경우, 높이 방향(H)으로부터 보아 외부전극(51,52)과 겹치는 위치에 형성되어 있다.

Description

실장 랜드 구조체 및 적층 콘덴서의 실장 구조체{MOUNTING LAND STRUCTURE AND MOUNTING STRUCTURE FOR LAMINATED CAPACITOR}
본 발명은 내부전극과 유전체층이 교대로 적층된 적층 콘덴서를 실장하기 위한 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체에 관한 것이다.
칩 부품, 특히 적층 세라믹 콘덴서는 휴대전화기 등의 이동체 단말 기기나 퍼스널 컴퓨터 등의 각종 전자 기기에 많이 이용되고 있다. 적층 세라믹 콘덴서는 내부전극과 유전체 세라믹을 교대로 적층한 직사각형상의 부품 본체와, 상기 부품 본체의 대향하는 양단에 형성된 외부전극으로 구성된다.
적층 세라믹 콘덴서는, 전자 기기의 회로 기판의 실장용 랜드에 외부전극을 직접 배치하고, 실장용 랜드와 외부전극을 솔더 등의 접합제로 접합함으로써, 회로 기판에 전기적 물리적으로 접속된다.
이러한 적층 세라믹 콘덴서에 교류 전압 또는 교류 성분이 중첩된 직류 전압이 가해졌을 때에, 유전체 세라믹의 압전 및 전왜(電歪) 효과에 의해, 기계적인 변형의 진동이 생긴다. 적층 세라믹 콘덴서의 진동은 회로 기판에 전달되어, 회로 기판이 진동한다. 회로 기판이 진동하면, 사람의 귀에 들리는 진동음(acoustic noise)이 생기는 경우가 있다.
이것을 해결하는 구성으로서, 예를 들면 특허문헌 1에는 내부전극의 면이 기판면에 대하여 수직 방향이 되도록 기판에 적층 세라믹 콘덴서를 실장함으로써, 전압을 인가했을 때에 유전체 세라믹이 그 두께 방향(내부전극의 적층 방향)으로 팽창, 복귀를 반복하여 진동해도 진동이 기판에 직접적으로 전달되지 않아, 진동음을 저감할 수 있는 것이 기재되어 있다.
일본국 공개특허공보 평8-55752호
그러나 적층 콘덴서는 내부전극의 적층 방향으로 진동할 뿐 아니라, 내부전극의 평면 방향에 대해서도 진동한다. 이 때문에, 상술한 특허문헌 1의 구성을 취해도, 회로 기판에 따라서는 진동음이 없어지지 않는 경우가 있었다. 그리하여, 본 발명자는 회로 기판에 접합하는 외부전극의 위치에 따라, 진동음이 변화하는 것을 발견하였다.
본 발명의 목적은 진동음을 억제할 수 있는 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체를 제공하는 것에 있다.
본 발명의 적층 콘덴서의 실장 구조체는 서로 대향하는 천정면과 바닥면, 상기 천정면 및 상기 바닥면과 직교하여 서로 대향하는 한 쌍의 단면, 상기 바닥면과 상기 단면과 직교하여 서로 대향하는 한 쌍의 측면으로 이루어지는 거의 직방체 형상의 소체와 상기 소체의 각 상기 단면으로부터 상기 바닥면에 걸쳐 연설(延設)된 외부전극을 가지는 적층 콘덴서와, 상기 적층 콘덴서의 상기 바닥면이 대향하여 실장되는 실장면과, 상기 실장면에 형성되고, 상기 외부전극과 접합하는 제1랜드 패턴 및 제2랜드 패턴을 가지는 기판을 포함한다.
본 발명의 적층 콘덴서의 실장 구조체에 있어서, 상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각 상기 측면을 연결하는 방향으로 격리하여 형성된 제1도체 패턴 및 제2도체 패턴과, 상기 제1도체 패턴 및 상기 제2도체 패턴의 사이에 형성된 제3도체 패턴을 가지고, 상기 제1도체 패턴 및 상기 제2도체 패턴은 상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 측면과 겹치는 제1능선부와 접합하며, 상기 제3도체 패턴은 상기 실장면의 법선 방향으로부터 보아, 상기 외부전극과 겹치고, 상기 제1도체 패턴, 상기 제2도체 패턴 및 상기 제3도체 패턴은 상기 실장면의 법선 방향으로부터 보아, 상기 단면측의 외부전극의 중앙과 겹치지 않도록 형성되어 있다.
이 구성에서는, 적층 콘덴서는 제1능선부로 기판에 고정된다. 제1능선부란, 기판에 실장되는 외부전극의 실장면과 외부전극의 양측면(실장면에 직교하는 1쌍의 면)으로 형성되는 선이다. 실장되는 적층 콘덴서에 기계적인 변형이 생긴 경우, 제1능선부는 변형에 의한 변위량이 작다. 따라서, 변위량이 작은 제1능선부로 적층 콘덴서를 기판에 고정함으로써, 적층 콘덴서의 변형이 기판에 전달되기 어렵게 하여, 기판이 진동하여 생기는 진동음을 저감할 수 있다.
상기 제1도체 패턴 및 상기 제2도체 패턴은 상기 제1능선부와, 상기 제1능선부와, 상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 단면과 겹치는 제2능선부로 이루어지는 모퉁이부와 접합하는 구성이 바람직하다.
제2능선부란, 기판에 실장되는 외부전극의 실장면과 그 단면으로 형성되는 선이다.
이 구성에서는, 제1능선부와 제2능선부로 이루어지는 모퉁이부는 변형에 의한 변위량이 가장 작다.
또한 제3도체 패턴은 상기 제1도체 패턴 및 상기 제2도체 패턴의 적어도 한쪽과 접속하고 있는 구성이 바람직하다.
적층 콘덴서를 솔더 등으로 제1 및 제2도체 패턴에 실장할 경우, 제3도체 패턴을 제1도체 패턴 또는 제2도체 패턴의 적어도 한쪽에 접속하도록 형성함으로써, 제1 또는 제2도체 패턴에 도포된 솔더가 제1 또는 제2도체 패턴에 접속된 제3도체 패턴측으로 흘러들어간다. 이 때문에, 솔더 필렛은 낮아진다. 솔더 필렛이 높으면, 적층 콘덴서에 생기는 기계적인 변형이 솔더 필렛을 통해 기판에 전달되는데, 제3도체 패턴에 의해 솔더 필렛을 낮게 함으로써, 진동 전달을 억제하여 진동음을 저감할 수 있다.
또한 상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각 상기 실장면의 법선 방향으로부터 보아, 상기 제1도체 패턴, 상기 제2도체 패턴 및 상기 제3도체 패턴에 둘러싸인 도체 비형성 영역이 원호(圓弧) 형상인 구성이어도 된다.
또한 상기 기판은 상기 실장면의 법선 방향으로부터 보아, 상기 도체 비형성 영역의 바로 아래에 상기 원호 형상과 동 형상의 홈이 마련되어 있는 구성이어도 된다.
이 구성에서는, 적층 콘덴서는 기판의 실장면 중 도체 비형성 영역 이외의 영역(예를 들면 제1랜드 패턴 및 제2랜드 패턴이 형성된 영역)에 실장된다. 즉, 적층 콘덴서는 도체 비형성 영역 이외의 영역으로 이루어지는 중간 기판을 통해 기판에 실장된다. 이 구성에서도, 중간 기판에 진동이 전달되기 어렵기 때문에 진동음을 저감하는 것이 가능하다.
또한 상기 적층 콘덴서의 상기 소체는 평판상의 내부 도체를 내부에 포함하고, 상기 내부 도체의 평면이 상기 기판의 실장면에 거의 수직인 구성이 바람직하다.
내부 도체가 어느 양태로 배치되어 있어도, 적층 콘덴서는 변형에 의한 변위량이 작은 제1능선부로 기판에 고정되기 때문에 진동이 기판에 전달되기 어렵다.
본 발명은 적층 콘덴서의 실장 구조체에 한정되지 않고, 서로 대향하는 천정면과 바닥면, 상기 천정면 및 상기 바닥면과 직교하여 서로 대향하는 한 쌍의 단면, 상기 바닥면과 상기 단면과 직교하여 서로 대향하는 한 쌍의 측면으로 이루어지는 거의 직방체 형상의 소체와 상기 소체의 각 상기 단면으로부터 상기 바닥면에 걸쳐 연설된 외부전극을 가지는 적층 콘덴서가 실장되는 실장면을 가지는 기판과, 상기 실장면에 형성되고, 상기 외부전극과 접합할 제1랜드 패턴 및 제2랜드 패턴을 포함하는 실장 랜드 구조체여도 상관 없다.
본 발명에 의하면, 실장하는 적층 콘덴서에 기계적인 변형이 생겼을 때, 변형에 의한 변위량이 작은 제1능선부로, 적층 콘덴서를 기판에 고정함으로써, 적층 콘덴서의 변형이 기판에 전달되기 어렵게 할 수 있다. 그 결과, 기판이 진동하여 생기는 진동음을 저감할 수 있다.
도 1은 (A)는 랜드 패턴이 형성된 실시형태 1에 따른 기판에 형성된 랜드 패턴의 평면도, (B)는 기판에 적층 세라믹 콘덴서를 실장한 상태의 사시도(斜視圖)이다.
도 2는 (A)는 내부전극이 실장면에 수직인 적층 세라믹 콘덴서의 일부 투과 사시도, (B)는 내부전극이 실장면에 수평인 적층 세라믹 콘덴서의 일부 투과 사시도이다.
도 3은 (A)는 내부전극을 실장면에 대하여 수직으로 하여 실장한 적층 세라믹 콘덴서의 변형을 설명하기 위한 개략도, (B)는 내부전극을 실장면에 대하여 수평으로 하여 실장한 적층 세라믹 콘덴서의 변형을 설명하기 위한 개략도이다.
도 4는 (A)는 내부전극을 실장면에 대하여 수직으로 하여 적층 세라믹 콘덴서를 실장했을 때의 진동음을 측정한 시뮬레이션 결과를 나타내는 도면이며, (B)는 내부전극을 실장면에 대하여 수평으로 하여 적층 세라믹 콘덴서를 실장했을 때의 진동음을 측정한 시뮬레이션 결과를 나타내는 도면이다.
도 5는 랜드 패턴의 치수를 설명하기 위한 도면이다.
도 6은 중간 기판에 변형예 1에 따른 랜드 패턴을 마련하고, 그 중간 기판에 적층 세라믹 콘덴서를 실장한 상태의 사시도이다.
도 7은 중간 기판에 변형예 2에 따른 랜드 패턴을 마련하고, 그 중간 기판에 적층 세라믹 콘덴서를 실장한 상태의 사시도이다.
이하, 본 발명에 따른 실장 랜드 구조 및 적층 콘덴서 실장 구조의 적합한 실시의 형태에 대하여 도면을 참조하여 설명한다.
(실시형태 1)
도 1(A)는 랜드 패턴이 형성된 실시형태 1에 따른 기판의 평면도, 도 1(B)는 기판에 적층 세라믹 콘덴서를 실장한 상태의 사시도이다.
기판(100)은 절연성 수지에 의해 형성되고, 실장면에는 적층 세라믹 콘덴서(5) 및 다른 복수의 전자 부품이 실장된다. 도 1(A) 및 도 1(B)에 나타내는 기판(100)은 복수의 전자 부품이 실장되는 절연성 기판의 일부를 나타내고 있다. 기판(100)은 회로 기판이어도 되고, 회로 기판과 전자 부품 사이에 배치되는 중간 기판(인터포저)이어도 된다.
도 1(A) 및 도 1(B)에 나타내는 화살표(L)는, 적층 세라믹 콘덴서(5)가 기판(100)에 실장된 경우, 적층 세라믹 콘덴서(5)의 길이 방향과 일치하는 방향이다. 또한 화살표(W)는 적층 세라믹 콘덴서(5)의 폭 방향과 일치하는 방향이다. 화살표(H)는 적층 세라믹 콘덴서(5)의 높이 방향과 일치하는 방향(실장면의 법선 방향)이다.
우선, 적층 세라믹 콘덴서(5)에 대하여 설명한다. 적층 세라믹 콘덴서(5)는 내부전극 및 세라믹층이 교대로 적층되어 있다. 본 실시형태에서는, 적층 세라믹 콘덴서(5)는 내부전극이 기판(100)의 실장면에 대하여 수직이 되도록 실장되어도 되고, 내부전극이 실장면에 대하여 수평이 되도록 실장되어도 된다.
또한 내부전극과 실장면은 완전히 수직 또는 수평이 아니어도 되고, 거의 수직 또는 거의 수평이면 된다. 여기서, 거의 수직 또는 거의 수평이란, 실장면과 내부전극의 각도가 90도 또는 180도인 것에 한정되지 않고, 부품의 제조 또는 실장 정밀도에 의해 생기는 오차의 허용 범위를 포함한다.
도 2(A)는 내부전극이 실장면에 수직인 적층 세라믹 콘덴서(5)의 일부 투과 사시도이며, 도 2(B)는 내부전극이 실장면에 수평인 적층 세라믹 콘덴서(5)의 일부 투과 사시도이다.
적층 세라믹 콘덴서(5)는 적층체(50)를 포함하고 있다. 적층체(50)는 거의 직방체 형상의 세라믹 적층체이다. 거의 직방체 형상이란, 완전한 직방체 형상에 한정되지 않고, 전자 부품의 소망하는 성능을 확보하기 위해 허용할 수 있는 범위 등을 포함한다. 적층체(50)에는 세라믹층(유전체층)과 교대로 적층된, 평판상으로 이루어지는 직사각형상의 내부전극(55)을 가지고 있다. 적층체(50)의 내부전극(55)은 길이 방향의 양단부의 한쪽으로부터 노출되는 내부전극과, 다른 쪽으로부터 노출되는 내부전극을 가지고, 이들이 교대로 적층되어 있다.
도 2(A)의 적층 세라믹 콘덴서(5)는 내부전극(55)의 적층 방향이 폭 방향(W)이 되도록 적층되어 있다. 따라서, 도 2(A)에 나타내는 적층 세라믹 콘덴서(5)를 기판(100)에 실장한 경우, 내부전극(55)은 기판(100)의 실장면에 대하여 수직이 된다.
도 2(B)의 적층 세라믹 콘덴서(5)는 내부전극(55)의 적층 방향이 높이 방향(H)이 되도록 적층되어 있다. 따라서, 도 2(B)에 나타내는 적층 세라믹 콘덴서(5)를 기판(100)에 실장한 경우, 내부전극(55)은 기판(100)의 실장면에 대하여 수평이 된다.
적층체(50)의 길이 방향을 따라 대향하는 양단부에는 외부전극(51,52)이 형성되어 있다. 외부전극(51,52)은 양단부로부터 각각 노출된 내부전극(55)과 접속하고 있다. 외부전극(51,52)은 길이 방향(L)의 양단면 뿐 아니라, 길이 방향의 양단면으로부터 폭 방향(W)의 양측면, 천정면 및 바닥면에 걸쳐 펼쳐지도록 형성되어 있다.
또한 외부전극(51,52)에는 내(耐)부식성이나 도전성을 가미하여 소정의 금속 도금이 실시되어 있다. 또한 적층 세라믹 콘덴서(5)는 예를 들면 길이×폭이 3.2mm×1.6mm, 2.0mm×1.25mm, 1.6mm×0.8mm, 1.0mm×0.5mm, 0.6mm×0.3mm 등의 치수로 형성되어 있다.
도 1로 되돌아가, 기판(100)의 실장면에는 랜드 패턴(10,20)이 형성되어 있다. 랜드 패턴(10,20)은 본 발명의 제1랜드 패턴 및 제2랜드 패턴에 상당한다. 기판(100)에는 적층 세라믹 콘덴서(5)가 실장되고, 적층 세라믹 콘덴서(5)가 가지는 외부전극(51,52)이 랜드 패턴(10,20)에 접속되도록 되어 있다.
랜드 패턴(10,20)은 동 형상이며, 길이 방향(L)을 따라 배열되어 있다. 또한 랜드 패턴(10,20)은 길이 방향(L)에 직교하는 폭 방향(W)에 대하여 선 대칭이 되도록 형성되어 있다. 랜드 패턴(10,20)은 같은 구성이기 때문에, 여기서는 랜드 패턴(10)에 대하여 설명하고, 랜드 패턴(20)에 대해서는 대응하는 부호를 괄호 쓰기로 하여 설명한다.
랜드 패턴(10(20))은 각각이 직사각형상의 제1도체 패턴(11(21)), 제2도체 패턴(12(22)) 및 제3도체 패턴(13(23))을 가지고 있다. 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))은 폭방향(W)으로 격리하여, 길이 방향(L)을 따라 거의 평행하게 형성되어 있다.
제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))의 거리는 기판(100)에 실장되는 적층 세라믹 콘덴서(5)의 폭 방향의 길이와 거의 같다. 따라서, 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))에는 적층 세라믹 콘덴서(5)의 외부전극(51(52))에 있어서의 폭 방향의 양단부가 접합된다.
또한 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))은 길이 방향(L)을 따라 평행하게 형성되어 있지 않아도 되고, 적층 세라믹 콘덴서(5)가 실장되었을 때에, 적어도 일부에 적층 세라믹 콘덴서(5)의 모퉁이부가 접속되도록 형성되어 있으면 된다.
제3도체 패턴(13(23))은 폭방향(W)을 따라 형성되어 있고, 랜드 패턴(20(10))측의 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))의 단부와 접속되어 있다. 즉, 제3도체 패턴(13(23))은 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))을 가교하고 있다. 또한 제3도체 패턴(13(23))은 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))과 접속되어 있지 않아도 된다. 또한 제3도체 패턴(13(23))은 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))의 어느 한쪽과만 접속되어 있어도 된다. 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))은, 기판(100)의 실장면의 법선 방향으로부터 보아, 실장된 적층 세라믹 콘덴서(5)의 외부전극(51(52))과 제3도체 패턴(13(23))이 겹치면서, 외부전극(51(52))의 단면(적층체(50)의 단면에 상당하는 부분)과의 사이에 간극이 마련되어 있다. 바꾸어 말하면, 제1도체 패턴(11(21)), 제2도체 패턴(12(22)) 및 제3도체 패턴(13(23))에 의해 둘러싸인 도체 비형성 영역(A1(A2))은 일부가 실장되는 적층 세라믹 콘덴서(5)의 하측으로 들어가는 형상으로 되어 있다.
이상과 같이 형성된 랜드 패턴(10,20)에는 솔더 등의 접합제(60)에 의해 적층 세라믹 콘덴서(5)가 접합된다. 적층 세라믹 콘덴서(5)는 모퉁이부가 기판(100)에 접합제(60)에 의해 접합되어 있다. 모퉁이부는 제1능선부 및 제2능선부로 이루어진다. 제1능선부란, 적층체(50)의 바닥면에 마련된 외부전극(51(52)) 중 적층체(50)의 천정면의 법선 방향으로부터 보아 적층체(50)의 측면과 겹치는 부분이다. 제2능선부란, 적층체(50)의 바닥면에 마련된 외부전극(51(52)) 중 적층체(50)의 천정면의 법선 방향으로부터 보아 적층체(50)의 단면과 겹치는 부분이다.
적층 세라믹 콘덴서(5)에 기계적인 변형이 생길 경우, 적층 세라믹 콘덴서(5)의 모퉁이부 및 그 주변은 변형이 작은 부분이 된다. 이 때문에, 모퉁이부로 적층 세라믹 콘덴서(5)를 기판(100)에 고정함으로써, 적층 세라믹 콘덴서(5)의 기계적인 변형에 의한 진동을 기판(100)에 전달되기 어렵게 하여, 기판(100)의 진동음을 저감할 수 있다.
이상에 설명한 랜드 패턴(10,20)의 형상은, 구리 등의 도체 금속의 형상 또는/및 도체 금속 표면에 형성된 레지스트의 형상에 의해 정해진다. 또한 랜드 패턴(10,20)의 형상은 도체 금속의 적어도 일부를 펀칭하도록 기판에 스루홀을 형성함으로써도 정해진다.
또한 제3도체 패턴(13(23))을 형성함으로써, 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))에 놓여지는 접합제(60)가 제3도체 패턴(13(23))에 흘러들어가기 때문에, 접합제(60)에 의한 솔더 필렛의 높이를 낮게 할 수 있다. 이것에 의해, 적층 세라믹 콘덴서(5)에 생기는 진동이, 솔더 필렛을 통해 기판(100)에 전달되는 것을 억제하여, 진동음을 저감할 수 있다.
또한 제3도체 패턴(13(23))은, 폭이, 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))보다도 굵게 함으로써 솔더 필렛을 보다 낮게 할 수 있다.
이하에 적층 세라믹 콘덴서(5)에 생기는 기계적인 변형에 대하여 설명한다.
도 3(A)는 내부전극(55)을 실장면에 대하여 수직으로 하여 실장한 적층 세라믹 콘덴서(5)의 변형을 설명하기 위한 개략도, 도 3(B)는 내부전극(55)을 실장면에 대하여 수평으로 하여 실장한 적층 세라믹 콘덴서(5)의 변형을 설명하기 위한 개략도이다. 도 3(A) 및 도 3(B)에 있어서, 검게 칠해진 영역은 변위량이 큰 영역을 나타내고 있다.
세라믹스의 압전 및 전왜 효과에 의해, 전압이 인가되면, 내부전극(55)에 끼인 유전체층에 기계적인 변형이 생기고, 도 3(A)에 나타내는 적층 세라믹 콘덴서(5)는 폭 방향(W)을 따라 외측으로 신장하고, 높이 방향(H)을 따라 내측으로 위축한다. 도 3(B)에 나타내는 적층 세라믹 콘덴서(5)는 높이 방향(H)을 따라 외측으로 신장하고, 길이 방향(L)을 따라 내측으로 위축한다.
도 3(A) 및 도 3(B)의 어느 적층 세라믹 콘덴서(5)이든, 내부전극(55)에 끼인 유전체층으로부터 떨어진 위치에 있는 제1능선부, 특히 가장 떨어진 위치에 있는 모퉁이부(도면 중의 파선 영역)의 변위는 작게 되어 있다. 또한 외부전극(51(52))의 각 모퉁이부로부터 높이 방향(H)에 있는 모퉁이부에 대해서도, 변위는 작게 되어 있다. 따라서, 도 1(B)에 나타내는 바와 같이, 각 제1능선부, 특히 각 모퉁이부로 적층 세라믹 콘덴서(5)를 기판(100)에 고정함으로써, 적층 세라믹 콘덴서(5)로부터 기판(100)으로 전달되는 진동을 저감할 수 있고, 적층 세라믹 콘덴서(5)가 변형될 때에 생기는 진동음을 저감할 수 있다.
다음으로, 기판(100)의 진동음을 보다 효과적으로 저감할 수 있는 랜드 패턴(10,20)의 치수에 대하여 설명한다. 이하에서는 길이 1.6mm, 폭 0.8mm, 높이 0.8mm의 크기의 적층 세라믹 콘덴서를 사용하는 것으로서 설명한다.
도 4(A)는 내부전극(55)을 실장면에 대하여 수직으로 하여 적층 세라믹 콘덴서(5)를 실장했을 때의 진동음을 측정한 시뮬레이션 결과를 나타내는 도면이다. 도 4(B)는 내부전극(55)을 실장면에 대하여 수평으로 하여 적층 세라믹 콘덴서(5)를 실장했을 때의 진동음을 측정한 시뮬레이션 결과를 나타내는 도면이다.
도 5는 랜드 패턴(10,20)의 치수를 설명하기 위한 도면이다. 본 실시형태에서는, 랜드 패턴(10,20)의 사이의 길이(X)는 0.8mm, 랜드 패턴(10,20)의 길이 방향(L)의 길이(Y)는 0.6mm, 랜드 패턴(10,20)의 폭 방향(W)의 길이(Z)는 0.8mm로 한다. 또한 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22)) 사이의 갭(g), 제3도체 패턴(13(23))의 길이(길이 방향(L)에 따른 길이)(b)로 한다.
도 4(A) 및 도 4(B)에 나타내는 시뮬레이션 결과는 길이(b) 및 갭(g)의 각 값을 바꾸었을 때의 진동음의 측정 결과이다. 도 4(A) 및 도 4(B)에서는, 가로축에 길이(b)[mm], 세로축에 기판(100)의 음 레벨[dB]을 나타내고, 갭(g)을 0.2, 0.4, 0.6으로 했을 때의 음 레벨의 천이를 나타내고 있다.
갭(g)을 길게 하는, 즉 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))의 폭을 가늘게 하면, 랜드 패턴(10,20)과 적층 세라믹 콘덴서(5)의 접합 면적은 작아진다. 이 때문에, 적층 세라믹 콘덴서(5)에 생긴 기계적인 변형의 기판(100)으로의 전달량이 적어진다. 따라서, 도 4(A) 및 도 4(B)에 나타내는 바와 같이, 갭(g)을 길게 함에 따라, 기판(100)의 진동음의 음 레벨을 작게 할 수 있다.
또한 도 4(A)와 도 4(B)와 대비하면, 내부전극(55)을 실장면에 대하여 수직으로 하여 적층 세라믹 콘덴서(5)를 실장한 경우의 진동음은, 내부전극(55)을 수평으로 한 경우에 비해, 수 dB~10dB정도 저감할 수 있는 것을 알 수 있다.
또한 제3도체 패턴(13(23))이 적층 세라믹 콘덴서(5)의 외부전극(51,52)의 아래쪽에 형성되어 있기 때문에, 갭(g)을 길게 하는, 즉 제3도체 패턴(13(23))을 형성함으로써, 적층 세라믹 콘덴서(5)의 접합 강도를 확보할 수 있기 때문에, 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))의 폭을 가늘게 할 수 있고, 그 결과, 진동음을 보다 저감시킬 수 있다.
(실시형태 2)
이하에 본 발명에 따른 실시형태 2에 대하여 설명한다. 본 실시형태에서는, 랜드 패턴(10,20)이 제3도체 패턴(13,23)을 가지지 않는 구성으로 한 점에서, 실시형태 1과 상이하다. 즉, 본 실시형태에 따른 랜드 패턴(10,20)에서는, 도 5에서 설명한 길이(b)를 "0"으로 하고 있다. 이 경우에도 음 레벨을 저감시킬 수 있다.
도 4에 있어서, 길이 b=0일 때의 음 레벨을 보면, 갭(g)이 커짐에 따라, 바꾸어 말하면, 제1도체 패턴(11(21)) 및 제2도체 패턴(12(22))의 폭이 가늘어짐에 따라, 음 레벨이 저감하고 있는 것을 알 수 있다.
또한 이 갭(g)은 값이 클수록 진동음의 음 레벨을 저감할 수 있다. 그러나 갭(g)이 크면 랜드 패턴(10,20)과 적층 세라믹 콘덴서(5)의 접합 신뢰도가 저하한다. 이 때문에, 갭(g)은 랜드 패턴(10,20)과 적층 세라믹 콘덴서(5)의 접합 신뢰도를 확보하면서, 진동음의 음 레벨을 저감할 수 있는 값으로 하는 것이 바람직하다.
(변형예 1)
랜드 패턴(10,20)의 변형예 1에 따른 랜드 패턴(10A,20A)에 대하여 도 6을 사용하여 설명한다. 도 6은 중간 기판에 랜드 패턴(10A,20A)을 마련하고, 그 중간 기판에 적층 세라믹 콘덴서(5)를 실장한 상태의 사시도이다. 도 6에서는 내부전극(55) 및 솔더는 생략하고 있다.
랜드 패턴(10A,20A)은 회로 기판(100A)과 적층 세라믹 콘덴서(5) 사이에 배치되는 중간 기판에 마련된다.
중간 기판(80)은 회로 기판(100A)과 적층 세라믹 콘덴서(5) 사이에 배치된다. 이 중간 기판(80)상에는 랜드 패턴(10A,20A)이 형성되어 있다. 랜드 패턴(10A,20A)은 직사각형상의 랜드 패턴이 형성되고, 중간 기판(80)과 함께 관통한 원호형의 홈인 스루홀(81,82)이 형성됨으로써 각각 구성되어 있다. 도 1의 랜드 패턴(10,20)은 직사각형상의 도체 비형성 영역(A1,A2)을 가지고 있는데 대하여, 도 6의 랜드 패턴(10A,20A)은 중간 기판(80)의 스루홀(81,82)과 동 형상이 되는 원호 형상의 도체 비형성 영역(A3,A4)을 가지고 있다.
적층 세라믹 콘덴서(5)는 이 랜드 패턴(10A,20A)에 외부전극(51,52)이 접합되도록 실장된다. 또한 회로 기판(100A)에는, 중간 기판(80)을 실장하기 위한 랜드 패턴(101,102)이 형성되고, 솔더에 의해 접합된다.
이 구성으로 한 경우, 상술의 실시형태와 마찬가지로, 적층 세라믹 콘덴서(5)의 각 제1능선부, 특히 각 모퉁이부로 중간 기판(80)에 고정되기 때문에, 적층 세라믹 콘덴서(5)로부터 중간 기판(80)을 통해 기판(100A)으로 전달되는 진동을 저감할 수 있고, 적층 세라믹 콘덴서가 변형될 때에 회로 기판(100A)으로부터 생기는 진동음을 저감할 수 있다.
또한 회로 기판(100A)으로부터 적층 세라믹 콘덴서(5)로의 솔더의 젖어 오름(솔더 필렛)이 중간 기판(80)에 의해 규제된다. 이 때문에, 진동음을 저감시킬 수 있다. 또한 스루홀(81,82)을 이용한 랜드 패턴(10A,20A)에 의해, 스루홀(81,82)에 솔더가 머물러, 회로 기판(100A)으로부터 적층 세라믹 콘덴서(5)로의 솔더의 젖어 오름이 더욱 규제된다. 이것에 의해, 진동음의 저감 효과를 더욱 높일 수 있다. 또한 내부전극(55)을 실장면에 대하여 수직으로 하여 적층 세라믹 콘덴서(5)를 실장하는 편이 진동음을 보다 저감할 수 있으므로 보다 바람직하다.
(변형예 2)
랜드 패턴(10,20)의 변형예 2에 따른 랜드 패턴(10B,20B)에 대하여, 도 7을 사용하여 설명한다. 도 7은 중간 기판(80)에 랜드 패턴(10B,20B)을 마련하고, 그 중간 기판(80)에 적층 세라믹 콘덴서(5)를 실장한 상태의 사시도이다. 도 7에서는 내부전극(55) 및 솔더는 생략하고 있다.
랜드 패턴(10B,20B)은, 각각 회로 기판(100B)과 적층 세라믹 콘덴서(5) 사이에 배치되는 중간 기판(80)에 마련되고, 각각 제1도체 패턴과 제2도체 패턴을 가지며, 각각 제1도체 패턴과 제2도체 패턴 사이를 가교하는 제3도체 패턴을 가지지 않는다.
랜드 패턴(10B,20B)은 각각 직사각형상의 제1도체 패턴과 제2도체 패턴이 형성되고, 중간 기판(80)과 함께 관통한 원호형의 홈인 스루홀(81,82)이 형성됨으로써 각각 구성되어 있다. 랜드 패턴(10B,20B)은 각각 중간 기판의 스루홀(81,82)과 동 형상이 되는 원호 형상에 일부 따른 형상이다. 도체 비형성 영역(A5,A6)은 각각의 원호 형상의 일부가 더욱 직사각형상으로 볼록하게 되어 있는 형상을 가지고 있다.
이 구성으로 한 경우, 상술한 변형예 1과 마찬가지로, 적층 세라믹 콘덴서의 각 제1능선부, 특히 각 모통이부로 중간 기판(80)에 고정되어, 진동음을 저감할 수 있다. 또한 회로 기판(100B)으로부터 적층 세라믹 콘덴서(5)로의 솔더의 젖어 오름(솔더 필렛)이 중간 기판(80)에 의해 규제된다. 이 때문에, 진동음을 저감시킬 수 있다. 또한 스루홀(81,82)을 이용한 랜드 패턴(10B,20B)에 의해, 스루홀(81,82)에 솔더가 머물러, 회로 기판(100B)으로부터 적층 세라믹 콘덴서(5)로의 솔더의 젖어 오름이 더욱 규제된다. 이것에 의해, 진동음의 저감 효과를 더욱 높일 수 있다.
또한 제1도체 패턴과 제2도체 패턴의 사이를 가교하지 않는 제3도체 패턴을 가지고 있어도 된다.
또한 내부전극(55)을 실장면에 대하여 수직으로 하여 적층 세라믹 콘덴서(5)를 실장하는 편이 진동음을 보다 저감할 수 있으므로, 보다 바람직하다.
5: 적층 세라믹 콘덴서
10, 20, 10A, 20A, 10B, 20B: 랜드 패턴
11, 21: 제1도체 패턴
12, 22: 제2도체 패턴
13, 23: 제3도체 패턴
51, 52: 외부전극
55: 내부전극
60: 접합제
80: 중간 기판
100, 100A, 100B: 회로 기판
L: 길이 방향
W: 폭 방향
H: 높이 방향

Claims (11)

  1. 서로 대향하는 천정면과 바닥면, 상기 천정면 및 상기 바닥면과 직교하여 서로 대향하는 한 쌍의 단면, 상기 바닥면과 상기 단면과 직교하여 서로 대향하는 한 쌍의 측면으로 이루어지는 거의 직방체 형상의 소체와, 상기 소체의 각 상기 단면으로부터 상기 바닥면에 걸쳐 연설(延設)되며, 상기 소체의 단면 전체를 덮는 외부전극을 가지는 적층 콘덴서와,
    상기 적층 콘덴서의 상기 바닥면이 대향하여 실장되는 실장면과, 상기 실장면에 형성되고, 상기 외부전극과 접합하는 제1랜드 패턴 및 제2랜드 패턴을 가지는 기판을 포함하는 적층 콘덴서의 실장 구조체에 있어서,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각,
    상기 측면을 연결하는 방향으로 격리하여 형성된 제1도체 패턴 및 제2도체 패턴과,
    상기 제1도체 패턴 및 상기 제2도체 패턴의 사이에 형성된 제3도체 패턴을 가지고,
    상기 제1도체 패턴 및 상기 제2도체 패턴은,
    상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 측면과 겹치는 제1능선부와 접합하고,
    상기 제3도체 패턴은,
    상기 실장면의 법선 방향으로부터 보아, 상기 외부전극과 겹치며, 상기 소체의 단면에 대응하는 상기 외부전극의 단면과의 사이에 간극이 마련되도록 배치되어 있고,
    상기 제1도체 패턴, 상기 제2도체 패턴 및 상기 제3도체 패턴은, 상기 실장면의 법선 방향으로부터 보아, 상기 외부전극의 단면의 중앙과 겹치지 않도록 형성되어 있는 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  2. 제1항에 있어서,
    상기 제1도체 패턴 및 상기 제2도체 패턴은 상기 제1능선부와, 상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 소체의 단면과 겹치는 제2능선부로 이루어지는 모퉁이부와 접합하는 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  3. 제1항 또는 제2항에 있어서,
    제3도체 패턴은 상기 제1도체 패턴 및 상기 제2도체 패턴의 적어도 한쪽과 접속하고 있는 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  4. 제1항 또는 제2항에 있어서,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각 상기 실장면의 법선 방향으로부터 보아, 상기 제1도체 패턴, 상기 제2도체 패턴 및 상기 제3도체 패턴에 둘러싸인 도체 비형성 영역이 원호(圓弧) 형상인 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  5. 제4항에 있어서,
    상기 기판은, 상기 실장면의 법선 방향으로부터 보아, 상기 도체 비형성 영역의 바로 아래에 상기 원호 형상과 동 형상의 홈이 마련되어 있는 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  6. 제1항 또는 제2항에 있어서,
    상기 적층 콘덴서의 상기 소체는, 평판상의 내부 도체를 내부에 포함하고, 상기 내부 도체의 평면이 상기 기판의 실장면에 거의 수직인 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  7. 서로 대향하는 천정면과 바닥면, 상기 천정면 및 상기 바닥면과 직교하여 서로 대향하는 한 쌍의 단면, 상기 바닥면과 상기 단면과 직교하여 서로 대향하는 한 쌍의 측면으로 이루어지는 거의 직방체 형상의 소체와, 상기 소체의 각 상기 단면으로부터 상기 바닥면에 걸쳐 연설되며, 상기 소체의 단면 전체를 덮는 외부전극을 가지는 적층 콘덴서가 실장되는 실장면을 가지는 기판과, 상기 실장면에 형성되고, 상기 외부전극과 접합할 제1랜드 패턴 및 제2랜드 패턴을 포함하는 실장 랜드 구조체에 있어서,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각,
    상기 측면을 연결하는 방향으로 격리하여 형성된 제1도체 패턴 및 제2도체 패턴과,
    상기 제1도체 패턴 및 상기 제2도체 패턴의 사이에 형성된 제3도체 패턴을 가지고,
    상기 제1도체 패턴 및 상기 제2도체 패턴은,
    상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 측면과 겹치는 제1능선부와 접합할 부분을 가지며,
    상기 제3도체 패턴은,
    상기 실장면의 법선 방향으로부터 보아, 상기 외부전극과 겹치고, 상기 소체의 단면에 대응하는 상기 외부전극의 단면과의 사이에 간극이 마련되도록 배치되어 있으며,
    상기 제1도체 패턴, 상기 제2도체 패턴 및 상기 제3도체 패턴은, 상기 실장면의 법선 방향으로부터 보아, 상기 외부전극의 단면의 중앙과 겹치지 않도록 형성되어 있는 것을 특징으로 하는 실장 랜드 구조체.
  8. 제7항에 있어서,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각 상기 실장면의 법선 방향으로부터 보아, 상기 제1도체 패턴, 상기 제2도체 패턴 및 상기 제3도체 패턴에 둘러싸인 도체 비형성 영역이 원호 형상인 것을 특징으로 하는 실장 랜드 구조체.
  9. 제8항에 있어서,
    상기 기판은 상기 실장면의 법선 방향으로부터 보아, 상기 도체 비형성 영역의 바로 아래에 상기 원호 형상과 동 형상의 홈이 마련되어 있는 것을 특징으로 하는 실장 랜드 구조체.
  10. 서로 대향하는 천정면과 바닥면, 상기 천정면 및 상기 바닥면과 직교하여 서로 대향하는 한 쌍의 단면, 상기 바닥면과 상기 단면과 직교하여 서로 대향하는 한 쌍의 측면으로 이루어지는 거의 직방체 형상의 소체와 상기 소체의 각 상기 단면으로부터 상기 바닥면에 걸쳐 연설된 외부전극을 가지는 적층 콘덴서와,
    상기 적층 콘덴서의 상기 바닥면이 대향하여 실장되는 실장면과, 상기 실장면에 형성되고, 상기 외부전극과 접합하는 제1랜드 패턴 및 제2랜드 패턴을 가지는 기판을 포함하는 적층 콘덴서의 실장 구조체에 있어서,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각,
    상기 측면을 연결하는 방향으로 격리하여 형성된 제1도체 패턴 및 제2도체 패턴을 가지고,
    상기 제1도체 패턴 및 상기 제2도체 패턴은,
    상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 측면과 겹치는 제1능선부와 접합하며,
    상기 제1도체 패턴 및 상기 제2도체 패턴은, 상기 실장면의 법선 방향으로부터 보아, 상기 단면측의 외부전극의 중앙과 겹치지 않도록 형성되고,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각 같은 하나의 원으로 컷팅된 것 같이 일부가 원호 형상으로 움푹 패인 형상이며,
    상기 기판은, 상기 실장면의 법선 방향으로부터 보아, 상기 원으로 컷팅된 홈이 마련되어 있는 것을 특징으로 하는 적층 콘덴서의 실장 구조체.
  11. 서로 대향하는 천정면과 바닥면, 상기 천정면 및 상기 바닥면과 직교하여 서로 대향하는 한 쌍의 단면, 상기 바닥면과 상기 단면과 직교하여 서로 대향하는 한 쌍의 측면으로 이루어지는 거의 직방체 형상의 소체와 상기 소체의 각 상기 단면으로부터 상기 바닥면에 걸쳐 연설된 외부전극을 가지는 적층 콘덴서가 실장되는 실장면을 가지는 기판과, 상기 실장면에 형성되고, 상기 외부전극과 접합할 제1랜드 패턴 및 제2랜드 패턴을 포함하는 실장 랜드 구조체에 있어서,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각,
    상기 측면을 연결하는 방향으로 격리하여 형성된 제1도체 패턴 및 제2도체 패턴을 가지고,
    상기 제1도체 패턴 및 상기 제2도체 패턴은,
    상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 측면과 겹치는 제1능선부와 접합할 부분을 가지고,
    상기 제1도체 패턴 및 상기 제2도체 패턴은, 상기 실장면의 법선 방향으로부터 보아, 상기 단면측의 외부전극의 중앙과 겹치지 않도록 형성되며,
    상기 제1도체 패턴 및 상기 제2도체 패턴은 상기 제1능선부와, 상기 바닥면에 마련된 상기 외부전극 중 상기 천정면의 법선 방향으로부터 보아 상기 단면과 겹치는 제2능선부로 이루어지는 모퉁이부와 접합하고,
    상기 제1랜드 패턴 및 상기 제2랜드 패턴은 각각 같은 하나의 원으로 컷팅된 것 같이 일부가 원호 형상으로 움푹 패인 형상이며,
    상기 기판은, 상기 실장면의 법선 방향으로부터 보아, 상기 원으로 컷팅된 홈이 마련되어 있는 것을 특징으로 하는 실장 랜드 구조체.
KR1020130094699A 2012-08-10 2013-08-09 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체 KR101552247B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012177640 2012-08-10
JPJP-P-2012-177640 2012-08-10
JPJP-P-2013-101185 2013-05-13
JP2013101185A JP5888281B2 (ja) 2012-08-10 2013-05-13 実装ランド構造体及び積層コンデンサの実装構造体

Publications (2)

Publication Number Publication Date
KR20140020805A KR20140020805A (ko) 2014-02-19
KR101552247B1 true KR101552247B1 (ko) 2015-09-10

Family

ID=50050313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130094699A KR101552247B1 (ko) 2012-08-10 2013-08-09 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체

Country Status (4)

Country Link
US (1) US9095073B2 (ko)
JP (1) JP5888281B2 (ko)
KR (1) KR101552247B1 (ko)
CN (1) CN103578744B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6011573B2 (ja) 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP6024693B2 (ja) 2014-03-24 2016-11-16 株式会社村田製作所 電子部品
KR102059442B1 (ko) * 2017-08-22 2019-12-27 삼성전기주식회사 복합 전자부품, 그 실장 기판
KR102426211B1 (ko) * 2017-10-02 2022-07-28 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
US10658118B2 (en) * 2018-02-13 2020-05-19 Samsung Electro-Mechanics Co., Ltd. Electronic component and board having the same
JP7107712B2 (ja) 2018-03-19 2022-07-27 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102500116B1 (ko) * 2018-04-19 2023-02-15 삼성전기주식회사 복합 전자부품
KR102561930B1 (ko) 2018-05-04 2023-08-01 삼성전기주식회사 전자 부품
KR102538898B1 (ko) 2018-06-08 2023-06-01 삼성전기주식회사 전자 부품
KR102089703B1 (ko) 2018-08-07 2020-03-16 삼성전기주식회사 적층형 전자 부품
KR102551218B1 (ko) 2018-08-07 2023-07-03 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR102041725B1 (ko) * 2018-09-06 2019-11-06 삼성전기주식회사 전자 부품
KR102129920B1 (ko) 2018-10-12 2020-07-03 삼성전기주식회사 적층 세라믹 전자부품 및 그에 포함된 인터포저
KR20200064551A (ko) 2018-11-29 2020-06-08 삼성전기주식회사 전자 부품
KR20210026117A (ko) 2019-08-29 2021-03-10 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
KR20190116169A (ko) 2019-09-09 2019-10-14 삼성전기주식회사 적층형 전자 부품 및 그 실장 기판
JP2021174867A (ja) * 2020-04-24 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022073626A (ja) * 2020-11-02 2022-05-17 Tdk株式会社 積層コイル部品及び積層コイル部品の実装構造
WO2023121057A1 (ko) * 2021-12-20 2023-06-29 주식회사 아모텍 세라믹 커패시터 및 이의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068841A (ja) * 1999-08-27 2001-03-16 Sony Corp プリント配線基板
JP2004335657A (ja) 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03156905A (ja) * 1989-11-14 1991-07-04 Mitsubishi Electric Corp 積層形コンデンサを用いた電子部品
JPH04314389A (ja) 1991-04-12 1992-11-05 Matsushita Electric Ind Co Ltd 電子部品の半田付け方法
JPH0555084A (ja) * 1991-08-22 1993-03-05 Murata Mfg Co Ltd 積層チツプコンデンサ
JPH0855752A (ja) * 1994-08-10 1996-02-27 Taiyo Yuden Co Ltd 積層コンデンサの実装方法及び積層コンデンサ
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
JP2002111170A (ja) * 2000-09-29 2002-04-12 Mitsumi Electric Co Ltd プリント基板に於ける金属板の取付機構
US7645940B2 (en) * 2004-02-06 2010-01-12 Solectron Corporation Substrate with via and pad structures
CN1993783B (zh) 2004-12-24 2010-09-01 株式会社村田制作所 多层电容器及其安装结构
JP2007080969A (ja) * 2005-09-12 2007-03-29 Sony Corp プリント配線板及びプリント配線板の製造方法
WO2009001842A1 (ja) * 2007-06-27 2008-12-31 Murata Manufacturing Co., Ltd. 積層セラミック電子部品及びその実装構造
JP2009130147A (ja) * 2007-11-26 2009-06-11 Shinko Electric Ind Co Ltd チップ状電子部品およびチップ状電子部品の実装方法
CN103299382B (zh) * 2010-12-28 2017-05-24 株式会社村田制作所 电子部件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068841A (ja) * 1999-08-27 2001-03-16 Sony Corp プリント配線基板
JP2004335657A (ja) 2003-05-06 2004-11-25 Tdk Corp 底面電極チップ部品の表面実装用ランドパターン、表面実装方法、緩衝基板及び電子部品

Also Published As

Publication number Publication date
JP2014057046A (ja) 2014-03-27
CN103578744B (zh) 2016-12-28
JP5888281B2 (ja) 2016-03-16
CN103578744A (zh) 2014-02-12
KR20140020805A (ko) 2014-02-19
US9095073B2 (en) 2015-07-28
US20140041914A1 (en) 2014-02-13

Similar Documents

Publication Publication Date Title
KR101552247B1 (ko) 실장 랜드 구조체 및 적층 콘덴서의 실장 구조체
KR101562597B1 (ko) 전자부품
KR101529900B1 (ko) 전자부품
KR101506256B1 (ko) 칩 부품 구조체 및 제조방법
KR101656294B1 (ko) 전자부품
KR102463337B1 (ko) 적층형 전자 부품 및 그 실장 기판
JP5874682B2 (ja) コンデンサ部品及びコンデンサ部品実装構造体
KR102516765B1 (ko) 적층형 전자 부품 및 그 실장 기판
KR101973419B1 (ko) 복합 전자 부품 및 그 실장 기판
JP5532087B2 (ja) 実装構造
KR101491758B1 (ko) 적층 콘덴서의 실장 구조체 및 적층 콘덴서
JP5459368B2 (ja) チップ部品構造体
JP2018207090A (ja) 積層型電子部品及びその実装基板、並びに電子装置
KR20190098016A (ko) 전자 부품 및 그 실장 기판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190822

Year of fee payment: 5