JP2017135290A5 - - Google Patents

Download PDF

Info

Publication number
JP2017135290A5
JP2017135290A5 JP2016014726A JP2016014726A JP2017135290A5 JP 2017135290 A5 JP2017135290 A5 JP 2017135290A5 JP 2016014726 A JP2016014726 A JP 2016014726A JP 2016014726 A JP2016014726 A JP 2016014726A JP 2017135290 A5 JP2017135290 A5 JP 2017135290A5
Authority
JP
Japan
Prior art keywords
pad
electronic component
substrate
diameter
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016014726A
Other languages
English (en)
Other versions
JP6566879B2 (ja
JP2017135290A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2016014726A priority Critical patent/JP6566879B2/ja
Priority claimed from JP2016014726A external-priority patent/JP6566879B2/ja
Priority to US15/409,766 priority patent/US9935053B2/en
Publication of JP2017135290A publication Critical patent/JP2017135290A/ja
Publication of JP2017135290A5 publication Critical patent/JP2017135290A5/ja
Application granted granted Critical
Publication of JP6566879B2 publication Critical patent/JP6566879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本電子部品内蔵基板は、第1パッド、前記第1パッド上に形成され、前記第1パッドを選択的に露出する第1開口部を備えた第1ソルダーレジスト層、及び、前記第1ソルダーレジスト層上に形成され、前記第1開口部を介して前記第1パッドと電気的に接続された接続パッド、を備えた第1基板と、第2パッド、及び、前記第2パッド上に形成され、前記第2パッドを選択的に露出する第2開口部を備えた第2ソルダーレジスト層、を備えた第2基板と、前記第1基板の前記第1ソルダーレジスト層上に実装された電子部品と、を有し、前記第2基板は、前記第2パッドを前記接続パッド側に向け、前記電子部品を挟んで前記第1基板上に積層され、前記接続パッドと前記第2パッドとは、基板接続部材を介して電気的に接続され、前記第1パッドの直径は、前記第2パッドの直径よりも小さく、前記接続パッドの直径は、前記第1パッドの直径及び前記第2開口部の直径よりも大きいことを要件とする。

Claims (8)

  1. 第1パッド、
    前記第1パッド上に形成され、前記第1パッドを選択的に露出する第1開口部を備えた第1ソルダーレジスト層、
    及び、前記第1ソルダーレジスト層上に形成され、前記第1開口部を介して前記第1パッドと電気的に接続された接続パッド、を備えた第1基板と、
    第2パッド、
    及び、前記第2パッド上に形成され、前記第2パッドを選択的に露出する第2開口部を備えた第2ソルダーレジスト層、を備えた第2基板と、
    前記第1基板の前記第1ソルダーレジスト層上に実装された電子部品と、を有し、
    前記第2基板は、前記第2パッドを前記接続パッド側に向け、前記電子部品を挟んで前記第1基板上に積層され、
    前記接続パッドと前記第2パッドとは、基板接続部材を介して電気的に接続され、
    前記第1パッドの直径は、前記第2パッドの直径よりも小さく、
    前記接続パッドの直径は、前記第1パッドの直径及び前記第2開口部の直径よりも大きい電子部品内蔵基板。
  2. 前記第2開口部の直径は、前記第1パッドの直径よりも大きい請求項1に記載の電子部品内蔵基板。
  3. 前記基板接続部材及び前記電子部品を封止して、前記第1基板と前記第2基板との間に充填された樹脂を有し、
    前記樹脂は、前記接続パッドの側面を被覆している請求項1又は2に記載の電子部品内蔵基板。
  4. 前記第1パッドを複数個備え、
    隣接する前記第1パッド間に配線パターンが配置されている請求項1乃至3の何れか一項に記載の電子部品内蔵基板。
  5. 前記第1パッドと同一配線層に電子部品接続用パッドを有し、
    前記第1ソルダーレジスト層は、前記電子部品接続用パッドを選択的に露出する第3開口部を備え、
    前記電子部品は、前記第3開口部を介して前記電子部品接続用パッドと電気的に接続されている請求項1乃至4の何れか一項に記載の電子部品内蔵基板。
  6. 前記基板接続部材は、コアと、前記コアの外周面を被覆する導電材料と、を備えたコア付きのはんだボールである請求項1乃至5の何れか一項に記載の電子部品内蔵基板。
  7. 前記基板接続部材は、直径の寸法より高さが高い柱状の金属ポストである請求項1乃至5の何れか一項に記載の電子部品内蔵基板。
  8. 前記電子部品は半導体チップであり、
    前記半導体チップは、回路形成面を前記第1基板側に向けてフリップチップ実装されている請求項1乃至の何れか一項に記載の電子部品内蔵基板。
JP2016014726A 2016-01-28 2016-01-28 電子部品内蔵基板 Active JP6566879B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016014726A JP6566879B2 (ja) 2016-01-28 2016-01-28 電子部品内蔵基板
US15/409,766 US9935053B2 (en) 2016-01-28 2017-01-19 Electronic component integrated substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016014726A JP6566879B2 (ja) 2016-01-28 2016-01-28 電子部品内蔵基板

Publications (3)

Publication Number Publication Date
JP2017135290A JP2017135290A (ja) 2017-08-03
JP2017135290A5 true JP2017135290A5 (ja) 2019-01-17
JP6566879B2 JP6566879B2 (ja) 2019-08-28

Family

ID=59387036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016014726A Active JP6566879B2 (ja) 2016-01-28 2016-01-28 電子部品内蔵基板

Country Status (2)

Country Link
US (1) US9935053B2 (ja)
JP (1) JP6566879B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10177011B2 (en) * 2017-04-13 2019-01-08 Powertech Technology Inc. Chip packaging method by using a temporary carrier for flattening a multi-layer structure
JP7202785B2 (ja) * 2018-04-27 2023-01-12 新光電気工業株式会社 配線基板及び配線基板の製造方法
KR102592327B1 (ko) * 2018-10-16 2023-10-20 삼성전자주식회사 반도체 패키지
JP7196936B2 (ja) * 2018-12-10 2022-12-27 凸版印刷株式会社 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
WO2020146282A1 (en) * 2019-01-07 2020-07-16 Tesla, Inc. Packaged device having embedded array of components
JP7451880B2 (ja) * 2019-05-20 2024-03-19 Toppanホールディングス株式会社 半導体パッケージおよび製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100892935B1 (ko) 2005-12-14 2009-04-09 신꼬오덴기 고교 가부시키가이샤 칩 내장 기판 및 칩 내장 기판의 제조방법
JP2008078343A (ja) * 2006-09-21 2008-04-03 Cmk Corp プリント配線板及びその製造方法
JP5054440B2 (ja) * 2007-06-15 2012-10-24 新光電気工業株式会社 電子部品内蔵基板の製造方法及び電子部品内蔵基板
JP2010232616A (ja) * 2009-03-30 2010-10-14 Nec Corp 半導体装置及び配線基板
JP2015076465A (ja) * 2013-10-08 2015-04-20 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
KR20150092881A (ko) * 2014-02-06 2015-08-17 엘지이노텍 주식회사 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP6375121B2 (ja) * 2014-02-27 2018-08-15 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015162660A (ja) * 2014-02-28 2015-09-07 イビデン株式会社 プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP2015170725A (ja) * 2014-03-07 2015-09-28 イビデン株式会社 複合基板

Similar Documents

Publication Publication Date Title
JP2017135290A5 (ja)
US7968991B2 (en) Stacked package module and board having exposed ends
JP2009260255A5 (ja)
TWI512926B (zh) 電路板層疊封裝結構及其製作方法
TWI576928B (zh) 模封互連基板及其製造方法
JP2008226945A (ja) 半導体装置およびその製造方法
JP2010251662A5 (ja)
JP2010272681A5 (ja)
JP2011146489A (ja) 半導体装置
US20080230892A1 (en) Chip package module
KR20070054553A (ko) 반도체 패키지 및 그 제조 방법
JP2009277916A5 (ja)
JP2014045051A5 (ja)
JP2015115558A (ja) 半導体装置
US20160095219A1 (en) Printed wiring board and semiconductor device having the same
JP2009147165A5 (ja)
TWI531283B (zh) 連接基板及層疊封裝結構
JP2016225414A5 (ja)
TWI611523B (zh) 半導體封裝件之製法
TW201709461A (zh) 封裝基板
CN103151274A (zh) 半导体元件及其制造方法
TWI530240B (zh) 電路板及其製作方法
TWI613771B (zh) 半導體封裝
JP2012212831A (ja) 複合配線基板
JP2012190871A (ja) 半導体装置およびその製造方法