JP2015170725A - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP2015170725A
JP2015170725A JP2014044520A JP2014044520A JP2015170725A JP 2015170725 A JP2015170725 A JP 2015170725A JP 2014044520 A JP2014044520 A JP 2014044520A JP 2014044520 A JP2014044520 A JP 2014044520A JP 2015170725 A JP2015170725 A JP 2015170725A
Authority
JP
Japan
Prior art keywords
substrate
metal post
solder
metal
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014044520A
Other languages
English (en)
Inventor
外茂也 台蔵
Tomoya Taizo
外茂也 台蔵
武馬 足立
Takema Adachi
武馬 足立
剛士 古澤
Takeshi Furusawa
剛士 古澤
航 中村
Wataru Nakamura
航 中村
勇希 伊藤
Yuki Ito
勇希 伊藤
裕樹 吉川
Yuki Yoshikawa
裕樹 吉川
智義 平林
Tomoyoshi Hirabayashi
智義 平林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014044520A priority Critical patent/JP2015170725A/ja
Priority to US14/638,324 priority patent/US9401320B2/en
Publication of JP2015170725A publication Critical patent/JP2015170725A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】パッケージ基板同士の間の電気接続の信頼性が高い複合基板を提供する。【解決手段】本発明の複合基板１０によれば、第１基板１１と第２基板３０との間で突き合わされてはんだ付けされる第１と第２の金属ポスト５１，５２のうち第２金属ポスト５２の先端面５２Ｂにリセス５２Ａを設けたので、はんだとの接触面積が広くなり、第１と第２の金属ポスト５１，５２のはんだ付けの強度が高くなる。このことによって第１基板１１と第２基板３０との間の電気接続の信頼性が向上する。【選択図】図１

Description

本発明は、第１基板に第２基板を重ねて電気接続してなる複合基板に関する。
従来、この種の複合基板として、第１基板から突出した金属ポストを、第２基板のはんだバンプにはんだ付けしたものが知られている（例えば、特許文献１参照）。
韓国特許第１００７２２６３４号（図４ａ）
しかしながら、上記した従来の複合基板では、第１基板と第２基板の熱変形により金属ポストとはんだバンプとの間に内部応力が生じ、それらの電気接続の信頼性が低下するという問題が考えられる。
本発明は、上記事情に鑑みてなされたもので、基板同士の間の電気接続の信頼性が高い複合基板の提供を目的とする。
本発明に係る複合基板は、第１金属ポストを有する第１基板と前記第１金属ポストと対向する位置に形成されている第２金属ポストを有する第２基板と前記第１金属ポストと前記第２金属ポストとの間にはさまれているはんだとを有する。そして、前記第１金属ポストと前記第２金属ポストの一方または両方の前記はんだがのっている面にリセスがある。
本発明の第１実施形態に係る複合基板の断面図 第１基板のＦ面の平面図 第２基板のＢ面の平面図 複合基板の分解断面図 第１と第２の金属ポストの断面図 第２実施形態の第１と第２の金属ポストの断面図 第３実施形態の第１と第２の金属ポストの断面図 金属ポストの断面写真
［第１実施形態］
以下、本発明の第１実施形態を図１〜図５に基づいて説明する。本実施形態の複合基板１０は、第１基板１１に第２基板３０が重ねられてなる。この複合基板１０に第３基板２０を重ねて、所謂、ＰｏＰ構造（パッケージオンパッケージ構造）にしたものを図１に示す。このＰｏＰ構造において、第２基板３０は、第３基板２０を第１基板１１に接続するためのインターポーザになっている。
第１基板１１は、基板本体１１Ｈに、例えばＣＰＵ１２を実装したＣＰＵ基板である。基板本体１１Ｈは、図示しない回路を内蔵した多層構造をなし、実装面であるＦ面１１Ｆとその裏面であるＢ面１１Ｂとをソルダーレジスト層１１Ｓ，１１Ｓで覆われている。また、表裏のソルダーレジスト層１１Ｓ，１１Ｓには、例えば、円形のパッド用開口１１Ｋが複数形成されていて、基板本体１１Ｈの内部回路に接続された複数のパッド１３ａ，１３ｂ，１４がソルダーレジスト層１１Ｓ，１１Ｓのパッド用開口１１Ｋの奥側に配置されている。第１基板１１のＦ面１１Ｆの平面図を図２に示す。Ｆ面１１Ｆの中央部には前記したＣＰＵ１２を接続するためのパッド１３ａ群がマトリクス状に配置され、その周囲の枠状の領域にはパッド１３ａよりも大きいパッド３２ｂ群がマトリクス状に配置されている。そして、前記したＣＰＵ１２がパッド１３ａ群に、はんだボール１５によってバンプ接続（「フリップチップ接続」ともいう）されると共に、パッド１３ｂ群から、後に詳説する第１金属ポスト５１が突出している。なお、基板本体１１Ｈは、例えば、特開２００７−２２７５１２公報に開示されているようなコア基板を有する多層基板であってもよいし、特開２００５−２３６２４４公報に開示されているようなコア基板を有さない、所謂、コアレス基板であってもよい。また、基板本体１１ＨのＢ面１１Ｂのパッド１４群は、図示しない別の基板にバンプ接続される。
第３基板２０は、基板本体２０Ｈに、例えばメモリーチップ２１を実装したメモリー基板である。基板本体２０Ｈは、例えば、第１基板１１の基板本体１１Ｈと平面形状が略同一になっている。また、図示しないがこの基板本体２０Ｈも、第１基板１１の基板本体１１Ｈと同様に回路を内蔵した多層構造になっていて、その内部回路に接続された複数のパッドがＦ面２０ＦとＢ面２０Ｂとに備えられている。そして、前記したメモリーチップ２１がＦ面２０Ｆの中央に固定されて、その周囲のパッド２３群にワイヤーボンディングされている。また、基板本体２０ＨのＢ面２０Ｂの略全体にパッド群（図示せず）に接続されたはんだバンプ２５が備えられている。
第２基板３０は、例えば平面形状が第１基板１１及び第３基板２０の基板本体１１Ｈ，２０Ｈと略同一になっている。この第２基板３０も、上記した基板本体１１Ｈ，２０Ｈと同様に図示しない回路を内蔵した多層構造をなし、Ｆ面３０ＦとＢ面３０Ｂとがソルダーレジスト層３０Ｓ，３０Ｓで覆われ、それらソルダーレジスト層３０Ｓ，３０Ｓのパッド用開口３０Ｋ群の奥側にパッド３３，３４を備えている。第２基板３０のＢ面３０Ｂの平面図を図３に示す。パッド３４群は、図２に示した第１基板１１のＦ面１１Ｆに配置されたパッド１３ｂ群に対向するように配置されている。また、第２基板３０はＣＰＵ１２やメモリーチップ２１を実装する基板本体１１Ｈ，２０Ｈに比べると、必要とされる強度は低く、回路構造も単純であるため、第１基板１１及び第３基板２０より薄くなっている。
第２基板３０のＦ面３０Ｆのパッド３３群には、第３基板２０のはんだバンプ２５がはんだ付けされている。一方、第２基板３０のＢ面３０Ｂのパッド３４群からは、第１基板１１の第１金属ポスト５１に対応した複数の第２金属ポスト５２が突出していて、それら第２金属ポスト５２群と第１金属ポスト５１群とが突き合わされた状態ではんだ５３によって固定されている。
第１及び第２の金属ポスト５１，５２は、例えば、第１基板１１の基板本体１１Ｈ及び第２基板３０に銅めっき処理を行うことで形成されている。具体的には、基板本体１１Ｈの全体を図示しない絶縁被膜で覆い、その絶縁被膜の一部に円形孔を形成して基板本体１１Ｈのパッド１３ｂを露出させた状態にしてから、基板本体１１Ｈに銅めっき処理を行うことで第１金属ポスト５１が形成される。そして、第１金属ポスト５１は、図５に示すように、例えばソルダーレジスト層１１Ｓにおけるパッド１３ｂ用の円形の開口１１Ｋより外径が大きな円柱状をなし、パッド用開口１１Ｋの開口縁とその内面とパッド用開口１１Ｋ内のパッド１３ｂとに密着している。第２金属ポスト５２も、同様にめっき処理で形成され、ソルダーレジスト層３０Ｓのパッド用開口３０Ｋより外径が大きな円柱状をなし、パッド用開口３０Ｋの開口縁及び内面とパッド３４とに密着している。
第１金属ポスト５１は、第２金属ポスト５２に比べて細くかつ長くなっている。具体的には、第１金属ポスト５１の外径は、７０〜１７０［μｍ］、全長は、３０〜１６０［μｍ］であり、第２金属ポスト５２の外径は、７０〜１４０［μｍ］、全長は、１５〜９０［μｍ］になっている。ここで、金属ポストを形成するパッド同士のピッチ（中心間距離）が１００［μｍ］より小さいと、形成可能な金属ポストが細くなり接続信頼性が低下し易く、ピッチが３００［μｍ］より大きいと、基板サイズが大きくなり金属ポストにかかる応力が大きくなり接続信頼性が低下し易い。そのため、パッド１３ｂ同士、及びパッド３４同士のピッチは、１００〜３００［μｍ］が好ましい。なお、金属ポストの全長とは、基板の最表層（ソルダーレジスト層１１Ｓ，３０Ｓ）表面から、金属ポストのうち最も高くなった部分までの高さを指す。具体的には、図５に示す第２金属ポスト５２のように先端面５２Ｂがリセス５２Ａを有する凹面になっている場合には、ソルダーレジスト層３０Ｓ表面から先端面５２Ｂの外縁部までの高さを指し、同図の第１金属ポスト５１のように先端面５１Ｂがリセスを有さない平坦面になっている場合には、ソルダーレジスト層１１Ｓ表面から平坦面である先端面５１Ｂまでの高さを指す。
第１金属ポスト５１の先端面５１Ｂは、全体が平坦になっているのに対し、第２金属ポスト５２の先端面５２Ｂは、平坦面の一部にリセス５２Ａが形成されて凹面状になっている。リセス５２Ａは、第２金属ポスト５２の先端面５２Ｂの外縁部から中心部に向かうに従って徐々に深くなるように陥没している。より具体的には、リセス５２Ａの最大深さは、５〜４０［μｍ］になっている。
第１及び第２の金属ポスト５１，５２を接続するはんだ５３は、例えば、図４に示すように、当初は第２金属ポスト５２側に球状又は楕円球状になって固着され、そのはんだ５３の一部は第２金属ポスト５２の側面の全部または一部を覆っている。また、はんだ５３の融点は、ＣＰＵ１２のはんだボール１５より低く、第３基板２０のはんだバンプ２５より高くなっている。
本実施形態の複合基板１０の構造に関する説明は、以上である。次に、複合基板１０の製造方法について説明する。複合基板１０を製造するには、予めはんだバンプ２５を備えた基板本体２０ＨのＦ面２０Ｆにメモリーチップ２１を実装して第３基板２０を製造しておく。また、基板本体１１ＨのＦ面１１ＦにＣＰＵ１２を実装して第１基板１１を製造しておく。そして、第１基板１１に第２基板３０を実装する。
具体的には、第１基板１１のＦ面１１Ｆに第２基板３０を重ね、第２金属ポスト５２群のはんだ５３を第１金属ポスト５１群の先端面５１Ｂに当接させた状態にする。次いで、それら第１基板１１及び第２基板３０を、上記したＣＰＵ１２のはんだボール１５の融点より低い温度で加熱してはんだ５３をリフローし、第１及び第２の金属ポスト５１，５２の先端面５１Ｂ，５２Ｂの間ではんだ５３を押し潰す。そして、はんだ５３を固化させて第１基板１１に第２基板３０が固定された複合体にしてから、その複合体の第２基板３０に第３基板２０を重ね、上記したはんだ５３の融点より低い温度で加熱し、第３基板２０のはんだバンプ２５をリフローすることで第２基板３０に第３基板２０をはんだ付けする。以上により、複合基板１０が製造される。なお、第１基板１１と第２基板３０を接続した後、モールド樹脂を流し込んでＣＰＵ１２と基板とを固定してから、第３基板２０を実装してもよい。
上記したように本実施形態の複合基板１０によれば、第２金属ポスト５２の先端面５２Ｂにリセス５２Ａを形成したのではんだとの接触面積が広くなり、はんだの固着強度が高くなる。このことにより、第１基板１１と第２基板２０の間の電気接続の信頼性が向上する。また、第１及び第２の金属ポスト５１，５２を銅めっきで形成するので、それぞれの金属ポストの高さを均一にし易い。それに加えて、本実施形態のように第１及び第２の金属ポスト５１，５２の外径をパッド用開口１１Ｋ，３０Ｋの外径より大きく銅めっきで形成することで、第１及び第２の金属ポスト５１，５２の先端面５１Ｂ，５２Ｂの中央部をパッド用開口１１Ｋ，３０Ｋの分窪ませてリセスを形成することができる。
さらに、第１金属ポスト５１の外径が、第２金属ポスト５２の外径より大きいので、第１金属ポスト５１の先端面５１Ｂ内で第２金属ポスト５２の先端面５２Ｂの位置ずれを許容することができ、第１と第２の金属ポスト５１，５２とを突き合わせ作業が容易になる。それに加えて、上記したように、第１基板１１は、第２基板３０より厚いため、熱変形し難く、本実施形態では、このように熱変形し難い第１基板１１の第１金属ポスト５１の方を長くしたので、第１基板１１と第２基板３０とを加熱してはんだ付けする際の第１と第２の金属ポスト５１，５２の先端面５１Ｂ，５２Ｂの相互の位置ずれを抑えることができる。
［第２実施形態］
図６には、第２実施形態の複合基板に設けられた第１と第２の金属ポスト５１，５２が示されている。本実施形態では、第２基板３０の第２金属ポスト５２が、第１基板１１の第１金属ポスト５１より長くなっている。第１と第２の金属ポスト５１，５２のうち細い方の第２金属ポスト５２を長くしたことで、その第２金属ポスト５２が曲がり易くなり、第１基板１１及び第２基板３０の熱変形による内部応力を緩和させることができる。
［第３実施形態］
図７には、第３実施形態の複合基板に設けられた第１と第２の金属ポスト５１，５２が示されている。これら第１と第２の金属ポスト５１，５２は、同じ太さ、同じ長さになっていて、それらの先端面５１Ｂ，５２Ｂにはそれぞれリセス５１Ａ，５２Ａが形成されている。これにより、第１及び第２の金属ポストのリセスが形成された面それぞれと、はんだとの固着強度が高くなり、第１基板１１と第２基板３０の間の電気接続の信頼性が向上する。
［実施例］
前記第１実施形態で説明したように第２基板３０に銅めっき処理を行って形成した実際の第２金属ポスト５２の写真を図８に示す。同図に示すように、この第２金属ポスト５２の先端面５２Ｂには、リセス５２Ａが形成されている。
［他の実施形態］
本発明は、前記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
（１）前記第１実施形態では、第１基板１１に第２基板３０を実装した後、その第２基板３０に第３基板２０を実装したが、第２基板３０に第３基板２０を実装してから、第２基板３０を第１基板１１に実装してもよい。
（２）前記第１及び第２の実施形態では、長さ及び太さが異なる第１と第２の金属ポスト５１，５２のうち細い側の第２金属ポスト５２側のみにリセス５２Ａを設けた例を示したが、太い側の第１金属ポスト５１のみにリセスを設けてもよいし、太さが異なる第１と第２の金属ポスト５１，５２の両方にリセスを設けてもよい。
１０ 複合基板
１１ 第１基板
２０ 第３基板
３０ 第２基板
５１ 第１金属ポスト
５１Ａ，５２Ａ リセス
５２ 第２金属ポスト
５３ はんだ

Claims (7)

  1. 第１金属ポストを有する第１基板と
    前記第１金属ポストと対向する位置に形成されている第２金属ポストを有する第２基板と
    前記第１金属ポストと前記第２金属ポストとの間にはさまれているはんだとを有する複合基板であって
    前記第１金属ポストと前記第２金属ポストの一方または両方の前記はんだがのっている面にリセスがある。
  2. 請求項１に記載の複合基板であって、前記第１金属ポストと前記第２金属ポストの両方の前記はんだがのっている面にリセスがある。
  3. 請求項１に記載の複合基板であって、前記第１金属ポストと前記第２金属ポストは銅めっきで形成されている。
  4. 請求項１に記載の複合基板であって、前記第１金属ポストの外径が第２金属ポストの外径より大きい。
  5. 請求項１に記載の複合基板であって、前記第１金属ポストの軸長と前記第２金属ポストの軸長が異なる。
  6. 請求項１に記載の複合基板であって、前記第１金属ポストと前記第２金属ポストの一方が他方に比べて細くて長い。
  7. 請求項１に記載の複合基板であって、前記第１金属ポストが第２金属ポストに比べて軸長が長い。
JP2014044520A 2014-03-07 2014-03-07 複合基板 Pending JP2015170725A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014044520A JP2015170725A (ja) 2014-03-07 2014-03-07 複合基板
US14/638,324 US9401320B2 (en) 2014-03-07 2015-03-04 Combined substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014044520A JP2015170725A (ja) 2014-03-07 2014-03-07 複合基板

Publications (1)

Publication Number Publication Date
JP2015170725A true JP2015170725A (ja) 2015-09-28

Family

ID=54018129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014044520A Pending JP2015170725A (ja) 2014-03-07 2014-03-07 複合基板

Country Status (2)

Country Link
US (1) US9401320B2 (ja)
JP (1) JP2015170725A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111790A1 (en) * 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
JP2017135290A (ja) * 2016-01-28 2017-08-03 新光電気工業株式会社 電子部品内蔵基板
JP2019519103A (ja) * 2016-06-30 2019-07-04 マイクロン テクノロジー，インク． １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ
JP2020004926A (ja) * 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643965B2 (en) * 2016-05-25 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of forming a joint assembly
WO2018207055A1 (en) * 2017-05-10 2018-11-15 3M Innovative Properties Company Multilayer construction having electrically continuous conductor
US10515901B2 (en) 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Company, Ltd. InFO-POP structures with TIVs having cavities
JP2021093431A (ja) * 2019-12-10 2021-06-17 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US20230230908A1 (en) * 2022-01-19 2023-07-20 Qualcomm Incorporated Package comprising a substrate with post interconnects and a solder resist layer having a cavity

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI273667B (en) * 2005-08-30 2007-02-11 Via Tech Inc Chip package and bump connecting structure thereof
KR100722634B1 (ko) 2005-10-06 2007-05-28 삼성전기주식회사 고밀도 반도체 패키지 및 그 제조 방법
US8269345B2 (en) * 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
US8241963B2 (en) * 2010-07-13 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed pillar structure
US20130256873A1 (en) * 2012-04-03 2013-10-03 Nvidia Corporation System, method, and computer program product for preparing a substrate post
TW201409636A (zh) * 2012-08-31 2014-03-01 Chipmos Technologies Inc 半導體結構

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111790A1 (en) * 2015-12-23 2017-06-29 Manusharow Mathew J Improving size and efficiency of dies
US10886228B2 (en) 2015-12-23 2021-01-05 Intel Corporation Improving size and efficiency of dies
US11715695B2 (en) 2015-12-23 2023-08-01 Intel Corporation Size and efficiency of dies
US11961804B2 (en) 2015-12-23 2024-04-16 Intel Corporation Size and efficiency of dies
JP2017135290A (ja) * 2016-01-28 2017-08-03 新光電気工業株式会社 電子部品内蔵基板
JP2019519103A (ja) * 2016-06-30 2019-07-04 マイクロン テクノロジー，インク． １つ以上の窓を含むパッケージオンパッケージ半導体デバイスアセンブリ並びに関連する方法及びパッケージ
US10777530B2 (en) 2016-06-30 2020-09-15 Micron Technology, Inc. Package-on-package semiconductor device assemblies including one or more windows and related methods and packages
JP2020004926A (ja) * 2018-07-02 2020-01-09 凸版印刷株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US20150255433A1 (en) 2015-09-10
US9401320B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
JP2015170725A (ja) 複合基板
US9330999B2 (en) Multi-component integrated heat spreader for multi-chip packages
JP5187714B2 (ja) 半導体チップの電極接続構造
CN104685622A (zh) Bva中介结构
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
JP2000138313A (ja) 半導体装置及びその製造方法
JP2015076465A (ja) プリント配線板、プリント配線板の製造方法、パッケージ−オン−パッケージ
JP5117270B2 (ja) 配線基板、半導体装置、ならびに半導体装置の製造方法
US20120319289A1 (en) Semiconductor package
JP2008147472A (ja) 半導体装置および半導体装置の製造方法
US7994638B2 (en) Semiconductor chip and semiconductor device
JP2015015302A (ja) プリント配線板及びプリント配線板の製造方法
JP5128180B2 (ja) チップ内蔵基板
JP6318084B2 (ja) 半導体装置及びその製造方法
JP2010263094A (ja) リードフレーム
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006344624A (ja) 電子部品の製造方法
JP2008270303A (ja) 積層型半導体装置
JP4417974B2 (ja) 積層型半導体装置の製造方法
JP2011249398A (ja) 回路装置
JP2008091692A (ja) 半導体回路モジュールの製造方法
JP2015154055A (ja) プリント配線板
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2012227320A (ja) 半導体装置
JP5098220B2 (ja) インターポーザー基板及びその製造方法、並びにインターポーザー基板を用いた電子デバイスパッケージ