JP2014045051A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2014045051A5 JP2014045051A5 JP2012186065A JP2012186065A JP2014045051A5 JP 2014045051 A5 JP2014045051 A5 JP 2014045051A5 JP 2012186065 A JP2012186065 A JP 2012186065A JP 2012186065 A JP2012186065 A JP 2012186065A JP 2014045051 A5 JP2014045051 A5 JP 2014045051A5
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- electronic component
- intermediate wiring
- built
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000011347 resin Substances 0.000 claims description 6
- 229920005989 resin Polymers 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 4
- 229920001721 Polyimide Polymers 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
Images
Description
以下の開示の一観点によれば、下側配線基板と、前記下側配線基板の上に搭載された電子部品と、前記電子部品を収容する開口部を備えて前記電子部品の周囲に配置され、導電性ボールを介して前記下側配線基板に接続された中間配線基板と、前記電子部品及び前記中間配線基板の上に配置され、導電性ボールを介して前記中間配線基板に接続された上側配線基板と、前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に充填されて、前記電子部品を封止する樹脂とを有し、前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置されている電子部品内蔵基板が提供される。
図４（ａ）の下側配線基板５の例では、コア基板１０の両面側に２層の第１、第２配線層２０，２２がそれぞれ積層されているが、配線層の積層数は任意に設定することができる。また、下側配線基板５は、基材としてポリイミドテープなどを使用するフレキシブル性を有するコアレス基板であってもよい。
次いで、図７（ｂ）に示すように、図７（ａ）の上側配線基板７の下面側の第２はんだボール２９を前述した図６（ｂ）の中間配線基板６の上面側の第２接続パッドＰ２の上に配置し、リフロー加熱する。これにより、上側配線基板７の第２はんだボール２９が中間配線基板６の第２接続パッドＰ２に接合されて両者が電気的に接続される。
本実施形態では、半導体チップ４０及びキャップキャパシタ５０の高さを考慮して中間配線基板６の厚みを調整することにより、半導体チップ４０の高さよりかなり小さな直径の第１、第２はんだボール２８、２９を採用することができる。これにより、下側、上側配線基板５，７の各間の接続部位の狭ピッチ化を図ることができる。
また、前述した図６（ａ）及び（ｂ）の工程において、第１はんだボール２８を下側配線基板５の上面側の接続パッドＰに接合し、その上に中間配線基板６の下面側の第１接続パッドＰ１を接合してもよい。
また同様に、図７（ａ）及び（ｂ）の工程において、第２はんだボール２９を中間配線基板６の上面側の第２接続パッドＰ２に接合し、その上に上側配線基板７の下面側の接続パッドＰ１を接合してもよい。
また、上側配線基板７の上面側の第２接続パッドＰ２に半導体デバイス７０のはんだバンプ７２が接続されている。半導体デバイス７０の下側の隙間にアンダーフィル樹脂７４が充填されている。さらに、下側配線基板５の下面側の接続パッドＰに外部接続端子１４が設けられている。
Claims (10)
- 下側配線基板と、
前記下側配線基板の上に搭載された電子部品と、
前記電子部品を収容する開口部を備えて前記電子部品の周囲に配置され、導電性ボールを介して前記下側配線基板に接続された中間配線基板と、
前記電子部品及び前記中間配線基板の上に配置され、導電性ボールを介して前記中間配線基板に接続された上側配線基板と、
前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に充填されて、前記電子部品を封止する樹脂とを有し、
前記中間配線基板の上下側に配置される前記導電性ボールは、コアボールと前記コアボールの外面に形成されたはんだ層とからそれぞれ形成され、かつ、相互にずれた位置に配置されていることを特徴とする電子部品内蔵基板。 - 前記中間配線基板の上下側に配置される前記導電性ボールは、平面視して相互に重ならない位置に配置されていることを特徴とする請求項１に記載の電子部品内蔵基板。
- 前記導電性ボールは、平面視して千鳥配置に配列されていることを特徴とする請求項２に記載の電子部品内蔵基板。
- 前記導電性ボールの直径は、前記電子部品の高さより小さいことを特徴とする請求項１乃至３のいずれか一項に記載の電子部品内蔵基板。
- 前記中間配線基板は、枠状に繋がって形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
- 下側配線基板の上に電子部品を搭載する工程と、
前記電子部品を収容する開口部を備えた中間配線基板が前記下側配線基板に導電性ボールを介して接続され、かつ、前記中間配線基板に上側配線基板が導電性ボールを介して接続された構造の積層配線基板を得る工程と、
前記下側配線基板、前記中間配線基板及び前記上側配線基板の各間の領域に樹脂を充填して前記電子部品を封止する工程とを有し、
前記中間配線基板の上下側に配置される前記導電性ボールは相互にずれた位置に配置されることを特徴とする電子部品内蔵基板の製造方法。 - 前記積層配線基板を得る工程は、
前記中間配線基板を前記下側配線基板に前記導電性ボールを介して接続する工程と、
前記上側配線基板を前記中間配線基板に前記導電性ボールを介して接続する工程とを含むことを特徴とする請求項６に記載の電子部品内蔵基板の製造方法。 - 前記中間配線基板の上下側に配置される前記導電性ボールは、平面視して相互に重ならない位置に配置されていることを特徴とする請求項６又は７に記載の電子部品内蔵基板の製造方法。
- 前記導電性ボールの直径は、前記電子部品の高さより小さいことを特徴とする請求項６乃至８のいずれか一項に記載の電子部品内蔵基板の製造方法。
- 前記導電性ボールは、少なくとも外面がはんだ層から形成されることを特徴とする請求項６乃至９のいずれか一項に記載の電子部品内蔵基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012186065A JP5993248B2 (ja) | 2012-08-27 | 2012-08-27 | 電子部品内蔵基板及びその製造方法 |
| US13/944,188 US9059088B2 (en) | 2012-08-27 | 2013-07-17 | Electronic component built-in substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012186065A JP5993248B2 (ja) | 2012-08-27 | 2012-08-27 | 電子部品内蔵基板及びその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014045051A JP2014045051A (ja) | 2014-03-13 |
| JP2014045051A5 true JP2014045051A5 (ja) | 2015-09-03 |
| JP5993248B2 JP5993248B2 (ja) | 2016-09-14 |
Family
ID=50147293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012186065A Active JP5993248B2 (ja) | 2012-08-27 | 2012-08-27 | 電子部品内蔵基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9059088B2 (ja) |
| JP (1) | JP5993248B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9293426B2 (en) | 2012-09-28 | 2016-03-22 | Intel Corporation | Land side and die side cavities to reduce package Z-height |
| US9355898B2 (en) | 2014-07-30 | 2016-05-31 | Qualcomm Incorporated | Package on package (PoP) integrated device comprising a plurality of solder resist layers |
| JP2016076514A (ja) * | 2014-10-02 | 2016-05-12 | 大日本印刷株式会社 | 配線板、電子モジュール |
| US10181410B2 (en) * | 2015-02-27 | 2019-01-15 | Qualcomm Incorporated | Integrated circuit package comprising surface capacitor and ground plane |
| JP6591909B2 (ja) * | 2015-07-27 | 2019-10-16 | 京セラ株式会社 | アンテナモジュール |
| JP2017050315A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP6570924B2 (ja) * | 2015-08-31 | 2019-09-04 | 新光電気工業株式会社 | 電子部品装置及びその製造方法 |
| JP2017050313A (ja) * | 2015-08-31 | 2017-03-09 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
| JP6806520B2 (ja) * | 2016-10-17 | 2021-01-06 | ラピスセミコンダクタ株式会社 | 半導体装置および配線基板の設計方法 |
| US20200020624A1 (en) * | 2018-07-10 | 2020-01-16 | Qualcomm Incorporated | Substrate-embedded substrate |
| US10790162B2 (en) * | 2018-09-27 | 2020-09-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit package and method |
| US10796976B2 (en) * | 2018-10-31 | 2020-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of forming the same |
| US11342316B2 (en) * | 2020-01-16 | 2022-05-24 | Mediatek Inc. | Semiconductor package |
| JP7421357B2 (ja) | 2020-02-05 | 2024-01-24 | 新光電気工業株式会社 | 部品内蔵基板及び部品内蔵基板の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210954A (ja) | 2000-01-24 | 2001-08-03 | Ibiden Co Ltd | 多層基板 |
| JP2001267710A (ja) * | 2000-03-15 | 2001-09-28 | Sony Corp | 電子回路装置および多層プリント配線板 |
| JP4372407B2 (ja) | 2002-11-12 | 2009-11-25 | イビデン株式会社 | 多層プリント配線板 |
| JP3879853B2 (ja) * | 2003-10-10 | 2007-02-14 | セイコーエプソン株式会社 | 半導体装置、回路基板及び電子機器 |
| KR100892935B1 (ko) * | 2005-12-14 | 2009-04-09 | 신꼬오덴기 고교 가부시키가이샤 | 칩 내장 기판 및 칩 내장 기판의 제조방법 |
| JP4182140B2 (ja) | 2005-12-14 | 2008-11-19 | 新光電気工業株式会社 | チップ内蔵基板 |
| JP4901458B2 (ja) * | 2006-12-26 | 2012-03-21 | 新光電気工業株式会社 | 電子部品内蔵基板 |
-
2012
- 2012-08-27 JP JP2012186065A patent/JP5993248B2/ja active Active
-
2013
- 2013-07-17 US US13/944,188 patent/US9059088B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2014045051A5 (ja) | ||
| JP5598787B2 (ja) | 積層型半導体装置の製造方法 | |
| JP5079475B2 (ja) | 電子部品実装用パッケージ | |
| TWI601266B (zh) | 半導體裝置結構及其製造方法 | |
| JP5993248B2 (ja) | 電子部品内蔵基板及びその製造方法 | |
| US8513792B2 (en) | Package-on-package interconnect stiffener | |
| JP2009260255A5 (ja) | ||
| JP5279631B2 (ja) | 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法 | |
| JP2008218979A (ja) | 電子パッケージ及びその製造方法 | |
| JP6352644B2 (ja) | 配線基板及び半導体パッケージの製造方法 | |
| JP2012129464A (ja) | 半導体装置およびその製造方法 | |
| JP5934154B2 (ja) | 電子部品が実装された基板構造及びその製造方法 | |
| TWI666739B (zh) | 製造半導體裝置的方法 | |
| JP2010219477A5 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| TW201507098A (zh) | 半導體裝置及其製造方法 | |
| CN103681358A (zh) | 芯片封装基板和结构及其制作方法 | |
| JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| US20090212444A1 (en) | Semiconductor package and method of manufacturing the same | |
| TWI602274B (zh) | 半導體封裝 | |
| US20140099755A1 (en) | Fabrication method of stacked package structure | |
| JP2010153491A5 (ja) | 電子装置及びその製造方法、並びに半導体装置 | |
| TWI474411B (zh) | 半導體裝置結構及其製造方法 | |
| TWI591788B (zh) | 電子封裝件之製法 | |
| TWI461126B (zh) | 晶片封裝基板和結構及其製作方法 | |
| TW201446086A (zh) | 封裝結構及其製作方法 |