JP2009239318A5 - - Google Patents

Claims (6)

1. 半導体チップのボンドパッドをボールグリッドアレイプリント配線板に接続するためのトレースのレイアウトであって、
   （ａ）ボールパッドの複数の行と列を備え、前記ボールパッドへ固定されたはんだボールを有する基板と、
   （ｂ）前記基板の表面上の少なくとも第１及び第２のトレースのペアであって、前記トレースのペアの各々の各トレースが、前記ボールパッドの異なる一つへ延び、前記トレースのペアの各々の各トレースが、前記ペアの他方のトレースから１ボールピッチまでの間隔を空けて配置され、また１ボールピッチまでの長さの差分を有する、前記トレースのペアと、
   を含み、
   前記トレースのペアの各トレースが可能な最大範囲まで互いに平行になり、かつ、可能な限り同じ断面形状を有するように、前記トレースのペアが配置され、
   前記第１のトレースのペアのトレースが、同じ列に形成された隣接するはんだボールにそれぞれ延び、そして、
   前記第２のトレースのペアのトレースが、同じ列に形成された隣接するはんだボールにそれぞれ延び、当該列が、前記第１のトレースのペアのトレースが延びる列とは異なる、
   前記レイアウト。
2. 請求項１に記載のレイアウトであって、前記基板が、ビアの行及び列を更に含み、前記第１及び第２のトレースのペアの前記トレースが、前記ビアによって前記はんだボールに電気的に接続される、レイアウト。
3. 請求項１又は２に記載のレイアウトであって、第３のトレースのペアを更に含み、前記第３のトレースのペアの各トレースが、前記ボールパッドの異なる１つに延び、前記第３のトレースのペアのトレースが、同じ行に形成された隣接するはんだボールパッドにそれぞれ延びる、レイアウト。
4. 請求項１乃至３の何れかに記載のレイアウトであって、各トレースのペアが差動信号を搬送するようにそれぞれ最適化されている、レイアウト。
5. 請求項２に記載のレイアウトであって、前記第１及び第２のトレースのペアが互いに直に隣接している、レイアウト。
6. 請求項３に記載のレイアウトであって、前記第１及び第２のトレースのペアが互いに直に隣接しており、前記第２及び第３のトレースのペアが互いに直に隣接している、レイアウト。