JP5770258B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5770258B2 JP5770258B2 JP2013264540A JP2013264540A JP5770258B2 JP 5770258 B2 JP5770258 B2 JP 5770258B2 JP 2013264540 A JP2013264540 A JP 2013264540A JP 2013264540 A JP2013264540 A JP 2013264540A JP 5770258 B2 JP5770258 B2 JP 5770258B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- wiring
- pad
- chip
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
上面、前記上面とは反対側に位置する下面、前記上面に形成された複数のボンディングリード、および前記下面に形成された複数のランドを有する配線基板と、
四角形の外形形状を成す主面、前記主面の反対側に位置する裏面、および前記主面の各辺に沿って形成された複数のパッドを有し、前記主面を前記配線基板の上面と対向させた状態で前記配線基板上に搭載される半導体チップと、
前記半導体チップの前記複数のパッドと前記配線基板の前記複数のボンディングリードとをそれぞれ電気的に接続する複数の導電性部材と、を含み、
前記複数のパッドは、複数の第1パッドと、複数の第2パッドとを有し、
前記複数の第1パッドには、前記複数の第2パッドとは異なる固有の電流が流れ、
前記複数の第2パッドには、前記複数の第2パッドのうちの他の第2パッドに共通する電流が流れる、または電流が流れず、
前記複数の第1パッドのうちのある第1パッドの隣には、前記複数の第1パッドのうちの他の第1パッド、または前記複数の第2パッドのうちの1つが配置され、
前記複数の第1パッドは、前記複数の導電性部材のうちの第1導電性部材を介して前記複数のボンディングリードとそれぞれ電気的に接続され、
前記複数の第2パッドは、前記複数の導電性部材のうちの第2導電性部材を介して前記複数のボンディングリードと接合されているものである。
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
図1は本実施の形態の半導体装置の全体構造を示す断面図である。本実施の形態では、本願発明者が具体的に検討した半導体装置の例として、小型情報通信端末機器である携帯電話に搭載されるSIPについて説明する。
前記したように、SIP1では、マイコンチップ3のパッド21を配線基板2の端子11と、メモリチップ4のパッド4dを配線基板2の端子12と接続し、これらを配線基板2に形成された配線を介して接続することによりシステムを構成している。また、マイコンチップ3と外部機器との入出力は、端子11を配線基板2に形成された配線を介して下面2b側の外部端子であるランド13あるいは半田ボール14と接続することにより行う。
本実施の形態では、図4に示すようにマイコンチップ3の主面3aにおいてパッド21が複数列で配置されている。前記したフリップチップ実装を行う際のバンプ22の周辺温度の低下を防止するという観点からは、図4に示すように複数列で配置する方が、1列で配置するよりも好ましい。四角形の外形形状をなすパッド21を複数列で配置する場合、例えば、図4においては主面3aの外周側に配置される1列目のパッド21aの内側の辺と、パッド21aの内側に配置される2列目のパッド21bの外側の辺が対向して配置されることなる。また、各パッド21には、図6に示すように、バンプ22が配置され、パッド21と対向する位置に、表面に半田16が形成された端子11が配置される。このようにパッド21、バンプ22、半田16、および端子11を対向配置することにより、各パッド21に対応する接合部からの放熱経路を少なくすることができるので、温度低下を防止することができる。つまり、パッド21aとパッド21bにそれぞれ接続されるバンプ22および半田16、すなわち接合部の一方が他方の保温壁として機能する。
次に、単にパッド21aとパッド21bを規則的に2列で配置すると、配線基板2の上面2aにおける配線レイアウトに起因して隣り合う配線が短絡してしまう例について説明する。
次に図1に示すSIP1の製造方法について説明する。本実施の形態のSIP1の製造方法では、まず、配線基板を準備する。図15は、本実施の形態の配線基板準備工程において準備する配線基板の一部を拡大して示す要部拡大断面図である。
2 配線基板
2a 上面(表面、主面)
2b 下面(裏面)
2c チップ搭載領域
3 マイコンチップ(半導体チップ)
3a 主面
3b 裏面
3c 側面
3e コア回路形成領域
3f 入出力端子形成領域
3g 入出力回路(I/Oセル)
3 ベース基板(下段側配線基板、配線基板)
4、4A、4B メモリチップ(半導体チップ)
4a 主面
4b 裏面
4d パッド
5 ワイヤ(導電性部材)
6 封止体(封止樹脂)
11、11a、11b、11A、11B 端子(ボンディングリード)
11c ボンディング部
11d 引き出し配線
12 端子(ボンディングリード)
13 ランド
14 半田ボール(バンプ電極、外部端子)
15 アンダフィル樹脂(封止樹脂、封止体)
16、16A、16B 半田(導電性部材)
17a 配線
17b ビア
18 絶縁膜
21、21a、21b、21A、21B パッド(電極パッド)
22、22A、22B バンプ(導電性部材、突起電極)
22a ボール部
22b ワイヤ部
23 回路
23a 制御回路部
23b メモリ回路部
23c アナログ回路部
24、24a、24b 配線
25 半導体素子
25a アナログ回路素子
25b 保護ダイオード
35 マトリクス基板(多数個取り配線基板)
35a 製品形成領域
36 熱源
40 半導体装置
41 配線基板
Claims (5)
- 以下の工程を含む、半導体装置の製造方法:
(a)上面、前記上面に形成された複数のボンディングリード、前記複数のボンディングリード上にそれぞれ配置された複数の半田材、前記上面とは反対側の下面、および前記下面に形成された複数のランドを有する配線基板を準備する工程;
(b)前記工程(a)の後、主面、前記主面上に形成された複数のパッド、前記複数のパッド上にそれぞれ形成された複数の突起電極、および前記主面とは反対側の裏面を有する半導体チップの前記複数の突起電極を前記複数の半田材にそれぞれ接触させ、さらに、前記複数の半田材を熱で溶融することにより、前記半導体チップの前記複数の突起電極と前記配線基板の前記複数のボンディングリードをそれぞれ電気的に接続する工程;
ここで、
前記半導体チップの前記主面は、コア回路が形成された第1領域、および平面視において前記第1領域の周囲に設けられた第2領域を有し、
前記複数のパッドは、平面視において、前記第2領域内に形成され、かつ、前記第1領域内には形成されず、
前記複数のパッドは、複数の第1パッドと、第1ダミーパッドと、を有し、
前記複数の第1パッドは、前記主面の辺に沿って配置され、
前記第1ダミーパッドは、前記複数の第1パッドのうちの一つの隣に配置され、かつ、前記一つよりも前記第1領域の近くに位置し、
前記半導体装置は、前記複数の第1パッドが外部機器と電気的に接続でき、かつ、前記第1ダミーパッドが外部機器と電気的に接続できないように、構成されている。 - 前記工程(b)では、前記配線基板および前記半導体チップのそれぞれを加熱することで、前記複数の半田材のそれぞれを溶融させる、請求項1に記載の半導体装置の製造方法。
- 前記複数の突起電極のそれぞれは金から成る、請求項1に記載の半導体装置の製造方法。
- 前記複数の第1パッドは、前記主面の前記辺と平行な第1方向に沿って配置され、
前記複数のパッドは、さらに、第2ダミーパッドを有し、
前記第2ダミーパッドは、前記第1方向において、前記複数の第1パッドのうちの前記一つの隣に配置され、
前記半導体装置は、前記第2ダミーパッドが外部機器と電気的に接続できないように、構成されている、請求項1に記載の半導体装置の製造方法。 - 前記外部機器から供給された複数の信号電流は、前記複数の第1パッドをそれぞれ流れ、
前記複数の第1パッドのうちの前記一つに流れる信号電流は、前記複数の第1パッドのうちの他のパッドに流れる信号電流とは異なる、請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013264540A JP5770258B2 (ja) | 2013-12-20 | 2013-12-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013264540A JP5770258B2 (ja) | 2013-12-20 | 2013-12-20 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009130804A Division JP2010278318A (ja) | 2009-05-29 | 2009-05-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014057107A JP2014057107A (ja) | 2014-03-27 |
JP5770258B2 true JP5770258B2 (ja) | 2015-08-26 |
Family
ID=50614100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013264540A Expired - Fee Related JP5770258B2 (ja) | 2013-12-20 | 2013-12-20 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5770258B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11219984A (ja) * | 1997-11-06 | 1999-08-10 | Sharp Corp | 半導体装置パッケージおよびその製造方法ならびにそのための回路基板 |
JP3655179B2 (ja) * | 1999-10-20 | 2005-06-02 | 富士通株式会社 | 半導体チップ素子 |
JP2001291744A (ja) * | 2000-04-07 | 2001-10-19 | Nippon Dempa Kogyo Co Ltd | Icチップの接合方法及びこれを用いた水晶発振器 |
JP2003100801A (ja) * | 2001-09-25 | 2003-04-04 | Mitsubishi Electric Corp | 半導体装置 |
JP2006147620A (ja) * | 2004-11-16 | 2006-06-08 | Toshiba Corp | フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置 |
JP2008218758A (ja) * | 2007-03-06 | 2008-09-18 | Matsushita Electric Ind Co Ltd | 電子回路実装構造体 |
-
2013
- 2013-12-20 JP JP2013264540A patent/JP5770258B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014057107A (ja) | 2014-03-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010278318A (ja) | 半導体装置 | |
JP5420505B2 (ja) | 半導体装置の製造方法 | |
JP4381779B2 (ja) | マルチチップモジュール | |
US6630373B2 (en) | Ground plane for exposed package | |
US8389339B2 (en) | Method of manufacturing semiconductor device | |
US8159057B2 (en) | Semiconductor device and manufacturing method therefor | |
US9455240B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
CN102543935A (zh) | 用于半导体封装的印刷电路板和具有其的半导体封装 | |
TWI627689B (zh) | 半導體裝置 | |
KR100587081B1 (ko) | 개선된 열방출 특성을 갖는 반도체 패키지 | |
JP4777692B2 (ja) | 半導体装置 | |
JP2004179442A (ja) | マルチチップモジュール | |
US10553558B2 (en) | Semiconductor device | |
JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
JP5770258B2 (ja) | 半導体装置の製造方法 | |
JP2011222901A (ja) | 半導体装置 | |
JP5099714B2 (ja) | マルチチップモジュール | |
CN101071806A (zh) | 封装结构 | |
JP2010212537A (ja) | 半導体装置 | |
TWI440148B (zh) | 半導體封裝件及其製法 | |
KR20060075432A (ko) | 스택 패키지 | |
JP2008091954A (ja) | 半導体装置の製造方法 | |
JPH10173000A (ja) | 高密度実装用半導体パッケージ及びその実装方法 | |
JP2011199309A (ja) | 半導体装置 | |
JP2014049501A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150616 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150624 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5770258 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |