TWI440148B - 半導體封裝件及其製法 - Google Patents

半導體封裝件及其製法 Download PDF

Info

Publication number
TWI440148B
TWI440148B TW100114806A TW100114806A TWI440148B TW I440148 B TWI440148 B TW I440148B TW 100114806 A TW100114806 A TW 100114806A TW 100114806 A TW100114806 A TW 100114806A TW I440148 B TWI440148 B TW I440148B
Authority
TW
Taiwan
Prior art keywords
pad
pads
connection
semiconductor package
insulating material
Prior art date
Application number
TW100114806A
Other languages
English (en)
Other versions
TW201244028A (en
Inventor
林邦群
蔡岳穎
陳泳良
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW100114806A priority Critical patent/TWI440148B/zh
Publication of TW201244028A publication Critical patent/TW201244028A/zh
Application granted granted Critical
Publication of TWI440148B publication Critical patent/TWI440148B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

半導體封裝件及其製法
本發明係有關於一種封裝結構及其製法，尤指一種半導體封裝件及其製法。
以導線架作為晶片承載件之半導體封裝件之型態及種類繁多，其中之四邊扁平無導腳(Quad Flat Non-leaded,QFN)半導體封裝件係為一種使晶片座及接腳底面外露於封裝膠體底部表面，因而未設置有外導腳，藉以縮小半導體封裝件之尺寸，且通常採用表面耦接技術將封裝單元電性連接至印刷電路板上，藉此形成一特定功能之電路模組。在表面耦接程序中，半導體封裝件的晶片座及接腳係直接銲接至印刷電路板上。
然而伴隨著半導體產品輕薄短小之發展趨勢的日益廣泛，傳統導線架往往因其厚度之限制，而無法進一步縮小封裝件之整體高度，因此，有如第5,830,800號美國專利及第6,635,957號美國專利所發展之無承載件之封裝結構，冀藉由減低習用之導線架厚度，以令其整體厚度得以較傳統導線架式封裝件更為輕薄。惟，該半導體晶片係接置於複數電性連接墊上，導致散熱效果不佳。
請參閱第1A至1G圖，係為習知無承載件之封裝結構的製法剖視圖。
如第1A圖所示，係於一承載板10上形成有複數銲指墊(finger)101及至少一置晶墊102，以藉由該置晶墊102提供較佳之散熱效果。
如第1B圖所示，於該置晶墊102上接置具有複數銲墊110之半導體晶片11。
如第1C圖所示，接著，以複數銲線12分別對應電性連接該半導體晶片11之銲墊110及承載板10之銲指墊101。
如第1D圖所示，於該承載板10、半導體晶片11及銲線12上形成有封裝膠體13，以將該半導體晶片11及銲線12封裝在該承載板10上。
如第1E圖所示，之後，移除該承載板10，以令該銲指墊101及置晶墊102外露出該封裝膠體13底面。
如第1F圖所示，於該些外露之銲指墊101上對應形成銲球14，且於該外露之置晶墊102上形成有複數矩陣排列之銲球14’，俾以成為一封裝件1，且該半導體晶片11係接置於該置晶墊102上，俾能藉由該置晶墊102及銲球14’以進行散熱。
如第1G圖所示，將該封裝件1接置於電路板15上，且經迴銲製程，使該些銲球14、14’電性連接在該電路板15上。
惟，植設於該置晶墊102上之該些銲球14’經迴銲製程後，容易因金屬因迴銲過程吸熱而熔化成液態所產生之毛細現象而發生擴散現象，導致該些銲球14’潰縮而橋接成一體，造成該銲球14’外露之面積縮小，而降低散熱效果。
因此，如何避免習知形成於該置晶墊上之銲球經迴銲製程後，該些銲球因毛細現象而潰縮橋接成一體，導致銲球外露面積縮小，而降低散熱之缺失，實為此相關研發領域所迫切待解決之課題。
鑑於上述習知技術之種種缺失，本發明提供一種半導體封裝件，係包括：具有置晶墊及複數第一連接墊之置晶平台，其中，該複數第一連接墊係彼此水平間隔分佈，且該置晶墊係設於該複數第一連接墊上；彼此水平間隔分佈在該置晶平台周圍的複數第二連接墊；形成於該複數第一連接墊之間的絕緣材料；接置於該置晶平台上之半導體晶片；電性連接該半導體晶片與該複數第二連接墊的複數銲線；以及形成於該複數第二連接墊上，並包覆該銲線、半導體晶片及置晶墊的封裝膠體。
於一實施態樣中，該絕緣材料係形成於各該第一連接墊及第二連接墊之間，以與各該第一連接墊及第二連接墊彼此共平面，且該封裝膠體係形成於該絕緣材料上。此外，復可包括複數形成於該絕緣材料上之銲指墊及導電跡線，且各該銲指墊經該導電跡線電性連接至對應之該第二連接墊，其中，至少部份該銲線係電性連接至該銲指墊。是以，該封裝膠體復覆蓋該些銲指墊及導電跡線，此外，各該銲指墊較與其電性連接之導電跡線靠近該置晶墊。
另一方面，根據前述之結構，本發明復提供一種半導體封裝件之製法，係包括：提供一金屬載板；於該金屬載板上覆蓋一具有複數第一開孔之絕緣材料；於各該第一開孔中之金屬載板上形成第一連接墊及第二連接墊；於該絕緣材料及該第一連接墊上形成置晶墊，以外露出該第二連接墊及部份絕緣材料，並構成具有該置晶墊及複數第一連接墊之置晶平台；於該置晶平台上接置半導體晶片；以複數銲線電性連接該半導體晶片與該些第二連接墊；於該銲線、半導體晶片、置晶墊、外露之第二連接墊及金屬載板上形成封裝膠體；以及移除該金屬載板，以外露該些第一連接墊及第二連接墊底面。
於本發明製法之一實施態樣中，復包括於形成該置晶墊之後，移除未為該置晶墊所覆蓋之絕緣材料，俾於形成該封裝膠體時包覆該些第二連接墊。
此外，可於形成該置晶墊時，於該絕緣材料上形成銲指墊及導電跡線，以令該銲指墊經該導電跡線電性連接至對應之該第二連接墊。在此態樣中，至少部份該銲線係電性連接至該銲指墊，該封裝膠體復覆蓋該些銲指墊及導電跡線，且各該銲指墊較與其電性連接之導電跡線靠近該置晶墊。
由上可知，本發明半導體封裝件及其製法，係於該金屬載板上先覆蓋具有複數第一開孔之絕緣材料，以於各該第一開孔中形成第一連接墊及第二連接墊，之後於該絕緣材料及第一連接墊上形成置晶墊，以提供較大散熱面積，然後於該置晶墊上接置半導體晶片、以銲線電性連接該半導體晶片與第二連接墊、及以封裝膠體進行封裝，最後移除該金屬載板，以外露該些第一連接墊及第二連接墊，再於各該外露之第一連接墊及第二連接墊上植設銲球，俾藉由該絕緣材料阻隔各該連接墊，以避免於迴銲時，銲球因毛細現象而潰縮橋接成一體，免除銲球外露面積縮小導致散熱降低之缺失。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“下”、“底面”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2J圖，係為本發明所揭露之半導體封裝件之第一實施例之製法。
如第2A圖所示，首先，提供一金屬載板20，於該金屬載板20上以例如轉印之方式覆蓋一具有複數第一開孔210之絕緣材料21，而該絕緣材料係為乾膜(dry film)或防銲層(solder mask)。
如第2B圖所示，於各該第一開孔210中之金屬載板20上電鍍形成第一連接墊221及第二連接墊222，其中，該複數第二連接墊222係彼此水平間隔分佈在該複數集中地形成之第一連接墊221周圍。
如第2C圖所示，於該絕緣材料21及該些第二連接墊222上覆蓋形成具有至少一第二開孔230之阻層23，該第二開孔230係貫穿該阻層23，且外露出複數第一連接墊221及部份絕緣材料21。
如第2D圖所示，於該第二開孔230中之該些第一連接墊221及部份該絕緣材料21上電鍍形成置晶墊223，以令該第一連接墊221電性連接該置晶墊223，並構成供接置半導體晶片之置晶平台22。
如第2E圖所示，移除該阻層23，以外露出該些未為該置晶墊223所覆蓋之第二連接墊222。
如第2F圖所示，於該置晶墊223上接置半導體晶片24。
如第2G圖所示，以複數銲線25電性連接該半導體晶片24與該些未為該置晶墊223所覆蓋之第二連接墊222。
如第2H圖所示，於該些銲線25、半導體晶片24、置晶墊223、外露之第二連接墊222及金屬載板20上形成封裝膠體26。
如第2I圖所示，移除該金屬載板20，以外露該些第二連接墊222及第一連接墊221底面。
如第2J圖所示，於外露之各該第二連接墊222及第一連接墊221上植設銲球27。
依上述之製法，本發明復提供一種半導體封裝件，係包括：絕緣材料21、複數第二連接墊222及第一連接墊221、置晶墊223、半導體晶片24、複數銲線25、封裝膠體26及銲球27。
所述之第一連接墊221及第二連接墊222中，皆係彼此水平間隔分佈，且該複數第二連接墊222係分佈在該複數第一連接墊221周圍，各該第二連接墊222及第一連接墊221彼此共平面，且該置晶墊223係形成於該第一連接墊221上，以構成置晶平台22。而未為該置晶墊223所覆蓋之第二連接墊222環設於該置晶平台22周圍。該絕緣材料21除了形成於該置晶墊223下之複數第一連接墊221之間外，亦形成於該置晶墊223覆蓋範圍外之所有該第二連接墊222之間。
所述之半導體晶片24，係接置於該置晶墊223上。
所述之該些銲線25，係電性連接該半導體晶片24與該些未為該置晶墊223所覆蓋之第二連接墊222。
所述之封裝膠體26，係形成於該絕緣材料21及第二連接墊222上，並包覆該銲線25、半導體晶片24及置晶墊223。
所述之銲球27，係植設於各該第二連接墊222及第一連接墊221下。
請參閱第3A至3C圖，係為本發明所揭露之半導體封裝件之第二實施例之製法，與前述之製法不同處在於形成該置晶墊及移除該阻層之後，再移除未為該置晶墊所覆蓋之絕緣材料，之後則接續前述之製程。
如第3A圖所示，提供一係如第2E圖所示之移除該阻層23後的結構，接著，再移除未為該置晶墊223所覆蓋之絕緣材料21。
如第3B圖所示，接續前述之第2F至2H之步驟，以令該封裝膠體26包覆該些第二連接墊222。
如第3C圖所示，最後，移除該金屬載板20以外露出該些第二連接墊222之另一表面，再於該外露之各該第二連接墊222及第一連接墊221上植設銲球27。
依上述之第二實施例之製法，本發明復提供一種半導體封裝件，係包括：絕緣材料21、複數第二連接墊222、第一連接墊221、置晶墊223、半導體晶片24、複數銲線25、封裝膠體26及銲球27。該半導體封裝件與第一實施例所示者大致相同，其差異在於絕緣材料22大體上僅形成於該置晶墊223下之複數第一連接墊221之間，且該封裝膠體26包覆該些第二連接墊222之側面，使該些第二連接墊222嵌埋於封裝膠體26中。
請參閱第4A至4D圖，係為本發明所揭露之半導體封裝件之第三實施例之製法，與前述第一實施例之製法不同處在於該絕緣材料上形成有連接各該第二連接墊之銲指墊。
如第4A圖所示，提供一係如第2B圖所示之結構，於該絕緣材料21及該些第二連接墊222上形成具有第二開孔230及複數形成於該第二開孔230旁之第三開孔231之阻層23，其中，該第三開孔231外露部份之絕緣材料21，且各該第三開孔231延伸至對應之第二連接墊222上。
如第4B及4B-1圖所示，於該第二開孔230中之第一連接墊221及絕緣材料21上形成置晶墊223，並於各該第三開孔231中形成銲指墊281及導電跡線282，以令該銲指墊281經該導電跡線282電性連接至對應之該第二連接墊222，其中，各該銲指墊281較與其電性連接之導電跡線282靠近該置晶墊223。
如第4C圖所示，之後，移除該阻層23，以外露出該置晶墊223及該些銲指墊281及導電跡線282。
如第4D圖所示，之後接置該半導體晶片24及進行打線作業，以令至少部份該銲線25電性連接至該銲指墊281，而部分銲線25電性連接至最靠近置晶墊223之第二連接墊222上，最後，以該封裝膠體26進行封裝，以令該封裝膠體26覆蓋於該絕緣材料21、第二連接墊222、銲指墊281及導電跡線282上，並包覆該銲線25、半導體晶片24及置晶墊223。
依上述之第三實施例之製法，本發明復提供一種半導體封裝件，係包括：絕緣材料21、複數第二連接墊222、第一連接墊221、置晶墊223、半導體晶片24、銲指墊281、導電跡線282、複數銲線25、封裝膠體26及銲球27。該半導體封裝件與第一實施例所示者大致相同，其差異在於復包括複數形成於該絕緣材料21上之銲指墊281及導電跡線282，且各該銲指墊281經該導電跡線282電性連接至對應之該第二連接墊222，其中，各該銲指墊281較與其電性連接之導電跡線282靠近該置晶墊223。且至少部份該銲線25係電性連接至該銲指墊281，而部分銲線25電性連接至最靠近置晶墊223之第二連接墊222上。此外，該封裝膠體26復覆蓋該些銲指墊281及導電跡線282。
綜上所述，本發明半導體封裝件及其製法，係於該金屬載板上先覆蓋具有複數第一開孔之絕緣材料，再於各該第一開孔中電鍍形成第一連接墊及第二連接墊，之後於該絕緣材料及該些第二連接墊上覆蓋具有複數第二開孔之阻層，再於該第二開孔中電鍍形成置晶墊，以提供較大散熱面積，然後移除該阻層，接著，於該置晶墊上接置半導體晶片，並以銲線電性連接該半導體晶片與第二連接墊，再以封裝膠體覆蓋該些銲線、半導體晶片、置晶墊、第二連接墊及金屬載板，最後移除該金屬載板，以外露該些第一連接墊及第二連接墊，再於各該外露之第一連接墊及第二連接墊上植設銲球，俾令該些位於置晶墊下方之第一連接墊設於該絕緣材料之第一開孔中，使得迴銲時藉由該絕緣材料避免銲球因毛細現象而潰縮橋接成一體，免除銲球外露面積縮小導致散熱降低之缺失。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
1．．．封裝件
10．．．承載板
101．．．銲指墊
102．．．置晶墊
11．．．半導體晶片
110．．．銲墊
12．．．銲線
13．．．封裝膠體
14、14’．．．銲球
15．．．電路板
20．．．金屬載板
210．．．第一開孔
21．．．絕緣材料
22．．．置晶平台
221．．．第一連接墊
222．．．第二連接墊
223．．．置晶墊
23．．．阻層
230．．．第二開孔
231．．．第三開孔
24．．．半導體晶片
25．．．銲線
26．．．封裝膠體
27．．．銲球
281．．．銲指墊
282．．．導電跡線
第1A至1G圖係為習知無承載件之封裝結構的製法剖視圖；
第2A至2J圖係為本發明半導體封裝件及其製法的第一實施例製法剖視圖；
第3A至3C圖係為本發明半導體封裝件及其製法的第二實施例製法剖視圖；以及
第4A至4D圖係為本發明半導體封裝件及其製法的第三實施例製法剖視圖；其中，該第4B圖係為第4B-1圖虛線A-A之剖視圖，第4B-1圖係對應第4B圖之局部上視圖。
21．．．絕緣材料
22．．．置晶平台
221．．．第一連接墊
222．．．第二連接墊
223．．．置晶墊
24．．．半導體晶片
25．．．銲線
26．．．封裝膠體
27．．．銲球

Claims (18)

  1. 一種半導體封裝件，係包括：置晶平台，具有置晶墊及複數第一連接墊，其中，該複數第一連接墊係彼此水平間隔分佈，且該置晶墊係設於該複數第一連接墊上；複數第二連接墊，係彼此水平間隔分佈在該置晶平台周圍，且該置晶墊之位置高於該第二連接墊之位置；絕緣材料，係形成於該複數第一連接墊之間；半導體晶片，係接置於該置晶平台上；複數銲線，係電性連接該半導體晶片與該複數第二連接墊；以及封裝膠體，係形成於該複數第二連接墊上，並包覆該銲線、半導體晶片及置晶墊。
  2. 如申請專利範圍第1項所述之半導體封裝件，其中，各該第一連接墊及第二連接墊彼此共平面。
  3. 如申請專利範圍第1項所述之半導體封裝件，其中，該絕緣材料復形成於各該第一連接墊及第二連接墊之間，且該封裝膠體係形成於該絕緣材料上。
  4. 如申請專利範圍第1項所述之半導體封裝件，復包括複數形成於該絕緣材料上之銲指墊及導電跡線，且各該銲指墊經該導電跡線電性連接至對應之該第二連接墊。
  5. 如申請專利範圍第4項所述之半導體封裝件，其中，至少部份該銲線係電性連接至該銲指墊。
  6. 如申請專利範圍第4項所述之半導體封裝件，其中，該 封裝膠體復覆蓋該些銲指墊及導電跡線。
  7. 如申請專利範圍第4項所述之半導體封裝件，其中，各該銲指墊較與其電性連接之導電跡線靠近該置晶墊。
  8. 如申請專利範圍第1項所述之半導體封裝件，其中，該絕緣材料係為乾膜或防銲層。
  9. 如申請專利範圍第1項所述之半導體封裝件，復包括銲球，係植設於各該第一連接墊及第二連接墊下。
  10. 一種半導體封裝件之製法，係包括：提供一金屬載板；於該金屬載板上覆蓋一具有複數第一開孔之絕緣材料；於各該第一開孔中之金屬載板上形成第一連接墊及第二連接墊；於該絕緣材料及該第一連接墊上形成置晶墊，以外露出該第二連接墊及部份絕緣材料，並構成具有該置晶墊及複數第一連接墊之置晶平台；於該置晶平台上接置半導體晶片；以複數銲線電性連接該半導體晶片與該些第二連接墊；於該些銲線、半導體晶片、置晶墊、外露之第二連接墊及該金屬載板上形成封裝膠體；以及移除該金屬載板，以外露該些第一連接墊及第二連接墊底面。
  11. 如申請專利範圍第10項所述之半導體封裝件之製法， 復包括於形成該置晶墊之後，移除未為該置晶墊所覆蓋之絕緣材料，俾於形成該封裝膠體時，使該封裝膠體包覆該些第二連接墊。
  12. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，形成該置晶墊之步驟係包括：於該絕緣材料及該些第二連接墊上形成阻層，係具有至少一貫穿該阻層之第二開孔，以外露出該複數第一連接墊及部份絕緣材料；於該第二開孔中之該些第一連接墊及絕緣材料上形成置晶墊；以及移除該阻層，以外露出該些未為該置晶墊所覆蓋之第二連接墊。
  13. 如申請專利範圍第12項所述之半導體封裝件之製法，其中，該阻層復包括複數形成於該第二開孔旁之第三開孔，以外露部份之絕緣材料，且各該第三開孔延伸至對應之第二連接墊上，俾於形成該置晶墊時，於各該第三開孔中形成銲指墊及導電跡線，以令該銲指墊經該導電跡線電性連接至對應之該第二連接墊。
  14. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，至少部份該銲線係電性連接至該銲指墊。
  15. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，該封裝膠體復覆蓋該些銲指墊及導電跡線。
  16. 如申請專利範圍第13項所述之半導體封裝件之製法，其中，各該銲指墊較與其電性連接之導電跡線靠近該置 晶墊。
  17. 如申請專利範圍第10項所述之半導體封裝件之製法，其中，該絕緣材料係為乾膜或防銲層。
  18. 如申請專利範圍第10項所述之半導體封裝件之製法，復包括於外露之各該第一連接墊及第二連接墊下植設銲球。
TW100114806A 2011-04-28 2011-04-28 半導體封裝件及其製法 TWI440148B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100114806A TWI440148B (zh) 2011-04-28 2011-04-28 半導體封裝件及其製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100114806A TWI440148B (zh) 2011-04-28 2011-04-28 半導體封裝件及其製法

Publications (2)

Publication Number Publication Date
TW201244028A TW201244028A (en) 2012-11-01
TWI440148B true TWI440148B (zh) 2014-06-01

Family

ID=48093971

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114806A TWI440148B (zh) 2011-04-28 2011-04-28 半導體封裝件及其製法

Country Status (1)

Country Link
TW (1) TWI440148B (zh)

Also Published As

Publication number Publication date
TW201244028A (en) 2012-11-01

Similar Documents

Publication Publication Date Title
TWI392066B (zh) 封裝結構及其製法
TWI420634B (zh) 封裝結構及其製法
TW200824060A (en) Semiconductor package and fabrication method thereof
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
TW201304092A (zh) 半導體承載件暨封裝件及其製法
US20120306064A1 (en) Chip package
TWI503935B (zh) 半導體封裝件及其製法
TW201314852A (zh) 基板、半導體封裝件及其製法
TWI792588B (zh) 半導體封裝
TWI416637B (zh) 晶片封裝結構及晶片封裝方法
TWI587465B (zh) 電子封裝件及其製法
JP2007059486A (ja) 半導体装置及び半導体装置製造用基板
TWI453872B (zh) 半導體封裝件及其製法
TWI419278B (zh) 封裝基板及其製法
TW200901410A (en) A carrier for bonding a semiconductor chip onto and a method of contacting a semiconductor chip to a carrier
TWI645518B (zh) 封裝結構及其製法
TWI447879B (zh) 預製導線架與半導體封裝件及預製導線架的製法
TWI610402B (zh) 電子封裝結構及其製法
TWI440148B (zh) 半導體封裝件及其製法
TW201832378A (zh) 電子封裝結構及其製法
TW200522298A (en) Chip assembly package
TWI384606B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI389270B (zh) 單一晶粒尺寸半導體元件絕緣被覆結構及其製程
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
TWM549958U (zh) 半導體封裝