JP2001291744A - Ｉｃチップの接合方法及びこれを用いた水晶発振器 - Google Patents
Ｉｃチップの接合方法及びこれを用いた水晶発振器Info
- Publication number
- JP2001291744A JP2001291744A JP2000106214A JP2000106214A JP2001291744A JP 2001291744 A JP2001291744 A JP 2001291744A JP 2000106214 A JP2000106214 A JP 2000106214A JP 2000106214 A JP2000106214 A JP 2000106214A JP 2001291744 A JP2001291744 A JP 2001291744A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding method
- bumps
- bonding
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Wire Bonding (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】接合不良を防止したＩＣチップの接合方法及び
これを用いた生産性の高い水晶発振器を提供する。 【構成】ＩＣチップの一主面に形成した複数の端子電極
にそれぞれバンプを設けて、基板に形成された回路パタ
ーンとしての複数の導電路の接続端子部に超音波熱圧着
によって前記バンプを接続してなるＩＣチップの接合方
法において、前記端子電極を電気的に接続した複数の共
通電極から形成してそれぞれにバンプを設けた構成とす
る。また、この接合方法を用いて、容器本体の凹部にＩ
Ｃチップを接続し、水晶片を収容して水晶発振器を構成
する。
これを用いた生産性の高い水晶発振器を提供する。 【構成】ＩＣチップの一主面に形成した複数の端子電極
にそれぞれバンプを設けて、基板に形成された回路パタ
ーンとしての複数の導電路の接続端子部に超音波熱圧着
によって前記バンプを接続してなるＩＣチップの接合方
法において、前記端子電極を電気的に接続した複数の共
通電極から形成してそれぞれにバンプを設けた構成とす
る。また、この接合方法を用いて、容器本体の凹部にＩ
Ｃチップを接続し、水晶片を収容して水晶発振器を構成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプを用いた超
音波熱圧着によるＩＣチップの接合方法を産業上の技術
分野とし、特に接続不良を防止した接合方法及びこれを
用いた水晶発振器に関する。
音波熱圧着によるＩＣチップの接合方法を産業上の技術
分野とし、特に接続不良を防止した接合方法及びこれを
用いた水晶発振器に関する。
【０００２】
【従来の技術】（発明の背景）種々の電子回路を集積化
したＩＣチップは多くの電子機器に使用され、その小型
化の原動力となっている。近年では、ワイヤボンディン
グに比較して小型化をさらに促進することから、水晶発
振器においても端子電極の形成された一主面を基板に直
接に接合する所謂フェースダウンボンディングが採用さ
れている。このようなものの一つにバンプを用いた超音
波熱圧着による接合方法がある。
したＩＣチップは多くの電子機器に使用され、その小型
化の原動力となっている。近年では、ワイヤボンディン
グに比較して小型化をさらに促進することから、水晶発
振器においても端子電極の形成された一主面を基板に直
接に接合する所謂フェースダウンボンディングが採用さ
れている。このようなものの一つにバンプを用いた超音
波熱圧着による接合方法がある。
【０００３】（従来技術の一例）第４図は一従来例を説
明する水晶発振器の断面図である。水晶発振器は、積層
セラミックからなり凹部と段部を有する容器本体１にＩ
Ｃチップ２と水晶片３を収容し、カバー４を接合して密
閉する。容器本体１の凹部底面１aには、第５図に示し
たように回路パターンとしての導電路５が形成される。
また、段部には図示しない水晶端子が形成される。
明する水晶発振器の断面図である。水晶発振器は、積層
セラミックからなり凹部と段部を有する容器本体１にＩ
Ｃチップ２と水晶片３を収容し、カバー４を接合して密
閉する。容器本体１の凹部底面１aには、第５図に示し
たように回路パターンとしての導電路５が形成される。
また、段部には図示しない水晶端子が形成される。
【０００４】回路パターン（導電路５）は、下地電極と
しての一層目を印刷及び焼成によるタングステン（Ｗ）
として、その表面に電解メッキによる金が形成される。
そして、通常では、導電路５の先端側となる黒点で示す
接続端子部（導電端子部とする）６を露出し、これ以外
は図示しないアルミナ等の絶縁材で覆われる（第５
図）。
しての一層目を印刷及び焼成によるタングステン（Ｗ）
として、その表面に電解メッキによる金が形成される。
そして、通常では、導電路５の先端側となる黒点で示す
接続端子部（導電端子部とする）６を露出し、これ以外
は図示しないアルミナ等の絶縁材で覆われる（第５
図）。
【０００５】ＩＣチップ２は一主面の対向する一組の両
辺側に端子電極７を有し、例えば金粒とした球状の所謂
バンプ８が形成される（第６図）。そして、ＩＣチップ
２の一主面を凹部底面に対向させ、バンプ８と導電路５
の先端側となる導電端子部６とを位置決めして当接す
る。
辺側に端子電極７を有し、例えば金粒とした球状の所謂
バンプ８が形成される（第６図）。そして、ＩＣチップ
２の一主面を凹部底面に対向させ、バンプ８と導電路５
の先端側となる導電端子部６とを位置決めして当接す
る。
【０００６】そして、超音波熱圧着機によって、ＩＣチ
ップ２を熱圧着（押圧）しながら超音波によって水平方
向に振動させ、バンプ８を楕円状に押し潰して導電端子
部６と接続する。すなわち、金属（ここでは金）の固相
拡散によって接合される。
ップ２を熱圧着（押圧）しながら超音波によって水平方
向に振動させ、バンプ８を楕円状に押し潰して導電端子
部６と接続する。すなわち、金属（ここでは金）の固相
拡散によって接合される。
【０００７】
【発明が解決しようとする課題】（従来技術の問題点）
しかしながら、上記構成の水晶発振器では、ＩＣチップ
２と導電端子部６との接続不良により、高価なＩＣチッ
プ２を無駄にして歩留まりも悪く、生産性の低い問題が
あった。
しかしながら、上記構成の水晶発振器では、ＩＣチップ
２と導電端子部６との接続不良により、高価なＩＣチッ
プ２を無駄にして歩留まりも悪く、生産性の低い問題が
あった。
【０００８】これらの原因は数多く存在するが、これら
の一つに例えばバンプ８の大きさが80μ程度と小さく、
基板表面の凹凸によって導電端子部６とバンプ８との平
行度が取れずに、バンプ８が導電端子部６に充分に接触
しない場合がある。
の一つに例えばバンプ８の大きさが80μ程度と小さく、
基板表面の凹凸によって導電端子部６とバンプ８との平
行度が取れずに、バンプ８が導電端子部６に充分に接触
しない場合がある。
【０００９】（発明の目的）本発明は、接合不良を防止
したＩＣチップの接合方法及びこれを用いた生産性の高
い水晶発振器を提供することを目的とする。
したＩＣチップの接合方法及びこれを用いた生産性の高
い水晶発振器を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、ＩＣチップの
端子電極を電気的に接続した複数の共通電極から形成し
てそれぞれにバンプを設けたことを基本的な解決手段と
する。
端子電極を電気的に接続した複数の共通電極から形成し
てそれぞれにバンプを設けたことを基本的な解決手段と
する。
【００１１】
【作用】本発明では、電気的に接続した複数の共通電極
からＩＣチップの端子電極を形成したので、接続確率を
高めることができる。以下、本発明の一実施例を水晶発
振器を例として説明する。
からＩＣチップの端子電極を形成したので、接続確率を
高めることができる。以下、本発明の一実施例を水晶発
振器を例として説明する。
【００１２】第１図は本発明の一実施例としての水晶発
振器に採用されるＩＣチップの一主面の平面図である。
なお、前従来例図と同一部分には同番号を付与してその
説明は簡略又は省略する。水晶発振器は、前述したよう
に、積層セラミックからなり凹部底面にＩＣチップ２を
固着し、段部に水晶片３を保持して、カバー４を接合し
た構成とする（前第４図）。
振器に採用されるＩＣチップの一主面の平面図である。
なお、前従来例図と同一部分には同番号を付与してその
説明は簡略又は省略する。水晶発振器は、前述したよう
に、積層セラミックからなり凹部底面にＩＣチップ２を
固着し、段部に水晶片３を保持して、カバー４を接合し
た構成とする（前第４図）。
【００１３】そして、この実施例では、ＩＣチップ２の
一主面に設ける端子電極７は電気的に接続した二つの共
通電極７（ａｂ）からなる。この例では、共通電極７
（ａｂ）は分割独立し、ＩＣチップ２の辺方向に沿って
形成され、表面にて共通接続する。そして、各共通電極
７（ａｂ）にはそれぞれバンプ８が設けられる。
一主面に設ける端子電極７は電気的に接続した二つの共
通電極７（ａｂ）からなる。この例では、共通電極７
（ａｂ）は分割独立し、ＩＣチップ２の辺方向に沿って
形成され、表面にて共通接続する。そして、各共通電極
７（ａｂ）にはそれぞれバンプ８が設けられる。
【００１４】また、容器本体１の凹部底面には、ＩＣチ
ップ２の共通電極７（ａｂ）に対応して図示しない分割
接続された導電端子部６が形成される。そして、ＩＣチ
ップ２のバンプ８が超音波熱圧着によって凹部底面の分
割された導電端子部８に接合される。
ップ２の共通電極７（ａｂ）に対応して図示しない分割
接続された導電端子部６が形成される。そして、ＩＣチ
ップ２のバンプ８が超音波熱圧着によって凹部底面の分
割された導電端子部８に接合される。
【００１５】このような構成であれば、ＩＣチップ２に
おける同一の端子電極７を二つの共通電極７（ａｂ）か
ら形成してそれぞれにバンプ８を設けるので、いずれか
一方が凹部底面の分割された導電端子部８に接合すれ
ば、電気的な接続を確実にする。したがって、電気的接
続の確率を高めるので、導通不良を防止する。
おける同一の端子電極７を二つの共通電極７（ａｂ）か
ら形成してそれぞれにバンプ８を設けるので、いずれか
一方が凹部底面の分割された導電端子部８に接合すれ
ば、電気的な接続を確実にする。したがって、電気的接
続の確率を高めるので、導通不良を防止する。
【００１６】
【他の事項】上記実施例では、共通電極７（ａｂ）はＩ
Ｃチップ２の表面にて接続したが、ＩＣチップ２の内部
にて結線してもよい。また、ＩＣチップ２の共通電極７
（ａｂ）は及び凹部底面の導電端子部６は分割して形成
したが、分割することなく即ち従来よりも約２倍の大き
さとして形成してもよい。
Ｃチップ２の表面にて接続したが、ＩＣチップ２の内部
にて結線してもよい。また、ＩＣチップ２の共通電極７
（ａｂ）は及び凹部底面の導電端子部６は分割して形成
したが、分割することなく即ち従来よりも約２倍の大き
さとして形成してもよい。
【００１７】また、共通電極７（ａｂ）は、ＩＣチップ
２の辺方向に沿って形成したが、この場合には各端子電
極７を共通電極７（ａｂ）から形成すると密集するの
で、第２図に示したように端子電極７の配列される辺方
向に対して直交方向に共通電極７（ａｂ）を形成しても
よい。
２の辺方向に沿って形成したが、この場合には各端子電
極７を共通電極７（ａｂ）から形成すると密集するの
で、第２図に示したように端子電極７の配列される辺方
向に対して直交方向に共通電極７（ａｂ）を形成しても
よい。
【００１８】共通電極７（ａｂ）は２個としたが、例え
ば２個以上の４個としてもよく（第３図）、これらは適
宜に選択される。但し、バンプ８の数が増えると凹部底
面の導電端子部６の面積も増加して縮小化を阻害するの
で、最小限の２個が望ましい。また、全ての端子電極７
を共通電極から形成することなく、必要に応じた箇所の
端子電極７を分割して複数の共通電極にすればよい。
ば２個以上の４個としてもよく（第３図）、これらは適
宜に選択される。但し、バンプ８の数が増えると凹部底
面の導電端子部６の面積も増加して縮小化を阻害するの
で、最小限の２個が望ましい。また、全ての端子電極７
を共通電極から形成することなく、必要に応じた箇所の
端子電極７を分割して複数の共通電極にすればよい。
【００１９】また、ＩＣチップ２と水晶片３を一主面側
の凹部に収容したが、両主面に凹部を設けて別個に収容
してもよい。そして、水晶発振器を例として説明した
が、各分野でのＩＣチップ２の実装方法に適用できる。
の凹部に収容したが、両主面に凹部を設けて別個に収容
してもよい。そして、水晶発振器を例として説明した
が、各分野でのＩＣチップ２の実装方法に適用できる。
【００２０】
【発明の効果】本発明は、ＩＣチップの端子電極を電気
的に接続した複数の共通電極から形成してそれぞれにバ
ンプを設けたので、接合不良を防止したＩＣチップの接
合方法及びこれを用いた生産性の高い水晶発振器を提供
できる。
的に接続した複数の共通電極から形成してそれぞれにバ
ンプを設けたので、接合不良を防止したＩＣチップの接
合方法及びこれを用いた生産性の高い水晶発振器を提供
できる。
【図１】本発明の一実施例としての水晶発振器に採用さ
れるＩＣチップの一主面の平面図である。
れるＩＣチップの一主面の平面図である。
【図２】本発明の他の実施例を説明するＩＣチップの一
主面の平面図である。
主面の平面図である。
【図３】本発明の他の実施例を説明するＩＣチップの一
主面の平面図である。
主面の平面図である。
【図４】従来例及び本発明を説明する水晶発振器の断面
図である。
図である。
【図５】従来例を説明する、容器本体の凹部底面に形成
された回路パターンの図である。
された回路パターンの図である。
【図６】従来例を説明する、ＩＣチップの一主面の平面
図である。
図である。
１ 容器本体、２ ＩＣチップ、３ 水晶片、４ カバ
ー、５ 導電路、６導電端子部、７ 端子電極、７（ａ
ｂ） 共通電極、８ バンプ．
ー、５ 導電路、６導電端子部、７ 端子電極、７（ａ
ｂ） 共通電極、８ バンプ．
Claims (2)
- 【請求項１】ＩＣチップの一主面に形成した複数の端子
電極にそれぞれバンプを設けて、基板に形成された回路
パターンとしての複数の導電路の接続端子部に超音波熱
圧着によって前記バンプを接続してなるＩＣチップの接
合方法において、前記端子電極を電気的に接続した複数
の共通電極から形成してそれぞれにバンプを設けたこと
を特徴とするＩＣチップの接合方法。 - 【請求項２】請求項１におけるＩＣチップの接合方法を
用いて、容器本体の凹部にＩＣチップを接続して、水晶
片を収容したことを特徴とする水晶発振器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106214A JP2001291744A (ja) | 2000-04-07 | 2000-04-07 | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
| US09/651,026 US6304151B1 (en) | 1999-12-07 | 2000-08-30 | Crystal oscillator and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000106214A JP2001291744A (ja) | 2000-04-07 | 2000-04-07 | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291744A true JP2001291744A (ja) | 2001-10-19 |
Family
ID=18619429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000106214A Pending JP2001291744A (ja) | 1999-12-07 | 2000-04-07 | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291744A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014057107A (ja) * | 2013-12-20 | 2014-03-27 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| US8975120B2 (en) | 2009-05-29 | 2015-03-10 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
-
2000
- 2000-04-07 JP JP2000106214A patent/JP2001291744A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8975120B2 (en) | 2009-05-29 | 2015-03-10 | Renesas Electronics Corporation | Method of manufacturing semiconductor device |
| JP2014057107A (ja) * | 2013-12-20 | 2014-03-27 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3678148B2 (ja) | 圧電デバイス | |
| US6445254B1 (en) | Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator | |
| JPH09260436A (ja) | 半導体装置 | |
| JP4161267B2 (ja) | 弾性表面波装置 | |
| JP2001291742A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| US6304151B1 (en) | Crystal oscillator and method of fabricating the same | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2004235441A (ja) | 光半導体ベアチップ、プリント配線板、照明ユニットおよび照明装置 | |
| JP2001291744A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| US20020081768A1 (en) | Semiconductor device and method of fabricating semiconductor device | |
| JP2007201044A (ja) | 電子デバイス | |
| JP2002280491A (ja) | 電子部品およびその製造方法 | |
| JP3760622B2 (ja) | 圧電デバイス | |
| JP2004363319A (ja) | 実装基板及び半導体装置 | |
| US7800237B2 (en) | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JPH0547836A (ja) | 半導体装置の実装構造 | |
| JP3174238B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001291743A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| JP2002076048A (ja) | フリップチップ接続によるバンプの配置方法 | |
| JP2008091970A (ja) | 圧電発振器とその製造方法 | |
| JP2001351935A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| JP2001308124A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| JP4686869B2 (ja) | 半導体素子および半導体素子の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |