JP4686869B2

JP4686869B2 - 半導体素子および半導体素子の評価方法

Info

Publication number: JP4686869B2
Application number: JP2001051877A
Authority: JP
Inventors: 寛隆小林; 幸一上栗; 和夫西山
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2001-02-27
Filing date: 2001-02-27
Publication date: 2011-05-25
Anticipated expiration: 2021-02-27
Also published as: JP2002252260A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子および半導体素子の評価方法に関し、特に電極間の接続信頼性評価に利用する半導体素子および半導体素子の評価方法に関する。
【０００２】
【従来の技術】
半導体装置に搭載されているチップは、そのチップ間のそれぞれの電極がワイヤーボンドで接続され、相互にデータをやり取りしている。しかし、このようにチップどうしがワイヤーボンドで接続されていると、近年の機器の伝送データの大容量化、高速化による高周波数化においては、離れたチップ間のワイヤーボンドでの伝送中にデータの遅れなどによりデータのくずれが生じて正常な機能が発現できない場合がある。
【０００３】
そこで、チップ間のそれぞれの電極を金などからなるバンプを介して接続したチップ・オン・チップ（Chip on Chip）構造のパッケージが開発されつつある。
チップ・オン・チップ構造は、基板に搭載されたチップの上に別のチップを搭載し、これらチップ間のそれぞれの電極をバンプを介して接続する構造を有し、チップがひとつの基板上に並べて配置されてワイヤーボンドで接続されていたこれまでの方法に比べ、チップ間の距離を短くできるので、データ伝送の高速化に対応でき、高周波数データの伝送時の遅れを抑えることができる方法として注目されている。さらに、チップ・オン・チップ構造の場合、基板上の実装面積を小さくすることができ、今後の半導体装置の高集積化にも対応することができる。
【０００４】
チップ・オン・チップ構造の半導体装置に使用されるチップでは、その電極間の接続信頼性を評価することが、パッケージとしての信頼性を確認する上で重要である。現在の接続性信頼試験においては、評価をする評価チップと、評価チップが接続される基板チップの２種類を作製し、評価チップと基板チップとをバンプを介して接続し、さらに、基板チップから外部に電極を引き出して試験装置に接続し、評価チップと基板チップの接続を確認しながら評価を行う方法が採られている。
【０００５】
【発明が解決しようとする課題】
評価チップ、基板チップは、ウェハ上に形成されたチップで、基板チップより配線が引き出せるように、評価チップは基板チップより小さく作られる。
【０００６】
図７は評価チップと基板チップとが接続された状態の概略図である。図７では評価チップと基板チップの接続部分のうち、４箇所が接続されている部分のみ示している。
【０００７】
評価チップ１００は、電極パッド１００ａ、１００ｂ、１００ｃ、１００ｄを有しており、各電極パッド間は、１００ａと１００ｂとの間が配線１０１で、１００ｃと１００ｄとの間が配線１０２でつながれている。
【０００８】
一方、相手となる基板チップ２００は、電極パッド２００ａ、２００ｂ、２００ｃ、２００ｄ、および電極パッド２００ａ、２００ｄの引き出し電極パッド２００ｅ、２００ｆを有しており、評価チップ１００が基板チップ２００と貼り合わされた際、評価チップ１００の電極パッドと相対する位置に基板チップ２００の電極パッドが形成されており、評価チップがつないでいない電極パッド間を配線でつないだパターンを有している。すなわち、２００ｂと２００ｃとの間が配線２０１でつながれている。
【０００９】
これらの評価チップ１００と基板チップ２００とがバンプを介して接続される。評価チップ１００が搭載された基板チップ２００からは外部に電極が引き出され、外部リードに接続され、試験装置３００につながれる。これにより、例えば、試験装置３００から出る電流が、引き出し電極パッド２００ｅから電極パッド２００ａ、１００ａ、１００ｂ、２００ｂ、２００ｃ、１００ｃ、１００ｄ、２００ｄを順に通って引き出し電極パッド２００ｆから試験装置３００に戻る、という評価チップ１００と基板チップ２００とがひとつの経路で接続された構造が形成され、接続信頼性評価が行われる。
【００１０】
しかし、上記の方法による接続信頼性評価では、評価チップと基板チップとが異なる配線パターンを有し、それぞれ別々の配線パターンで作る必要があるため、マスク材料が２倍必要になる。さらに、チップサイズを変えた評価を行う場合には、異なる配線パターンを有するそれぞれのウェハから、対応する大きさのチップを、新たにダイシングで切り出して作製しなければない。したがって、半導体素子の電極間の接続信頼性評価にはコスト、手間がかかってしまうといった問題があった。
【００１１】
本発明はこのような点に鑑みてなされたものであり、多種類の半導体素子の接続信頼性評価に用いることができる配線パターンを有する半導体素子を提供することを目的とする。
【００１２】
さらに、本発明は、半導体素子間の導通を評価する半導体素子の評価方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明によれば、チップ・オン・チップ構造のチップ間の電極の接続信頼性評価に利用され、マスクパターンを用いてパターンが形成されたウェハから切り出されて生成された、四角形のコアパターンからなる半導体素子において、電極パッドと、電極パッド間を電気的に接続する配線と、電極パッドから引き出された引き出し電極パッドとを備えるコアパターンを有し、コアパターンの一部と同じパターンの電極パッドおよび配線を備える他の半導体素子と貼り合わされることで、電極パッドおよび配線と他の半導体素子の電極パッドおよび配線とを結ぶひとつの経路が生成され、外部の試験装置から引き出し電極パッドに電流が供給されることで、経路の電気的導通状態が評価される、ことを特徴とする半導体素子が提供される。
【００１４】
上記構成によれば、半導体素子と他の半導体素子とを貼り合わせた場合に、半導体素子の電極パッドおよび電極パッド間を接続する配線と、他の半導体素子の電極パッドおよび電極パッド間を接続する配線とを結ぶひとつの経路が生成される。さらに、引き出し電極パッドが電極パッドから引き出されているので、外部の試験装置からの電流を引き出し電極パッドから入れ、電極パッドと配線からなるひとつの経路を通って、別の引き出し電極パッドから出力することができる。これにより、同一配線パターンを有するコアパターンからなるウェハから評価チップと基板チップとを切り出して作製し、貼り合わせて接続することで、半導体素子のチップ・オン・チップ構造での接続信頼性評価をすることができるので、評価チップと基板チップとを同一のマスクパターンから作製することができる。
【００１５】
さらに、ウェハからの切り出しのサイズを変えるだけでサイズの異なる半導体素子の接続信頼性評価に対応することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
評価チップ、基板チップを構成するコアパターンは、まず、ウェハ上に絶縁膜を形成し、この上にアルミニウムなどで配線を形成し、次いで、このウェハ上にさらに絶縁膜を形成した後、電極パッド部分の窓開けを行うことにより形成される。通常１ｍｍ×１ｍｍのコアパターンがウェハ全体に形成され、これをダイシングで目的のチップサイズにカットし、接続信頼性評価に用いる。
【００１７】
図１はコアパターンの概略図である。
コアパターン１０は、１辺が１ｍｍの正方形であって、各辺１０ａ、１０ｂ、１０ｃ、１０ｄで囲まれた内部に電極パッドと配線とが形成されており、辺１０ａの近傍に形成された電極パッド１１と、辺１０ａに対向する辺１０ｂの近傍に形成された電極パッド１２と、電極パッド１１の辺１０ｃの側から２ｎ−１番目と２ｎ番目とを接続する配線１３と、電極パッド１２の辺１０ｃの側から２ｎ番目と２ｎ＋１番目とを接続する配線１４と、配線１３から電極パッド１２の近傍に引き出された引き出し電極パッド１５と、配線１４から電極パッド１１の近傍に引き出された引き出し電極パッド１６とから構成されている。
【００１８】
さらに、電極パッド１１および電極パッド１２は、辺１０ｃの側からｎ番目の電極パッドが、ともに辺１０ｃから等距離に、それぞれ辺１０ａおよび辺１０ｂの近傍に形成されている。
【００１９】
上記の構成のコアパターンを有する評価チップおよび基板チップを接続する方法について以下に説明する。
図２はウェハ上に形成されたコアパターンをチップサイズに切り出した図であり、（ａ）は基板チップ、（ｂ）は評価チップを示している。
【００２０】
ウェハ全体に形成されたコアパターンの集合体から基板チップ２０を４ｍｍ×４ｍｍサイズのコアパターン集合体に切り出す。評価チップ３０は、２ｍｍ×２ｍｍサイズのコアパターン集合体と、この集合体を構成する各コアパターンに隣接するコアパターンの境界近傍の電極パッドおよび配線を残して切り出されたパターンとからなる。
【００２１】
切り出した基板チップ２０、評価チップ３０は、基板チップ２０にスタッドバンプ若しくはメッキにより金バンプを形成し、この金バンプに評価チップ３０の電極パッドを貼り合わせて、温度４０℃で３０秒程度の熱加圧により接続される。
【００２２】
図３は切り出したチップの接続状態の説明図である。ただし、図３では評価チップ３０のうち１個のコアパターン３０ａと、それに隣接するコアパターンの境界近傍の電極パッドおよび配線を含むパターン３０ｂと、評価チップ３０のコアパターン３０ａとパターン３０ｂとに相対する基板チップ２０のコアパターン２０ａ、２０ｂのみを示している。
【００２３】
切り出した基板チップ２０と評価チップ３０とは、接続の際、評価チップ３０を上下反転させ、さらに、評価チップ３０および基板チップ２０それぞれのコアパターン３０ａおよび２０ａが相対するように配置され基板チップ２０に接続される。このとき、評価チップ３０のパターン３０ｂは、基板チップ２０のコアパターン２０ｂ上に配置され、バンプを介して接続される。ここで、注目すべきは、コアパターン３０ａと２０ａとの間、およびパターン３０ｂとコアパターン２０ｂとの間では、一方のパターン内で、電極パッド間に配線がない部分、例えば電極パッド３２と３３との間の部分には、他方のパターン内の相対する電極パッド間、例えば、電極パッド３２と３３との間に相対する電極パッド２３と２４との間に配線が形成されている点である。すなわち、図１に示した配線パターンからなる基板チップ２０、評価チップ３０において、一方を上下反転して貼り合わせることにより、基板チップ２０、評価チップ３０に形成されている電極パッドおよび配線が、ひとつの経路で接続される。
【００２４】
基板チップ２０のコアパターン２０ｂの引き出し電極パッド２１および電極パッド２７からはワイヤーボンドでパッケージの外部リードに配線が引き出され、試験装置４０に接続される。試験装置４０から流れる電流は、コアパターン２０ｂの引き出し電極パッド２１から電極パッド２２、３１、３２、２３、２４、３３、３４、２５、２６の順に流れ、電極パッド２７から出て、試験装置４０に戻るよう構成され、接続信頼性の評価が行われる。
【００２５】
図３では１個のコアパターン中に外部入力のための電極パッドと外部出力のための電極パッドとを設けたが、実際には配線を各コアパターンに引き回して試験装置４０へ戻す構成とし、試験装置４０へ接続する出力電極パッドの位置は、接続信頼性評価の目的に応じて変更可能である。
【００２６】
上記の説明では、辺１０ａ近傍の電極パッド１１を接続する配線１３から引き出した引き出し電極パッド１５を形成し、かつ辺１０ａに対向する辺１０ｂの近傍の電極パッド１２を接続する配線１４から引き出した引き出し電極パッド１６を形成すようにしたが、引き出し電極パッド１５の代わりに、配線１３と配線１４とを接続し、辺１０ｂ近傍の電極パッド１２に引き出し電極パッド１５の機能を代用させ、さらに、辺１０ａ近傍の電極パッド１１に引き出し電極パッド１６の機能を代用させる配線パターンとしてもよい。
【００２７】
図４は引き出し電極パッドの機能を他の電極パッドに代用させる配線パターンを有するコアパターンの概略図である。
コアパターン５０は、１辺が１ｍｍの正方形であって、各辺５０ａ、５０ｂ、５０ｃ、５０ｄで囲まれた内部に電極パッドと配線とが形成されており、辺５０ａの近傍に形成された電極パッド５１と、辺５０ａに対向する辺５０ｂの近傍に形成された電極パッド５２と、電極パッド５１の辺５０ｃの側から２ｎ−１番目と２ｎ番目とを接続する配線５３と、電極パッド５２の辺５０ｃの側から２ｎ番目と２ｎ＋１番目とを接続する配線５４と、配線５３と配線５４とを接続する配線５５とから構成されている。
【００２８】
さらに、電極パッド５１および電極パッド５２は、辺５０ｃの側からｎ番目の電極パッドが、ともに辺５０ｃから等距離に、それぞれ辺５０ａおよび辺５０ｂの近傍に形成されている。
【００２９】
上記の構成のコアパターンを用いることにより、電極パッドから引き出し電極パッドを引き出す配線パターンに比べ、コアパターンに形成する電極パッドを少なくし、配線パターンの構造を単純化することができるようになる。さらに、１個のコアパターン内の対向する２辺の近傍の電極パッドが配線で接続されるため、コアパターンの電極パッドを備えた面どうしを貼り合わせ、２辺の電極パッドについて同時に接続信頼性評価を行うことができるようになる。
【００３０】
このように、コアパターンは、電極パッドを備えた面どうしを貼り合わせる際に、相対する電極パッドどうしが接続されることにより、外部からの入力を外部へ出力できるひとつの経路が形成される配線パターンを有していればよい。上記の配線パターンでは、同一のコアパターンを有する半導体素子において、一方の半導体素子を他方の半導体素子に対して上下反転して貼り合わせた状態で接続できる配線パターンとしたが、左右反転して貼り合わせて接続する配線パターンとしてもよい。
【００３１】
図５は左右反転して貼り合わせた状態で接続できるコアパターンの概略図である。
コアパターン６０は、１辺が１ｍｍの正方形であって、各辺６０ａ、６０ｂ、６０ｃ、６０ｄで囲まれた内部に電極パッドと配線とが形成されており、辺６０ａの近傍に形成された電極パッド６１と、辺６０ａに対向する辺６０ｂの近傍に形成された電極パッド６２と、電極パッド６１の辺６０ｃの側から２ｎ−１番目と２ｎ番目とを接続する配線６３と、電極パッド６２の辺６０ｃの側から２ｎ番目と２ｎ＋１番目とを接続する配線６４と、配線６３から電極パッド６２の近傍に引き出された引き出し電極パッド６５と、配線６４から電極パッド６１の近傍に引き出された引き出し電極パッド６６とから構成されている。
【００３２】
さらに、電極パッド６１および電極パッド６２は、辺６０ａの中点と辺６０ｂの中点とを結ぶ中心線上に配置された電極パッド６１ａおよび電極パッド６２ａを有し、この電極パッド６１ａおよび６２ａから中心線を軸として対称に、辺６０ａおよび辺６０ｂの近傍に電極パッドが設けられ、電極パッド６１および電極パッド６２が構成されている。
【００３３】
コアパターン６０からなる半導体素子は、一方の半導体素子を他方の半導体素子に対して左右反転すれば、一方の半導体素子の電極パッドを備える面と他方の半導体素子の電極パッドを備える面とを、貼り合わせた状態で導通させることができる。
【００３４】
上記の説明では、辺６０ａ近傍の電極パッド６１を接続する配線６３から引き出した引き出し電極パッド６５を形成し、かつ辺６０ａに対向する辺６０ｂの近傍の電極パッド６２を接続する配線６４から引き出した引き出し電極パッド６６を形成すようにしたが、図４で示したのと同様に、引き出し電極パッド６５の代わりに、配線６３と配線６４とを接続し、辺６０ｂ近傍の電極パッド６２に引き出し電極パッド６５の機能を代用させ、さらに、辺６０ａ近傍の電極パッド６１に引き出し電極パッド６６の機能を代用させる配線パターンとしてもよい。これにより、図５に示した電極パッド６１、６２から引き出し電極パッド６５、６６を引き出す配線パターンのコアパターン６０に比べ、コアパターンに形成する電極パッドを少なくし、配線パターンの構造を単純化することができるようになる。さらに、１個のコアパターン内の対向する２辺の近傍の電極パッドが配線で接続されるため、コアパターンの電極パッドを備えた面どうしを貼り合わせ、２辺の電極パッドについて同時に接続信頼性評価を行うことができるようになる。
【００３５】
以上の説明では、コアパターンを上下反転して接続可能となる配線パターンと、左右反転して接続可能となる配線パターンとをそれぞれ別々に実施する例を示したが、両方の配線パターンを同時に満たす配線パターンを形成することもできる。
【００３６】
すなわち、一辺の近傍と、その一辺に対向する辺の近傍とに形成される電極パッドが、一辺と対向する辺の中点を結ぶ中心線上に電極パッドを有するとともに、この中心線上の電極パッドから中心線を軸にして対称に形成され、かつ、辺および対向する辺と垂直な一方の辺からｎ番目の電極パッドが等しい距離に形成されているコアパターンを形成する。
【００３７】
このような配線パターンを形成することにより、コアパターンを上下反転しても、左右反転しても、貼りあわせた状態で、導通をとることができるようになるので、作業ミスが起こりにくくなり、効率化が図れる。
【００３８】
さらに、この場合においても、辺近傍の電極パッドに引き出し電極パッドの機能を代用させる配線パターンを形成して、電極パッドを少なくし、配線パターンの構造を単純化することができる。さらに、１個のコアパターン内の対向する２辺の近傍の電極パッドが配線で接続されるため、コアパターンの電極パッドを備えた面どうしを貼り合わせ、２辺の電極パッドについて同時に接続信頼性評価を行うことができるようになる。また、１個のコアパターン内の対向する２辺の近傍だけでなく、残りの２辺についてもこれと同配列の電極パッドを形成すれば、４辺の近傍の電極パッドについて接続信頼性評価を行うことができるようになる。
【００３９】
以上の説明で示した配線パターンを有するコアパターンであれば、隣接するコアパターンに対して９０度回転した状態で交互に配列された半導体素子も、同様の効果を得ることができる。
【００４０】
図６は９０度回転したコアパターンが隣接した状態を示す図である。
コアパターン７０は、４辺の近傍に電極パッド７１、７２、７３、７４が形成されているとともに、一辺とこれに対向する辺の近傍に形成された電極パッド７１、７２どうしが配線で接続されており、かつ上下反転、左右反転とも可能な配線パターンを有している。同様に、コアパターン８０は、４辺の近傍に電極パッド８１、８２、８３、８４が形成されているとともに、一辺とこれに対向する辺の近傍に形成された電極パッド８３、８４どうしが配線で接続されており、かつ上下反転、左右反転とも可能な配線パターンを有している。コアパターン８０は、コアパターン７０を９０度回転した配線パターンであって、コアパターン７０に隣接して配置されている。コアパターン７０および８０を１ブロックとし、このブロックを連続的に並べて配置し半導体素子が構成される。
【００４１】
上記の構成の半導体素子において、例えば、コアパターン７０に、コアパターン８０を左右反転して貼り合わせると、電極パッド７１と８１、７２と８２、７３と８４、７４と８３がそれぞれひとつの経路で接続される。さらに、電極パッド７１と７２、８３と８４は配線で接続されているため、コアパターンの４辺の近傍の電極パッドについて接続信頼性評価を行うことができる。
【００４２】
コアパターン７０および８０を１ブロックとし、このブロックを連続的に並べて配置した半導体素子の場合、半導体素子を構成する各コアパターンで、４辺の近傍の電極パッドの接続信頼性評価を行うことができるため、より信頼性の高いデータを得ることができるようになる。
【００４３】
以上の説明での基板チップ、評価チップの切り出しサイズは単なる例であり、接続信頼性評価を行うのに必要なチップサイズに任意に切り出すことができる。
また、評価チップと基板チップとの接続は、金バンプにより行うが、その材質は金以外のものでもよい。さらに、バンプは評価チップのみに形成する、基板チップのみに形成する、評価チップと基板チップとの両方に形成するなど、どの方法によって形成してもよい。
【００４４】
【発明の効果】
以上説明したように本発明では、半導体素子のコアパターンを、一方のコアパターンと他方のコアパターンとを貼り合わせ、一方のコアパターンの電極パッドおよび配線と他方のコアパターンの電極パッドおよび配線とがひとつの経路で電気的に接続される配線パターンとし、さらに、電極パッドから引き出し電極パッドが引き出されて外部と接続できる構成にした。これにより、同一配線パターンを有するコアパターンからなるウェハから評価チップと基板チップとを切り出して作製し、適当に反転して貼り合わせて接続することでチップ・オン・チップ構造の接続信頼性評価をすることができるので、評価チップと基板チップとを同一のマスクパターンから作製することができ、半導体素子作製に使用するマスク材料を減らし、低コストで半導体素子を作製することができる。
【００４５】
さらに、ウェハからの切り出しのサイズを変えるだけでサイズの異なる半導体素子の接続信頼性評価に対応することができるので、配線パターンの汎用性が高く、接続信頼性評価を低コスト化、効率化することができる。
【図面の簡単な説明】
【図１】コアパターンの概略図である。
【図２】ウェハ上に形成されたコアパターンをチップサイズに切り出した図であり、（ａ）は基板チップ、（ｂ）は評価チップを示している。
【図３】切り出したチップの接続状態の説明図である。
【図４】引き出し電極パッドの機能を他の電極パッドに代用させる配線パターンを有するコアパターンの概略図である。
【図５】左右反転して貼り合わせた状態で接続できるコアパターンの概略図である。
【図６】９０度回転したコアパターンが隣接した状態を示す図である。
【図７】評価チップと基板チップとが接続された状態の概略図である。
【符号の説明】
１０……コアパターン、１０ａ，１０ｂ，１０ｃ，１０ｄ……辺、１１，１２……電極パッド、１３，１４……配線、１５，１６……引き出し電極パッド。

Claims

チップ・オン・チップ構造のチップ間の電極の接続信頼性評価に利用され、マスクパターンを用いてパターンが形成されたウェハから切り出されて生成された、四角形のコアパターンからなる半導体素子において、
電極パッドと、
前記電極パッド間を電気的に接続する配線と、
前記電極パッドから引き出された引き出し電極パッドと、
を備えるコアパターンを有し、
前記コアパターンの一部と同じパターンの電極パッドおよび配線を備える他の半導体素子と貼り合わされることで、前記電極パッドおよび前記配線と前記他の半導体素子の電極パッドおよび配線とを結ぶひとつの経路が生成され、外部の試験装置から前記引き出し電極パッドに電流が供給されることで、前記経路の電気的導通状態が評価される、
ことを特徴とする半導体素子。
前記半導体素子において、前記引き出し電極パッドを前記電極パッドで代用することを特徴とする請求項１記載の半導体素子。
前記コアパターンと、前記コアパターンを９０度回転したコアパターンとが交互に連続して配置された配列パターンを有することを特徴とする請求項１記載の半導体素子。
チップ・オン・チップ構造のチップ間の電極の接続信頼性を評価する、半導体素子の評価方法において、
マスクパターンを用いてパターンが形成されたウェハから切り出されて生成され、
電極パッドと、
前記電極パッド間を電気的に接続する配線と、
前記電極パッドから引き出された引き出し電極パッドと、
を備えるコアパターンを有し、
前記コアパターンの一部と同じパターンの電極パッドおよび配線を備える他の半導体素子と貼り合わされることで、前記電極パッドおよび前記配線と前記他の半導体素子の電極パッドおよび配線とを結ぶひとつの経路が生成される半導体素子を用いて、前記半導体素子と前記他の半導体素子とを貼り合わせ、前記電極パッドと前記他の半導体素子の電極パッドとを接続し、外部の試験装置から前記引き出し電極パッドに電流を供給することで、前記経路の電気的導通状態を評価する、
ことを特徴とする半導体素子の評価方法。