JP2001291743A - Ｉｃチップの接合方法及びこれを用いた水晶発振器 - Google Patents
Ｉｃチップの接合方法及びこれを用いた水晶発振器Info
- Publication number
- JP2001291743A JP2001291743A JP2000105915A JP2000105915A JP2001291743A JP 2001291743 A JP2001291743 A JP 2001291743A JP 2000105915 A JP2000105915 A JP 2000105915A JP 2000105915 A JP2000105915 A JP 2000105915A JP 2001291743 A JP2001291743 A JP 2001291743A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- terminal electrodes
- bonding method
- bonding
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Abstract
(57)【要約】
【目的】ＩＣの内部回路に与える損傷及び接合不良を防
止したＩＣチップの接合方法及びこれを用いた生産性の
高い水晶発振器を提供する。 【構成】ＩＣチップの一主面の対向する一組の両辺側に
形成した複数の端子電極にそれぞれバンプを設けて、基
板に形成された回路パターンとしての複数の導電路の接
続端子部に超音波熱圧着によって前記バンプを接続して
なるＩＣチップの接合方法において、前記端子電極の密
度は中央領域と両端領域とでは異ならせた構成とする。
また、前記端子電極は中央から両端に向かって疎から密
にした構成とする。さらに、これらのＩＣチップの接合
方法を用いて、容器本体の凹部にＩＣチップを接続し
て、水晶片を収容した水晶発振器を構成する。
止したＩＣチップの接合方法及びこれを用いた生産性の
高い水晶発振器を提供する。 【構成】ＩＣチップの一主面の対向する一組の両辺側に
形成した複数の端子電極にそれぞれバンプを設けて、基
板に形成された回路パターンとしての複数の導電路の接
続端子部に超音波熱圧着によって前記バンプを接続して
なるＩＣチップの接合方法において、前記端子電極の密
度は中央領域と両端領域とでは異ならせた構成とする。
また、前記端子電極は中央から両端に向かって疎から密
にした構成とする。さらに、これらのＩＣチップの接合
方法を用いて、容器本体の凹部にＩＣチップを接続し
て、水晶片を収容した水晶発振器を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプを用いた超
音波熱圧着によるＩＣチップの接合方法を産業上の技術
分野とし、特に接続不良を防止した接合方法及びこれを
用いた水晶発振器に関する。
音波熱圧着によるＩＣチップの接合方法を産業上の技術
分野とし、特に接続不良を防止した接合方法及びこれを
用いた水晶発振器に関する。
【０００２】
【従来の技術】（発明の背景）種々の電子回路を集積化
したＩＣチップは多くの電子機器に使用され、その小型
化の原動力となっている。近年では、ワイヤボンディン
グに比較して小型化をさらに促進することから、水晶発
振器においても端子電極の形成された一主面を基板に直
接に接合する所謂フェースダウンボンディングが採用さ
れている。このようなものの一つにバンプを用いた超音
波熱圧着による接合方法がある。
したＩＣチップは多くの電子機器に使用され、その小型
化の原動力となっている。近年では、ワイヤボンディン
グに比較して小型化をさらに促進することから、水晶発
振器においても端子電極の形成された一主面を基板に直
接に接合する所謂フェースダウンボンディングが採用さ
れている。このようなものの一つにバンプを用いた超音
波熱圧着による接合方法がある。
【０００３】（従来技術の一例）第２図は一従来例を説
明する水晶発振器の断面図である。水晶発振器は、積層
セラミックからなり凹部と段部を有する容器本体１にＩ
Ｃチップ２と水晶片３を収容し、カバー４を接合して密
閉する。容器本体１の凹部底面１aには、第３図に示し
たように回路パターンとしての導電路５が形成される。
また、段部には図示しない水晶端子が形成される。
明する水晶発振器の断面図である。水晶発振器は、積層
セラミックからなり凹部と段部を有する容器本体１にＩ
Ｃチップ２と水晶片３を収容し、カバー４を接合して密
閉する。容器本体１の凹部底面１aには、第３図に示し
たように回路パターンとしての導電路５が形成される。
また、段部には図示しない水晶端子が形成される。
【０００４】回路パターン（導電路５）は、下地電極と
しての一層目を印刷及び焼成によるタングステン（Ｗ）
として、その表面に電解メッキによる金が形成される。
通常では、導電路５の先端側となる黒点で示す接続端子
部（導電端子部とする）６を露出し、これ以外は図示し
ないアルミナ等の絶縁材で覆われる（第３図）。導電端
子部６は長方形状として長さ方向に平行に形成される。
しての一層目を印刷及び焼成によるタングステン（Ｗ）
として、その表面に電解メッキによる金が形成される。
通常では、導電路５の先端側となる黒点で示す接続端子
部（導電端子部とする）６を露出し、これ以外は図示し
ないアルミナ等の絶縁材で覆われる（第３図）。導電端
子部６は長方形状として長さ方向に平行に形成される。
【０００５】ＩＣチップ２は一主面の対向する一組の両
辺側に合計１１個の端子電極７を有し、例えば金粒とし
た球状の所謂バンプ８が形成される（第４図）。そし
て、ＩＣチップ２の一主面を凹部底面に対向させ、バン
プ８と導電路５の先端側となる導電端子部６とを位置決
めして当接する。
辺側に合計１１個の端子電極７を有し、例えば金粒とし
た球状の所謂バンプ８が形成される（第４図）。そし
て、ＩＣチップ２の一主面を凹部底面に対向させ、バン
プ８と導電路５の先端側となる導電端子部６とを位置決
めして当接する。
【０００６】そして、超音波熱圧着機によって、ＩＣチ
ップ２を熱圧着（押圧）しながら超音波によって導電端
子部６の長さ方向にバンプ８を振動させ、楕円状に押し
潰して導電端子部６と接続する。すなわち、金属（ここ
では金）の固相拡散によって接合される。なお、バンプ
８は押圧力が均等に分散するように一方の辺に６個、他
方の辺に５個配置され、各辺においてほぼ同間隔で配置
される。
ップ２を熱圧着（押圧）しながら超音波によって導電端
子部６の長さ方向にバンプ８を振動させ、楕円状に押し
潰して導電端子部６と接続する。すなわち、金属（ここ
では金）の固相拡散によって接合される。なお、バンプ
８は押圧力が均等に分散するように一方の辺に６個、他
方の辺に５個配置され、各辺においてほぼ同間隔で配置
される。
【０００７】
【発明が解決しようとする課題】（従来技術の問題点）
しかしながら、上記構成の水晶発振器では、超音波熱圧
着時の振動による押圧力によって、ＩＣチップ２の特に
外側の端子電極７にヒビや欠け等のクラックを生じる問
題があった。すなわち、容器本体１の底壁１ａは形成さ
れる回路パターンによって、セラミックの焼成後に内方
向あるいは外方向に反りを持つ「第５図（ａｂ）」。こ
の場合は、内方向に反りを持つ。
しかしながら、上記構成の水晶発振器では、超音波熱圧
着時の振動による押圧力によって、ＩＣチップ２の特に
外側の端子電極７にヒビや欠け等のクラックを生じる問
題があった。すなわち、容器本体１の底壁１ａは形成さ
れる回路パターンによって、セラミックの焼成後に内方
向あるいは外方向に反りを持つ「第５図（ａｂ）」。こ
の場合は、内方向に反りを持つ。
【０００８】したがって、両端側でのバンプ８が中央域
のものより圧接され、端子電極７にクラックを生ずる。
この場合、端子電極７の直下及び近傍にあるＩＣ内部の
回路に損傷を与えたり、導通（接合）不良を引き起こ
す。これらのことから、高価なＩＣチップ２を無駄にし
て歩留まりも悪く、生産性を低下させる問題があった。
のものより圧接され、端子電極７にクラックを生ずる。
この場合、端子電極７の直下及び近傍にあるＩＣ内部の
回路に損傷を与えたり、導通（接合）不良を引き起こ
す。これらのことから、高価なＩＣチップ２を無駄にし
て歩留まりも悪く、生産性を低下させる問題があった。
【０００９】（発明の目的）本発明は、ＩＣの内部回路
に与える損傷及び接合不良を防止したＩＣチップの接合
方法及びこれを用いた生産性の高い水晶発振器を提供す
ることを目的とする。
に与える損傷及び接合不良を防止したＩＣチップの接合
方法及びこれを用いた生産性の高い水晶発振器を提供す
ることを目的とする。
【００１０】
【課題を解決するための手段】本発明は、バンプが設け
られるＩＣチップの端子電極の密度は中央領域と両端領
域とでは異ならせたことを基本的な解決手段とする。
られるＩＣチップの端子電極の密度は中央領域と両端領
域とでは異ならせたことを基本的な解決手段とする。
【００１１】
【作用】本発明では、ＩＣチップの端子電極の密度を中
央領域と両端領域とでは異にするので、超音波熱圧着時
の押圧力が均等に分散して端子電極に生じるクラックを
防止する。以下、本発明の一実施例を水晶発振器を例と
して説明する。
央領域と両端領域とでは異にするので、超音波熱圧着時
の押圧力が均等に分散して端子電極に生じるクラックを
防止する。以下、本発明の一実施例を水晶発振器を例と
して説明する。
【００１２】第１図は本発明の一実施例を説明する水晶
発振器の図で、特にＩＣチップの一主面の平面図であ
る。なお、前従来例図と同一部分には同番号を付与して
その説明は簡略又は省略する。水晶発振器は、容器本体
１の導電路５及び導電端子部６が形成された凹部底面に
ＩＣチップ２を超音波熱圧着により固着し、段部には水
晶片３を保持して、カバー４を接合して密閉する。な
お、容器本体１の底壁１ａは、前述したように内側に反
っているとする。
発振器の図で、特にＩＣチップの一主面の平面図であ
る。なお、前従来例図と同一部分には同番号を付与して
その説明は簡略又は省略する。水晶発振器は、容器本体
１の導電路５及び導電端子部６が形成された凹部底面に
ＩＣチップ２を超音波熱圧着により固着し、段部には水
晶片３を保持して、カバー４を接合して密閉する。な
お、容器本体１の底壁１ａは、前述したように内側に反
っているとする。
【００１３】そして、この実施例では、ＩＣチップ２の
端子電極７は前述同様に合計で１１個であり、一方の辺
に６個を、他方の辺に５個配置する。そして、ＩＣチッ
プ２の各辺の端子電極７は、中央域では疎にして、外側
では密にする。すなわち、一方の辺では、端子電極７は
中央域に間隔を広げて２個、両側では間隔を狭めて２個
ずつ配置する。また、他方の辺では、端子電極７を中央
域に１個、両側では間隔を狭めて２個ずつ配置する。要
するに、中央領域と両端領域とではバンプ密度を異なら
せ、この例では両端領域でのバンプ密度を中央領域より
も高くする。
端子電極７は前述同様に合計で１１個であり、一方の辺
に６個を、他方の辺に５個配置する。そして、ＩＣチッ
プ２の各辺の端子電極７は、中央域では疎にして、外側
では密にする。すなわち、一方の辺では、端子電極７は
中央域に間隔を広げて２個、両側では間隔を狭めて２個
ずつ配置する。また、他方の辺では、端子電極７を中央
域に１個、両側では間隔を狭めて２個ずつ配置する。要
するに、中央領域と両端領域とではバンプ密度を異なら
せ、この例では両端領域でのバンプ密度を中央領域より
も高くする。
【００１４】このような構成であれば、超音波熱圧着に
よって容器本体１の底部の反りによってＩＣチップの両
端側での押圧力を増しても、両端側ではバンプが密（こ
の例では２個ずつ）なので、従来の等間隔の場合より
も、耐圧接強度が高まる。要するに、各バンプ８に対す
る圧接力が均一になる。したがって、ＩＣチップ２の端
子電極７にひびや欠け等のクラックの発生を防止する。
よって容器本体１の底部の反りによってＩＣチップの両
端側での押圧力を増しても、両端側ではバンプが密（こ
の例では２個ずつ）なので、従来の等間隔の場合より
も、耐圧接強度が高まる。要するに、各バンプ８に対す
る圧接力が均一になる。したがって、ＩＣチップ２の端
子電極７にひびや欠け等のクラックの発生を防止する。
【００１５】これにより、端子電極７の直下及び近傍に
あるＩＣ内部の回路に損傷を与えることなく、導通（接
合）も良好にする。これらのことから、高価なＩＣチッ
プ２を無駄にすることなく歩留まりも良好にし、水晶発
振器の生産性を向上できる。
あるＩＣ内部の回路に損傷を与えることなく、導通（接
合）も良好にする。これらのことから、高価なＩＣチッ
プ２を無駄にすることなく歩留まりも良好にし、水晶発
振器の生産性を向上できる。
【００１６】
【他の事項】上記実施例では、ＩＣチップ２のバンプ８
は一方の辺６個、他方の辺で５個としたが、例えば他方
の辺では電気的な接続には無関係の疑似バンプを設けて
一方の辺と同数とし、バンプ８を対称に配置することに
よって押圧力をさらに均等に分散するようにしてもよ
い。
は一方の辺６個、他方の辺で５個としたが、例えば他方
の辺では電気的な接続には無関係の疑似バンプを設けて
一方の辺と同数とし、バンプ８を対称に配置することに
よって押圧力をさらに均等に分散するようにしてもよ
い。
【００１７】また、容器本体１における底壁１ａの反り
は内側としたが、底壁１ａが外側に反っている場合は両
端領域から中央領域に向かって疎から密にすればよい。
また、ＩＣチップ２と水晶片３を一主面側の凹部に収容
したが、両主面に凹部を設けて別個に収容してもよい。
そして、水晶発振器を例として説明したが、各分野での
ＩＣチップ２の実装方法に適用できる。
は内側としたが、底壁１ａが外側に反っている場合は両
端領域から中央領域に向かって疎から密にすればよい。
また、ＩＣチップ２と水晶片３を一主面側の凹部に収容
したが、両主面に凹部を設けて別個に収容してもよい。
そして、水晶発振器を例として説明したが、各分野での
ＩＣチップ２の実装方法に適用できる。
【００１８】
【発明の効果】本発明は、バンプが設けられるＩＣチッ
プの端子電極の密度は中央領域と両端領域とでは異なら
せたので、ＩＣの内部回路に与える損傷及び接合不良を
防止したＩＣチップの接合方法及びこれを用いた生産性
の高い水晶発振器を提供できる。
プの端子電極の密度は中央領域と両端領域とでは異なら
せたので、ＩＣの内部回路に与える損傷及び接合不良を
防止したＩＣチップの接合方法及びこれを用いた生産性
の高い水晶発振器を提供できる。
【図１】本発明の一実施例としての水晶発振器に採用さ
れるＩＣチップの一主面の平面図である。
れるＩＣチップの一主面の平面図である。
【図２】従来例及び本発明を説明する水晶発振器の断面
図である。
図である。
【図３】従来例を説明する、容器本体の凹部底面に形成
された回路パターンの図である。
された回路パターンの図である。
【図４】従来例を説明するＩＣチップの一主面の平面図
である。
である。
【図５】従来例を説明する容器本体の底壁１ａの一部断
面図である。
面図である。
１ 容器本体、１ａ 容器本体の底壁、２ ＩＣチッ
プ、３ 水晶片、４ カバー、５ 導電路、６ 導電端
子部、７ 端子電極、８ バンプ．
プ、３ 水晶片、４ カバー、５ 導電路、６ 導電端
子部、７ 端子電極、８ バンプ．
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０３Ｂ 5/32 Ｆターム(参考） 5F038 BE07 BH19 CA07 CA10 DF01 EZ20 5F044 KK04 KK12 LL00 QQ02 5J079 AA04 BA43 HA30
Claims (3)
- 【請求項１】ＩＣチップの一主面の対向する一組の両辺
側に形成した複数の端子電極にそれぞれバンプを設け
て、基板に形成された回路パターンとしての複数の導電
路の接続端子部に超音波熱圧着によって前記バンプを接
続してなるＩＣチップの接合方法において、前記端子電
極の密度は中央領域と両端領域とでは異なることを特徴
とするＩＣチップの接合方法。 - 【請求項２】前記端子電極は中央から両端に向かって疎
から密にした請求項１におけるＩＣチップの接合方法。 - 【請求項３】請求項１におけるＩＣチップの接合方法を
用いて、容器本体の凹部にＩＣチップを接続して、水晶
片を収容したことを特徴とする水晶発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000105915A JP2001291743A (ja) | 2000-04-07 | 2000-04-07 | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000105915A JP2001291743A (ja) | 2000-04-07 | 2000-04-07 | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001291743A true JP2001291743A (ja) | 2001-10-19 |
Family
ID=18619168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000105915A Pending JP2001291743A (ja) | 2000-04-07 | 2000-04-07 | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001291743A (ja) |
-
2000
- 2000-04-07 JP JP2000105915A patent/JP2001291743A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2953424B2 (ja) | フェイスダウンボンディング用リードフレーム | |
| JP3678148B2 (ja) | 圧電デバイス | |
| JPH11297889A (ja) | 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法 | |
| US6445254B1 (en) | Crystal oscillator and method of bonding IC chip useful for fabricating crystal oscillator | |
| JP2003100803A (ja) | 半導体装置及びその製造方法 | |
| JP2001053111A (ja) | フリップチップ実装構造 | |
| JP2001291742A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| US6304151B1 (en) | Crystal oscillator and method of fabricating the same | |
| TW381326B (en) | Semiconductor device and lead frame therefor | |
| JPH10321666A (ja) | フリップチップ実装型半導体素子の樹脂封止構造 | |
| US20020039807A1 (en) | Manufacturing method of a semiconductor device | |
| US20060175939A1 (en) | Piezoelectric device and method of producing the same | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP2001291743A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| JP2001291744A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| JPH05211256A (ja) | 半導体装置 | |
| JP2001007155A (ja) | フリップチップ接続構造体 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| US7800237B2 (en) | Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device | |
| JP2002009570A (ja) | 電子部品とその製造方法 | |
| JP2904274B2 (ja) | Ｌｓｉパッケージの実装方法 | |
| JP3928913B2 (ja) | 水晶発振器 | |
| JP2000286303A (ja) | 半導体素子の実装構造 | |
| JP2001308124A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 | |
| JP2001351935A (ja) | Ｉｃチップの接合方法及びこれを用いた水晶発振器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |