JP7298373B2 - 光電変換装置、画像読取装置、及び画像形成装置 - Google Patents

光電変換装置、画像読取装置、及び画像形成装置 Download PDF

Info

Publication number
JP7298373B2
JP7298373B2 JP2019141788A JP2019141788A JP7298373B2 JP 7298373 B2 JP7298373 B2 JP 7298373B2 JP 2019141788 A JP2019141788 A JP 2019141788A JP 2019141788 A JP2019141788 A JP 2019141788A JP 7298373 B2 JP7298373 B2 JP 7298373B2
Authority
JP
Japan
Prior art keywords
block
photoelectric conversion
chip
electrode
electrode pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019141788A
Other languages
English (en)
Other versions
JP2021027416A (ja
Inventor
健一 松本
祐弥 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2019141788A priority Critical patent/JP7298373B2/ja
Priority to US16/929,536 priority patent/US11424276B2/en
Publication of JP2021027416A publication Critical patent/JP2021027416A/ja
Application granted granted Critical
Publication of JP7298373B2 publication Critical patent/JP7298373B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/02805—Details of scanning heads ; Means for illuminating the original for picture information pick-up with photodetectors arranged in a two-dimensional array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/024—Details of scanning heads ; Means for illuminating the original
    • H04N1/028—Details of scanning heads ; Means for illuminating the original for picture information pick-up
    • H04N1/02815—Means for illuminating the original, not specific to a particular type of pick-up head
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers

Description

本発明は、光電変換装置、画像読取装置、及び画像形成装置に関する。
光電変換装置は、入射光に応じて光電変換を行う光電変換素子及び光電変換された電荷を電圧に変換する電荷電圧変換部を備える画素が、二次元に配置された画素ブロックと、該画素ブロックから出力された信号を処理する複数の信号処理とで構成されている。このような構成は、一体化するのに有利なＣＭＯＳ（Complementary Metal Oxide Semiconductor：相補型金属酸化膜半導体）により形成されている。このような光電変換装置は、撮像素子（イメージセンサ、撮像デバイスともいう）として、ビデオカメラやデジタルカメラ、複写機等、さまざまな撮像機器に用いられている。
ここで、撮像機器に搭載されるイメージセンサは、高画質化を達成するために、イメージセンサが配置できる基板のレイアウト面積の制約がありながら、ノイズの低減が望まれている。
そこで、特許文献１では、レイアウトの短手方向のサイズを縮小し、かつ電極配線上に生じるＩＲ積の電圧降下であるＩＲドロップを抑制するために、図１に示すように、信号処理ブロックのチップ端部近傍に電極パッドを配置し、横給電に加えて縦給電も行う構成が開示されている。詳しくは、縦給電では、ＩＣチップ端部に設けられた電極パッド９０から、信号処理ブロック２０Ａ～２０Ｚを介して画素ブロック１０へ、光電変換装置の長手方向から給電している。横給電では、画素ブロックの両側から、縦給電とは独立して、又は縦給電とは異なる用途を割り当てて、給電している。
しかし、特許文献１の光電変換装置では、縦給電としてチップ端部から信号処理ブロックを介して画素ブロックへ給電するため、信号処理ブロック内に電極配線(VL1～VLn)を多く通すことになり、基板のレイアウトにおいて長手方向の長さが長くなってしまった。
そこで、本発明は上記事情に鑑み、レイアウト面積を縮小することができる、光電変換装置の提供を目的とする。
上記課題を解決するため、本発明の一態様では、
カラーフィルターを積んだ、入射光に応じて光電変換を行う光電変換素子を含む光電変換部が２次元に配置された光電変換ブロックと、
前記光電変換ブロックの出力を処理する信号処理ブロックと、
前記光電変換ブロック及び前記信号処理ブロックに給電する複数の電極パッドと、を備える光電変換装置であって、
前記信号処理ブロックは、交流を直流に変換するＡＤ変換ブロックと、信号を増幅する増幅ブロックとを有しており、
当該光電変換装置は長方形形状のＩＣチップで構成され、
前記光電変換ブロック、前記増幅ブロック、及び前記ＡＤ変換ブロックは、それぞれ前記ＩＣチップの長手方向に延伸し、
前記ＩＣチップの短手方向において、前記光電変換ブロック、前記増幅ブロック、前記ＡＤ変換ブロックの順に並んで設けられており、
前記複数の電極パッドは、前記信号処理ブロックの、前記ＡＤ変換ブロック内の前記増幅ブロックの近傍、または前記増幅ブロック内に配置され、
前記複数の電極パッドの各電極パッドは、前記ＩＣチップの前記長手方向において異なる位置に設けられており、
前記複数の電極パッドは、前記ＩＣチップの前記短手方向にそれぞれ給電し、
前記複数の電極パッドの給電において、前記ＡＤ変換ブロックへの給電方向は、前記光電変換ブロックへの給電方向及び前記増幅ブロックへの給電方向とは、逆方向であることを特徴とする
光電変換装置、を提供する。
一態様によれば、光電変換装置において、レイアウト面積を縮小することができる。
従来例に係る電極パッドと電極配線を示す図。 本発明の光電変換チップに係る電極パッドと電極配線を示す概略図。 比較例において、電極パッドをチップ端部近傍に配置した光電変換チップに係る、電極パッドと電極配線を示す図。 図３の比較例に係る光電変換チップを複数、ウェハ化した状態を示す図。 図４の比較例に係る光電変換チップを複数搭載したウェハの縦方向の断面図の一例を示す図。 図２の本発明に係る光電変換チップを複数、ウェハ化した状態を示す図。 図６の本発明に係る光電チップを複数搭載したウェハの縦方向の断面図の一例を示す図。 本発明の第１実施形態に係る光電変換チップにおける電極パッドと電極配線を示す図。 本発明の第２実施形態に係る、電極パッドをＡＤＣブロック内及びＡＤＣブロック周辺に配置した光電変換チップの電極配線を示す図。 本発明の第３実施形態に係る、ブロック毎に電極パッドをそれぞれ設ける光電変換チップの電極配線を示す図。 本発明の第４実施形態に係る、電極パッドが回路ブロック付近に配置される光電変換チップの電極配線を示す図。 本発明の第５実施形態に係る、電極パッドが周辺回路にも配置される光電変換チップの電極配線を示す図。 図１２の光電変換チップを搭載したウェハの横方向の断面図の一例を示す図。 光電変換チップが搭載される画素ブロックの回路図の一例。 下方に配置された信号処理ブロックから画素ブロックへ給電する電極配線の他の例を示す概略配線図。 本発明の第６実施形態に係る光電変換チップにおいて、画素ブロックの両側に信号処理ブロックが配置される概略図。 図１６の光電変換チップにおいて、両側の信号処理ブロックから画素ブロックへ給電する電極配線の一例を示す概略配線図の例。 比較例に係る、電極パッドをチップ端部近傍に配置した光電変換チップのパッケージにおけるボンディングを示す図。 本発明の実施形態に係る電極パッドを信号処理ブロック内に配置したチップのパッケージにおけるボンディングを示す図。 本発明の光電変換チップが搭載される画像読取装置の概略ブロック図の一例。 本発明の光電変換チップが搭載される画像読取装置を含む画像形成装置の概略ブロックの一例。
以下、図面を参照して本発明を実施するための形態について説明する。下記、各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
＜本発明の概略＞
まず、図２を用いて、本発明の概略構成について説明する。図２は、本発明の光電変換チップに係る電極パッドと電極配線を示す概略図である。
本発明の構成において、光電変換装置である光電変換チップ１には、画素ブロック１０と、信号処理ブロック２０と、周辺回路３０とが設けられており、電極パッド４０を信号処理ブロック２０内に配置して、各ブロック１０，２０へ電極配線を引き出している。
また、図２に示すように光電変換チップ１は、横長の長方形形状であって、画素ブロック１０及び信号処理ブロック２０は、光電変換チップ１の長手方向（横方向）に延伸し、短手方向（縦方向）に並んで設けられている。また、２つの周辺回路３０は、短手方向に延伸し、長手方向において、画素ブロック１０及び信号処理ブロック２０を挟むように、両端部に設けられている。
画素ブロック（光電変換ブロック）１０は、カラーフィルターを積んだ、入射光に応じて光電変換を行う光電変換素子と、光電変換された電荷を電圧に変換する電荷電圧変換部とを備える画素が、二次元に配置されたブロックである。
信号処理ブロック２０は、画素ブロック１０の出力を処理する。例えば、後述のように、信号処理ブロックは、画素ブロックから出力された複数の信号を増幅する増幅ブロックと、Ａ/Ｄコンバータブロックとを備えて構成されている。
信号処理ブロック２０内に配置される、複数の電極パッド４０は、画素ブロック１０及び信号処理ブロック２０に夫々給電する。図２において、電極パッド４０から画素ブロック（光電変換ブロック）１０への給電配線（信号線）はＬＰで示し、電極パッド４０から信号処理ブロック２０への給電配線はＬＳで示している。
また、図２に示すように、信号処理ブロック２０内において、電極パッド４０は、チップ端部（図２では下端）、及び画素ブロック１０から離れた位置に配置されている。
このような配線により、画素ブロック１０への電極配線ＬＰでは、信号処理ブロック２０内を通るが、チップ端部近傍に電極パッド配置する場合よりも、電極パッド４０が比較的近い位置にあるため、配線の低抵抗化が可能となる。
また、信号処理ブロック２０を給電するための電極パッド４０も回路近傍に近くなるため、この電極配線ＬＳも低抵抗化できる。つまり、新たなレイアウトスペースを低減し、光電変換チップ１のチップ面積の増加を抑えることができる。
＜比較例＞
ここで、図３～図５を用いて、比較例での課題について説明する。
図３は、比較例における、電極パッド９０をチップ端部近傍に配置した光電変換チップ９に係る、電極パッドと電極配線を示す図である。
図３に示す比較例の光電変換チップ９では、チップの端部（図３の下端）に信号処理ブロック２０Ｘとは別に電極パッドブロック８０を設け、電極パッドブロック８０内に電極パッド９０を配置し、そこから各ブロック１０Ｘ，２０Ｘへ電極配線を引き出している。
例えば、画素ブロック１０Ｘへの電極配線ＶＬｐであれば、両ブロックの間に位置する信号処理ブロック２０Ｘ内を通って画素ブロック１０Ｘへ引き出す。引き出す配線は、特性上、低抵抗化が好ましいため、太幅化または配線数を増やして対応する。しかし、この対応は信号処理ブロック２０Ｘのレイアウトスペースを減少させるため、それを補う新たなスペースがする必要になり、そのスペースの分、レイアウト面積が増加し、コストアップしてしまう。
図４は、図３の比較例に係る光電変換チップ９を複数、ウェハ化した状態を示す図である。図５は、図４の比較例に係る光電変換チップを複数搭載したウェハの縦方向の断面図の一例を示す図である。なお、図５では、膜の詳細を示すため、実際の縦横の比率と異なった比率で示している。
図４に示すように、チップ端部近傍に電極パッド９０を設けた場合、ひとつのチップで見れば画素ブロック１０Ｘと電極パッド９０の距離は比較的離れている。しかしながら、ウェハになった状態では、隣接チップＣ２の電極パッド９０が自チップＣ１の画素ブロック１０Ｘに近づいている。
そのため、電極パッド９０の電極パッド層５９０が画素ブロック１０Ｘの画素Ｐに近いことで、カラーフィルターにおいてムラが発生してしまう。詳しくは、製造工程において、電極パッド９０を形成する際、配線層５０１の上にパッシベーション膜５０３と絶縁膜５０２を形成後、それらの膜を取り除いて電極パッド層５９０を形成することでパッド開口部ＰＯが形成される。このため電極パッド層５９０が設けられる部分が他の部分である膜積層部よりも凹み、その箇所に段差ができる。そして、パッシベーション膜５０３の上に、カラーフィルターやオンチップマイクロレンズ（不図示）を形成するための樹脂材料等である平坦化膜５０４，５０５をスピンコートで塗布する。
このスピンコートの際、パッド開口部ＰＯは、他の部分よりも凹んだ段差が生じているので、この段差部を起点として、平坦化膜５０４、５０５に凹凸が発生してしまい、画素がパッド開口部ＰＯに近いほど大きな凹凸になってしまう。詳しくは、カラーフィルターＣＬやオンチップマイクロレンズとパッド開口部ＰＯの距離が短いと、カラーフィルターやオンチップマイクロレンズに不均一性が生じてしまい、画素ごとに透過率、変換ゲインが変わり画像特性に影響がでてしまう。なお、パッド開口部ＰＯと、画素ブロックにおける積層部との段差に相当する、積層部の膜厚ＦＴが大きいほど、フィルタームラの影響範囲は大きくなる。
例えば、図５に示すように、自チップＣ１，Ｃ２内部では、画素Ｐと電極パッド層５９０の縦方向（短手方向）の距離Ｄｘは、１０００μｍ以上離れているが、隣接チップＣ２の電極パッド層５９０が自チップＣ１の画素Ｐと近接しており、例えば、隣接チップの画素Ｐと電極パッド層５９０の縦方向の距離Ｄｙは、１００μｍ以下になる。また、パッド開口部ＰＯからの段差に対応する膜厚ＦＴは、例えば、１．２５μｍである。
ここで、一般的にパッド開口部ＰＯの段差となる膜厚ＦＴに対して１００倍以上の距離の分、画素Ｐから電極パッドを離せば、ほぼフィルタームラの影響を受けないといわれている。しかし、この構成では、膜厚ＦＴに対して、画素ブロック１０Ｘの画素Ｐと隣接するチップの電極パッド９０との縦方向の距離は約８０倍のため、パッド開口部ＰＯの段差に起因して、カラーフィルターＣＬにムラが発生するおそれがある。
＜本発明のチップを搭載するウェハ＞
図６は、図２の本発明に係る光電変換チップを複数、ウェハ化した状態を示す図である。
本発明のように、信号処理ブロック２０内に電極パッド４０を設けた場合、ひとつのチップ内において、画素ブロック１０から電極パッド４０までの距離Ｄ１は十分確保されている。そして、ウェハＷに複数のチップＣ１，Ｃ２が並んだ状態でも、隣接チップＣ２の画素ブロック１０、即ちチップ端部から自チップＣ１の画素ブロック１０までの距離Ｄ２は十分確保されている。
図７は、本発明の実施形態において、信号処理ブロック２０内に電極パッド４０を配置したチップのウェハの断面図である。
本発明では、信号処理ブロック２０の中に、他の部分に対して凹部となる電極パッド層５１０が形成されている。本発明においても、電極パッド層５１０の上面から画素ブロック１０の膜積層部（他の部分）の上端までの高さに相当する高さを、膜厚ＦＴとする。
信号処理ブロック２０内の電極パッド層５１０は、カラーフィルターＣＬの位置から、画素Ｐ上部の膜厚ＦＴに相当する、図７の絶縁膜５０２、パッシベーション膜５０３、カラーフィルターＣＬを含む平坦化膜５０４，５０５の合計厚さに対して、距離が１００倍以上離れた位置に配置されると、好適である。
また、隣接するチップのチップ端部ＣＥに画素が配置されてもよいように、電極パッドは、チップ短手方向（縦方向）において、自チップのチップ端部からも、膜厚ＦＴに対して１００倍以上離れた位置に配置されるとより好適である。この対策によりカラーフィルターのムラを防止できる。
＜第１実施形態＞
図８は、本発明の第１実施形態に係る光電変換チップ１Ａにおける電極パッドと電極配線を示す図である。
一般的に、消費電流の大きいブロックが信号処理ブロックに含まれる場合、電極パッドからそのブロックの距離が遠く、電極配線の配線長が長くなると、ＩＲドロップ面から配線の低抵抗化が重要となるため、電極配線幅を太くする必要がある。そうなるとチップ面積が大きくなってしまう。
そこで、本発明の光電変換チップ１Ａでは、信号処理ブロック２０内の、消費電流の多い回路２１の内部、又は消費電流の多い回路２１の近傍に、電極パッド４０を配置している。なお、電極パッド４０を消費電流の多い回路２１の近傍に設ける場合は、消費電流の多い回路２１内を、画素ブロック１０のための電極配線ＬＰが通らないように、消費電流の多い回路２１よりも画素ブロック１０に近い側（図８の回路２１よりも上側）に設けるとより好適である。
なお、この場合も、チップ短手方向（縦方向）において、電極パッド４０の画素ブロック１０からの距離Ｄ１及び電極パッド４０の、チップ長手方向に延伸しているチップ端部ＣＥ（図８の下端）からの距離Ｄ２は、膜厚ＦＴに対して１００倍以上、離間していると好適である。
この構成により、電極パッド４０を消費電流の多い回路２１のすぐ近くに配置出来るので、そのための電極配線ＬＳ１の配線長が短くなり、電極配線幅の太り幅を低減できることにより、配線のためのレイアウトスペースを減少させ、チップ面積増加を抑えることができる。
＜第２実施形態＞
図９は、本発明の第２実施形態に係る、電極パッドをＡＤＣブロック内及びＡＤＣブロック周辺に配置した光電変換チップ１Ｂの電極配線を示す図である。
本実施形態では、信号処理ブロック２０Ｂは増幅ブロック２２とＡＤＣブロック２３とを有している。増幅ブロック２２は、例えば、画素ブロック１０から出力された複数の信号を増幅する。そのため、信号処理ブロック２０Ｂにおいて、増幅ブロック２２は、ＡＤＣブロック２３よりも、画素ブロック１０に近い側に配置されている。
ＡＤＣ（Analog/Digital Converter）ブロック（ＡＤ変換ブロックともいう）２３は、交流を直流に変換する。ＡＤＣブロック２３は他のブロックより消費電流が多いためＩＲドロップにシビアなブロックである。ＡＤＣブロック２３は図８の消費電流の多い回路２１の一例である。
そのため、ＡＤＣブロック２３では、電極パッドとの距離に応じて電極配線幅を太くする必要があるため、ＩＲドロップを抑えるために、電極パッドがより近くに配置されることが好ましい。
そこで、本実施形態では、電極パッド４０ＡをＡＤＣブロック２３の近く、もしくは電極パッド４０ＢをＡＤＣブロック２３内部に配置することで、ＩＲドロップを抑えることができる。この配置により、上記同様、面積増加を抑えられる。
なお、信号処理ブロック２０Ｂにおいて画素ブロック１０に近い側の増幅ブロック２２に電極パッド４０Ａを設ける場合であっても、縦方向において、電極パッド４０Ａの画素ブロック１０からの距離Ｄ３は、膜厚ＦＴに対して１００倍以上、離間していると好適である。
また、信号処理ブロック２０Ｂにおいてチップ端部ＣＥ側のＡＤＣブロック２３に電極パッド４０Ｂを設ける場合であっても、縦方向において、電極パッド４０Ｂのチップ端部ＣＥからの距離Ｄ４は、膜厚ＦＴに対して１００倍以上、離間していると好適である。
なお、図９では、共用される電極パッド４０Ａ，４０Ｂから、画素ブロック１０、増幅ブロック２２、及びＡＤＣブロック２３に対して、共通して延伸する電極配線ＬＰｂ，ＬＳｍ，ＬＳｄを介して給電する例を示しているが、下記、図１０、図１１のように、電極パッドを給電先であるブロック毎に分離し、電極配線を独立させるように配置してもよい。
＜第３実施形態＞
図１０は、本発明の第３実施形態に係る、ブロック毎に電極パッドをそれぞれ設ける光電変換チップ１Ｃの電極配線を示す図である。
本実施形態では、信号処理ブロック２０Ｃにおいて、電極パッド４０Ｃ（４０１，４０２，４０３）は、ブロック毎に分離して設けられる。特に、ＡＤＣブロック２３Ｃは消費電流が多く、ノイズ発生源になるため、ＡＤＣブロック２３Ｃと、他のブロックである画素ブロック１０、増幅ブロック２２Ｃとを別々に給電するように、専用の電極パッド４０１，４０２，４０３をそれぞれ設ける回路構成にする。
これにより、ＡＤＣブロック２３Ｃに給電される電極パッド４０３と、画素ブロック１０に給電する電極パッド４０１を共用させず、電極配線ＬＳ３は、画素給電用の電極配線ＬＰとは共用しない。
本実施形態では、この回路構成により、画素給電用の電極配線ＬＳは独立するため、画素ブロック１０に対する、信号処理ブロック２０Ｃのノイズ干渉を回避することができるため、光電変換チップ１Ｃのノイズを低減することができる。
なお、図１０では、各ブロックへ給電する電極パッド４０１，４０２，４０３はすべてＡＤＣブロック２３Ｃ内に配置し、電極パッド４０１，４０２，４０３を横方向に一列に並べる例を示したが、ＡＤＣブロック２３Ｃに給電する電極パッド４０３以外の電極パッド４０１，４０２は、増幅ブロック２２Ｃ内に設けてもよい。
＜第４実施形態＞
図１１は、本発明の第４実施形態に係る、電極パッドが回路ブロック付近に配置される光電変換チップ１Ｄの電極配線を示す図である。
本実施形態では、信号処理ブロック２０Ｄにおいて、電極パッド４０Ｄは、ブロック毎に分離して設けられ、且つ、回路ブロック付近に配置される。詳しくは、ＡＤＣブロック２３Ｄに給電する電極パッド４０３は、図１０同様、ＡＤＣブロック２３Ｄ内に設けられ、増幅ブロック２２Ｄに給電する電極パッド４０４は、増幅ブロック２２Ｄ内に設けられている。
なお、増幅ブロックに電極パッドを配置すると、増幅には影響がない程度のノイズが発生する。画素ブロックに対する給電は、ノイズ成分が少ない方が好ましいため、電極パッドをブロック毎に分離して設ける場合は、ノイズが少なく、距離が離れたＡＤＣブロック２３Ｄに配置された電極パッド４０１から、画素ブロック１０への給電を行なう。
このように、電極パッド４０Ｄ（４０１，４０４，４０３）をブロック毎に別々に設けることで、電極配線ＬＳを独立させ、画素ブロック１０に対するノイズ干渉を抑制できる。さらに、信号処理ブロック２０Ｄにおいて、電極パッド４０４，４０３を各ブロック２２Ｄ，２３Ｄ内にそれぞれ配置することで、電極配線ＬＳ４，ＬＳ３の配線長が短くなるため、電極配線ＬＳ４、ＬＳ３の低抵抗化により特性を向上させることができる。
＜第５実施形態＞
図１２は、本発明の第５実施形態に係る、電極パッドが周辺回路にも配置される光電変換チップ１Ｅの電極配線を示す図である。
本実施形態では、光電変換チップ１Ｅにおいて、画素ブロック１０Ｅへの給電は信号処理ブロック２０内の電極パッド４０からの給電に加え、周辺回路３０Ｅに設けられた電極パッド６０からも給電している。
周辺回路３０Ｅは、例えば、ロジック回路等であり、光電変換チップ１Ｅの長手方向の両端部（図１２の左右端）に形成されている。このように、信号処理ブロック２０に配置された電極パッド４０からの給電に加えて、周辺回路３０Ｅに配置された電極パッド６０から、も給電をすることで、画素ブロック（光電変換ブロック）１０Ｅへの給電を強化することができる。
図１３は、図１２の光電変換チップ１Ｅを搭載したウェハの横方向の断面図の一例を示す図である。
周辺回路３０においても、配線層５０１の上にパッシベーション膜５０３と絶縁膜５０２を形成後、それらの膜を取り除いて電極パッド層５２０を形成することで、電極パッド層５２０のパッド開口部ＰＯが形成される。このため電極パッド層５２０が設けられる部分が他の部分よりも凹み、その箇所に段差ができる。そして、パッシベーション膜５０３の上に、カラーフィルターＣＬやオンチップマイクロレンズ（不図示）を形成するための樹脂材料等である平坦化膜５０４，５０５をスピンコートで塗布する。よって、パッド開口部ＰＯは、他の部分である膜積層部よりも凹んだ段差が生じる。
そのため、周辺回路３０Ｅに設けられる電極パッド６０についても、電極パッド６０の画素ブロック１０Ｅの端部からの距離Ｄ５は、横方向（チップ長手方向）において、画素上部の膜厚ＦＴに対して１００倍以上離れた位置に配置される。膜厚ＦＴに対して１００倍以上離れることで、本構成においても、カラーフィルターＣＬのムラを効果的に抑えることができる。
＜画素ブロックにおける回路及び配線例１＞
図１４は画素ブロックの代表的な回路図である。図１４では、画素ブロック１０において、６個の画素Ｐが配置されている例を示している。
画素ブロック１０内の画素（pixel）Ｐは、入射した光に応じて光電変換を行う、光電変換部である。画素ブロック１０に配置される画素（画素ユニット）Ｐは、回路構成において、受光素子ＰＤ、リセットスイッチ（リセットトランジスタ）ＲＴ、転送スイッチ（転送トランジスタ）ＴＸ、受光素子（光電変換素子）ＰＤ、及び増幅器（増幅トランジスタ）Ａｍｐを備えている。
受光素子ＰＤのアノードは接地電圧に接続され、受光素子ＰＤのカソードは転送スイッチＴＸの一端に接続される。転送スイッチＴＸの他端は、増幅トランジスタＡｍｐ、及びリセットスイッチＲＴの一端に接続される。
ここで、転送スイッチＴＸと、増幅器Ａｍｐと、リセットスイッチＲＴが接続される領域をフロートディフュージョン領域ＦＤと呼ぶ。フロートディフュージョン領域ＦＤは、電荷を読み出したときに、画素Ｐ内の接合浮遊容量へ転送して電荷‐電圧変換を行う、読出回路として機能する。
リセットスイッチＲＴの他端にはリセット電圧である駆動信号（リセットドレイン電圧）Ｖｒｄが印加される。
受光素子ＰＤの上部にはカラーフィルターＣＬ（図７参照）やマイクロレンズ（不図示す）が形成される。なお、マイクロレンズは形成しても、しなくてもよい。
これら、リセットスイッチＲＴ、転送スイッチＴＸ、受光素子ＰＤ、増幅器Ａｍｐ、カラーフィルターＣＬ、及びマイクロレンズを設ける場合はマイクロレンズを合わせて画素Ｐとよぶ。
これらの６つの画素Ｐにおいて、Ｂ１，Ｂ２は青色（Ｂ）透過のカラーフィルターが設けられる２つの画素を示し、Ｇ１，Ｇ２は緑色（Ｇ）透過のカラーフィルターが設けられる２つの画素を示し、Ｒ１，Ｒ２は赤色（Ｒ）透過のカラーフィルターが受光素子上部に設けられる２つの画素を示す。
また、各色の画素Ｒ１，Ｒ２、Ｇ１，Ｇ２、Ｂ１，Ｂ２には、選択スイッチＳＬＲ、ＳＬＧ、ＳＬＢがそれぞれ接続されている。選択スイッチＳＬＲ、ＳＬＧ、ＳＬＢはそれぞれ２つずつ設けられ、色ごとに２つ同時に駆動される。
さらに、画素ブロック１０内には、各画素の増幅器Ａｍｐを駆動するための電流源１１が設けられ、電流源１１と増幅器Ａｍｐを含むフロートディフュージョン領域ＦＤとを接続するための配線ＬＣＢ，ＬＣＧ，ＬＣＲが設けられている。本回路構成では、Ｒ１、Ｒ２の画素の隣には、電流源１１と接続するための配線ＬＣＢ，ＬＣＧが、２本配線されている。
＜画素ブロックの配線例２＞
図１５は、下方に配置された信号処理ブロック２０から画素ブロック１０Ｆへ給電する電極配線の他の例を示す概略配線図である。図１５における各色の読出回路は、図１４のフロートディフュージョン領域ＦＤに対応している。
本配線構成の画素ブロック（光電変換ブロック）１０Ｆでは、各色Ｂ、Ｇ、Ｒの画素Ｐの読出回路ＦＤの右隣りから電極配線ＬＰＢ，ＬＰＧ，ＬＰＲが引き出され、その電極配線ＬＰＢ、ＬＰＧ、ＬＰＲはその位置から下方の信号処理ブロック２０までそれぞれ伸びている。
そのため、画素の横に最大２本の電極配線（出力配線、信号線）が配置されることになる。例えば、図１５では、最下段のＲの画素の横に２本の電極配線ＬＰＢ，ＬＰＧが配置されている。
＜第６実施形態＞
図１６は、本発明の第６実施形態に係る、画素ブロックの両側に信号処理ブロックが配置される光電変換チップ１Ｇの概略図である。
本実施形態では、横長の長方形形状である光電変換チップ１の短手方向において、画素ブロック（光電変換ブロック）１０Ｇを挟んで、２つの信号処理ブロック２０Ｇ，２０Ｈが配置されている。即ち、図１２に示すように、画素ブロック１０Ｇの下側と上側に、信号処理ブロック２０Ｇ，２０Ｈが配置されている。
このように、画素ブロック１０Ｇの上下に信号処理ブロック２０Ｇ，２０Ｈが配置される場合も、上下２つの信号処理ブロック２０Ｇ，２００Ｈ内にそれぞれ電極パッド４０Ｇ，４０Ｈを配置して各ブロック１０Ｇ，２０Ｇ，２０Ｈへ電極配線を引き出す。
例えば、画素ブロックへの電極配線の場合、上述の実施形態と同様に、チップ端から供給するよりも、電極パッドが比較的近く、且つ、上下から配線するため電極の配線を低抵抗化できる。さらに、信号処理ブロック２０Ｇ，２０Ｈ自身の電極パッド４０Ｇ，４０Ｈも回路近傍に近くなるためこちらも低抵抗化できる。このような配置においても、新たなレイアウトスペースを確保することなく省面積化が可能になり、光電変換チップ１Ｇのチップ面積の増加を抑えることができる。
ここで、２つの信号処理ブロック２０Ｇ，２０Ｈに配置されたそれぞれの電極パッド４０Ｇ，４０Ｈは、光電変換チップ１Ｇの長手方向に延伸する画素ブロック１０Ｇに対して対称に配置されると好適である。即ち、両側の信号処理ブロック２０Ｇ，２０Ｈは上下、同じ回路を配置することが好ましく、電極パッド４０Ｇ，４０Ｈについても上下でおおよそ対称に配置し、上下で同じような電極配線（ＬＰ１，ＬＰ２）、（ＬＳ１，ＬＳ２）を構成することが好ましい。このように配置することで、光電変換チップ１Ｇの上下で同特性とすることができる。
図１７は、図１６の光電変換チップ１Ｇにおいて、両側の信号処理ブロック２０Ｇ，２０Ｈから画素ブロック１０Ｇへ給電する電極配線の一例を示す概略配線図の例である。
図１７に示す配線では、Ｇ，Ｒの２色の画素の読出回路ＦＤに対して下側の信号処理ブロック２０Ｇから電極配線ＬＰＧ，ＬＰＲを介して給電し、Ｂの１色の画素の読出回路に対して、上側の信号処理ブロック２０Ｈから電極配線ＬＰＢを介して給電している。
上述の図１５ではＲ画素の横に最大２本の電極配線ＬＰＢ，ＬＰＧが配置されているのに対して、本構成では、Ｒ画素の横には最大でも、電極配線ＬＰＢの１本しか配置されないため、その分より多くの光を画素に入れることができる。
このように、画素の上下に信号処理ブロックを配置し、画素の読み出しを上下に行う構成にすることで、画素の左右の出力配線本数が減り、画素へ多くの光が入射可能になるため、画素の感度を上げることができる。
なお、図１７では、Ｇ，Ｒの２色の画素の読出回路に対して下側の信号処理ブロック２０Ｇから給電し、Ｂの１色の画素の読出回路に対して上側の信号処理ブロック２０Ｈから給電している例を示しているが、上側の信号処理ブロック２０ＨからＢ，Ｇの２色の読出回路に対して給電し、下側の信号処理ブロック２０ＧからＲの１色の読出回路に対して給電してもよい。
上記のいずれの実施形態においても、電極パッドが信号処理ブロック内に配置されることで信号処理ブロック内に不必要な電極配線を低減して、光電変換チップの面積増加を抑えることができる。
＜比較例におけるボンディング＞
図１８は、比較例に係る、電極パッドをチップ端部近傍に配置した光電変換チップが搭載されるパッケージにおけるボンディングを示す図である。
一般的にＩＣ（Integrated Circuit）チップが搭載されるパッケージでは、ＩＣチップ上のボンディングパッドとパッケージの内部電極とが、銅（Cu）などのワイヤーで接続されている。光電変換チップ９はＩＣチップの一例であり、電極パッド９０はボンディングパッドの一例である。
図１８に示す、光電変換チップ９の構成では、電極パッド９０がチップ端部ＣＥ近傍にあるため、接続先のパッケージ９００の内部電極パッド９０１との短手方向の距離が近くなる。そのため、パッケージ９００で長手方向の端部周辺まで設けられる内部電極パッド９０１と、光電変換チップ９内で中央付近に比較的固まって設けられる電極パッド９０とを、ワイヤー９０２で接続する際に、電極パッド９０の両端になるにつれて、ワイヤー９０２の傾斜がきつくなる。
そのため、長手方向の両端の電極パッド９０と内部電極パッド９０１とのワイヤリングでは、図１８中の丸で示すように、両端のワイヤー９０２が隣接する内部電極パッド９０１と接触するおそれがあるため、ワイヤー９０２を利用できない。
このように、ＩＣチップのチップ端部周辺に電極パッド９０が配置されると、ワイヤリングが難しくなるため、光電変換チップ９内において、電極パッド９０を多く配置できなかった。
＜本発明におけるボンディング＞
図１９は、本発明の実施形態に係る電極パッドを信号処理ブロック内に配置したチップを示す図である。
本発明の実施形態のように、信号処理ブロック２０内に電極パッド４０を設け、その電極パッド４０を信号処理ブロック２０内において消費電流の多い回路２１（ＡＤＣブロック２３等）付近に電極パッド４０を配置した場合、電極パッド４０はチップ端部ＣＥから離れた位置に配置されることになる。
そのため、図１９に示す構成では、電極パッド９０がチップ端部ＣＥから離れているため、接続先のパッケージ１００の内部電極パッド１０１との短手方向の距離が遠くなる。そして、本構成では、パッケージ１００における長手方向の端部周辺まで設けられる内部電極パッド１０１と、光電変換チップ１内で周辺回路３０を除くように中央付近に比較的固まって設けられる電極パッド４０との、ワイヤー１０２での接続において、電極パッド４０の両端になるにつれてワイヤー１０２の傾斜がきつくなっても、図１８と比較してワイヤリング角度が緩やかである。
したがって、本発明の構成では、両端でもワイヤー１０２が隣接する内部電極パッド１０１と接触しづらくなり、ワイヤリングの困難さが解消されるため、より多くの電極パッドを配置できる。
上記では、光電変換チップやそれを搭載するパッケージについて説明したが、光電変換チップやそれを搭載するパッケージは、撮像デバイスとして他の装置に搭載することが可能である。
＜画像読取装置＞
図２０は、光電変換チップが搭載される画像読取装置２００の概略ブロック図の一例である。
画像読取装置２００は、読取部２１０と、ＣＰＵ（Central Processing Unit）２２０と、画像処理部２３０と、を有している。読取部２１０は、撮像デバイス２１１と、ＬＥＤ（Light Emitting Diode）ドライバ２１２と、ＬＥＤ２１３とを備えている。
読取部２１０では、ＬＥＤドライバ２１２によって駆動される光源であるＬＥＤ２１３から光を原稿に照射し、原稿からの反射光を撮像デバイス２１１によって光電変換し、ＡＤ変換したデータを後段の画像処理部２３０に転送する。
ＣＰＵ２２０は画像読取装置２００全体を制御する。画像処理部２３０は撮像デバイス２１１から転送された画像データを各種補正する。
本発明の光電変換チップを使用する撮像デバイス２１１では、レイアウト面積を縮小しながらノイズを低減することができるため、画像読取装置２００において、読み取りの色ムラを最小限にするとともに、装置自体を小型化することができる。あるいは、撮像デバイス２１１のチップ内におけるレイアウトスペースを縮小し、チップ内において他の機能のスペースを確保することができる。
また、画像読取装置は、面状に画素が並べられたエリアセンサと、一列の線状に画素が並べられたリニアセンサとがある。一般的なエリアセンサは副走査の画素数が決まっているのに対して、リニアセンサは自由な画素数（ライン数）が設定できる。リニアセンサの場合、画素間で特性差が発生すると、それが副走査方向に全て特性差が生じてしまい、他の列の補償を受けられないため、より特性差がでやすい。
本発明の構成では、副走査方向において、すべての電極パッドを画素ブロックから膜厚の１００倍以上離間した配置し、カラーフィルタームラの影響をうけにくい構成としているため、本発明の光電変換装置はリニアセンサに対して、より有効である。
＜画像形成装置＞
図２１は、光電変換チップが搭載される画像読取装置を含む画像形成装置３００の概略ブロックの一例である。
画像形成装置３００は、読取部２１０と、画像形成装置本体３１０とを有しており、画像形成装置本体３１０は、制御部３２０と、プリンタエンジン３３０とを有している。制御部３２０は、ＣＰＵ３２１と、画像処理部３２２とを有している。言い換えると、画像形成装置３００は、図２０の画像読取装置２００に加えて、プリンタエンジン３３０を備えている。
ＣＰＵ３２１はプリンタエンジン３３０や撮像デバイス２１１を含めたシステム全体を制御する。プリンタエンジン３３０は被記録媒体に画像を形成する画像形成部である。
なお、図２１では、制御部３２０を、読取部２１０とプリンタエンジン３３０とで共通して使用する例を示しているが、プリンタエンジン３３０に、画像形成のためのＣＰＵや画像処理部が別途設けられていてもよい。さらに、画像形成装置３００は図２１に示す構成に加えて、操作部等を有していてもよい。
本発明の光電変換チップを使用する撮像デバイス２１１では、レイアウト面積を縮小しながらノイズを低減することができるため、読取部２１０において、読み取りの色ムラを最小限にするとともに、装置自体を小型化することができる。あるいは、撮像デバイス２１１におけるスペースを縮小し、画像形成装置本体３１０の他の機能のスペースを確保することができる。
以上、本発明の好ましい実施形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の実施形態の要旨の範囲内において、種々の変形、変更が可能である。
１，１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ，１Ｇ 光電変換チップ（光電変換装置、ＩＣチップ）
１０，１０Ｆ，１０Ｇ 画素ブロック（光電変換ブロック）
２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｇ，２０Ｈ 信号処理ブロック
２１ 消費電流の多い回路
２２ 増幅ブロック
２３ ＡＤＣブロック（ＡＤ変換ブロック）
３０，３０Ｅ 周辺回路
４０，４０Ｇ，４０Ｈ，６０ 電極パッド
１００ パッケージ
１０１ パッケージの内部電極パッド
１０２ ワイヤー
２００ 画像読取装置
２１０ 読取部
２１１ 撮像デバイス（光電変換装置）
２１２ ＬＥＤドライバ
２１３ ＬＥＤ（光源）
２２０ ＣＰＵ
２３０ 画像処理部
３００ 画像形成装置
３１０ 画像形成装置本体
３２０ 制御部
３３０ プリンタエンジン
４０１ 電極パッド（画素ブロック給電用）
４０２ 電極パッド（増幅ブロック給電用）
４０３ 電極パッド（ＡＤＣブロック給電用）
４０４ 電極パッド（増幅ブロック給電用）
５００ 基板
５０１ 配線層
５０２ 絶縁膜
５０３ パッシベーション膜
５０４，５０５ 平坦化膜
５１０ 電極パッド層
５２０ 周辺回路内の電極パッド層
Ｃ１ 自チップ（ＩＣチップ）
Ｃ２ 隣接チップ（ＩＣチップ）
ＣＥ チップ端部
ＣＬ カラーフィルター
Ｄ１ 画素ブロックから電極パッドまでの距離
Ｄ２ チップ端から電極パッドまでの距離
ＦＴ 膜厚
ＬＰ 電極パッドから画素ブロックまでの電極配線
ＬＳ 電極パッドから信号処理ブロックまでの電極配線
ＬＳ１ 電極パッドから消費電流の大きいブロックまでの電極配線
ＬＳ２，ＬＳ４ 電極パッドから増幅ブロックまでの電極配線
ＬＳ３ 電極パッドからＡＤＣブロックまでの電極配線
ＰＤ 受光素子（光電変換素子）
ＰＯ パッド開口部
Ｗ ウェハ
再表２０１７／１５４３８８号公報

Claims (8)

  1. カラーフィルターを積んだ、入射光に応じて光電変換を行う光電変換素子を含む光電変換部が２次元に配置された光電変換ブロックと、
    前記光電変換ブロックの出力を処理する信号処理ブロックと、
    前記光電変換ブロック及び前記信号処理ブロックに給電する複数の電極パッドと、を備える光電変換装置であって、
    前記信号処理ブロックは、交流を直流に変換するＡＤ変換ブロックと、信号を増幅する増幅ブロックとを有しており、
    当該光電変換装置は長方形形状のＩＣチップで構成され、
    前記光電変換ブロック、前記増幅ブロック、及び前記ＡＤ変換ブロックは、それぞれ前記ＩＣチップの長手方向に延伸し、
    前記ＩＣチップの短手方向において、前記光電変換ブロック、前記増幅ブロック、前記ＡＤ変換ブロックの順に並んで設けられており、
    前記複数の電極パッドは、前記信号処理ブロックの、前記ＡＤ変換ブロック内の前記増幅ブロックの近傍、または前記増幅ブロック内に配置され、
    前記複数の電極パッドの各電極パッドは、前記ＩＣチップの前記長手方向において異なる位置に設けられており、
    前記複数の電極パッドは、前記ＩＣチップの前記短手方向にそれぞれ給電し、
    前記複数の電極パッドの給電において、前記ＡＤ変換ブロックへの給電方向は、前記光電変換ブロックへの給電方向及び前記増幅ブロックへの給電方向とは、逆方向であることを特徴とする
    光電変換装置。
  2. 前記複数の電極パッドにおいて、前記ＡＤ変換ブロックに給電する電極パッドと、前記増幅ブロックに給電する電極パッドと、前記光電変換ブロックに給電する電極パッドとは共用せず、専用の電極パッドをそれぞれ設けることを特徴とする
    請求項１に記載の光電変換装置。
  3. 前記複数の電極パッドの全ての電極パッドは、前記ＡＤ変換ブロック内の前記増幅ブロックの近傍に配置されることを特徴とする
    請求項２に記載の光電変換装置。
  4. 前記複数の電極パッドにおいて、
    前記ＡＤ変換ブロックへ給電する電極パッドと、前記光電変換ブロックに給電する電極パッドは、前記ＡＤ変換ブロック内の前記増幅ブロックの近傍に配置され、
    前記増幅ブロックへ給電する電極パッドは、前記増幅ブロック内に配置されることを特徴とする
    請求項２に記載の光電変換装置。
  5. 前記複数の電極パッドは、前記光電変換ブロックの前記増幅ブロック側の前記短手方向の端部から、前記短手方向において、第１の所定距離以上、離れた位置に形成され、
    前記電極パッドは、前記信号処理ブロック及び前記光電変換ブロックを構成する膜積層部に対して凹んで形成されており、
    前記短手方向における前記第１の所定距離は、前記電極パッドの上面から前記光電変換ブロックの前記膜積層部の上端までの高さに相当する膜厚の１００倍であることを特徴とする
    請求項１乃至４の何れか一項に記載の光電変換装置。
  6. 前記複数の電極パッドは、前記ＩＣチップの前記ＡＤ変換ブロック側の前記短手方向の端部から、前記短手方向において、第２の所定距離以上、離れた位置に形成されており、
    前記電極パッドは、前記信号処理ブロック及び前記光電変換ブロックを構成する膜積層部に対して凹んで形成されており、
    前記短手方向における前記第２の所定距離は、前記電極パッドの上面から前記光電変換ブロックの前記膜積層部の上端までの高さに相当する膜厚の１００倍であることを特徴とする
    請求項１乃至５の何れか一項に記載の光電変換装置。
  7. 原稿に光を照射する光源と、
    前記原稿からの反射光を光電変換する、請求項１乃至６の何れか一項に記載の光電変換装置と、を備えることを特徴とする
    画像読取装置。
  8. 原稿に光を照射する光源と、
    前記原稿からの反射光を光電変換する、請求項１乃至６の何れか一項に記載の光電変換装置と、
    画像形成動作を駆動するプリンタエンジンと、を備えることを特徴とする
    画像形成装置。
JP2019141788A 2019-07-31 2019-07-31 光電変換装置、画像読取装置、及び画像形成装置 Active JP7298373B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019141788A JP7298373B2 (ja) 2019-07-31 2019-07-31 光電変換装置、画像読取装置、及び画像形成装置
US16/929,536 US11424276B2 (en) 2019-07-31 2020-07-15 Photoelectric conversion device, image reading device and image forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019141788A JP7298373B2 (ja) 2019-07-31 2019-07-31 光電変換装置、画像読取装置、及び画像形成装置

Publications (2)

Publication Number Publication Date
JP2021027416A JP2021027416A (ja) 2021-02-22
JP7298373B2 true JP7298373B2 (ja) 2023-06-27

Family

ID=74259239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019141788A Active JP7298373B2 (ja) 2019-07-31 2019-07-31 光電変換装置、画像読取装置、及び画像形成装置

Country Status (2)

Country Link
US (1) US11424276B2 (ja)
JP (1) JP7298373B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7298373B2 (ja) * 2019-07-31 2023-06-27 株式会社リコー 光電変換装置、画像読取装置、及び画像形成装置
JP2021097337A (ja) * 2019-12-18 2021-06-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、および、撮像装置
JP7447591B2 (ja) 2020-03-18 2024-03-12 株式会社リコー 光電変換装置、画像読取装置、画像形成装置、及び撮像システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140587A (ja) 2003-11-05 2005-06-02 Canon Inc 放射線撮像装置の製作方法
JP2017005427A (ja) 2015-06-08 2017-01-05 株式会社リコー 固体撮像装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4307322B2 (ja) * 2004-05-18 2009-08-05 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
KR20060091157A (ko) * 2005-02-14 2006-08-18 매그나칩 반도체 유한회사 전원라인의 전압 감소를 방지할 수 있는 이미지센서 및 이미지센서의 전원라인 배치 방법
WO2007138711A1 (ja) * 2006-06-01 2007-12-06 Fujitsu Limited 多電源集積回路を有する電子機器システム
JP5408954B2 (ja) * 2008-10-17 2014-02-05 キヤノン株式会社 撮像装置、及び撮像システム
JP2010278318A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置
JP2012065106A (ja) 2010-09-15 2012-03-29 Ricoh Co Ltd 画像信号処理装置、画像読み取り装置、及び画像信号処理方法
US9967501B2 (en) * 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6019367B2 (ja) * 2015-01-13 2016-11-02 株式会社野田スクリーン 半導体装置
JP2016134587A (ja) * 2015-01-22 2016-07-25 ソニー株式会社 固体撮像装置、及び、電子機器
US10079989B2 (en) 2015-12-15 2018-09-18 Ricoh Company, Ltd. Image capturing device
CN108369953B (zh) * 2015-12-24 2022-12-16 索尼公司 成像装置和电子设备
JP6736906B2 (ja) 2016-02-18 2020-08-05 株式会社リコー 固体撮像装置及び画像読み取り装置
US9986185B2 (en) 2016-03-09 2018-05-29 Ricoh Company, Ltd. Semiconductor integrated circuit and image capturing apparatus
EP3429191B1 (en) * 2016-03-10 2019-12-18 Ricoh Company, Ltd. Photoelectric conversion device
JP6733245B2 (ja) 2016-03-18 2020-07-29 株式会社リコー 固体撮像素子及び撮像装置
CN108307131B (zh) * 2016-12-27 2021-08-03 株式会社半导体能源研究所 摄像装置及电子设备
JP6885246B2 (ja) 2017-07-18 2021-06-09 株式会社リコー 光電変換装置、撮像装置、光電変換方法
JP7159568B2 (ja) 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
US11460932B2 (en) * 2018-11-02 2022-10-04 Panasonic Intellectual Property Management Co., Ltd. Input device and input system
CN113906375B (zh) * 2019-07-17 2024-03-08 松下知识产权经营株式会社 输入装置以及输入系统
JP7298373B2 (ja) * 2019-07-31 2023-06-27 株式会社リコー 光電変換装置、画像読取装置、及び画像形成装置
JP7171649B2 (ja) * 2020-05-15 2022-11-15 キヤノン株式会社 撮像装置および撮像システム
KR20220008620A (ko) * 2020-07-14 2022-01-21 에스케이하이닉스 주식회사 이미지 센싱 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005140587A (ja) 2003-11-05 2005-06-02 Canon Inc 放射線撮像装置の製作方法
JP2017005427A (ja) 2015-06-08 2017-01-05 株式会社リコー 固体撮像装置

Also Published As

Publication number Publication date
US20210036037A1 (en) 2021-02-04
US11424276B2 (en) 2022-08-23
JP2021027416A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
US10115763B2 (en) Semiconductor device, manufacturing method thereof, and electronic apparatus
KR102525714B1 (ko) 고체 촬상 소자
TWI502735B (zh) 雙側影像感測器
US10510737B2 (en) Semiconductor package
JP7298373B2 (ja) 光電変換装置、画像読取装置、及び画像形成装置
US8767109B2 (en) Solid-state image pickup device
US8937672B2 (en) Solid-state image sensor and camera
US8519459B2 (en) Solid-state imaging device and electronic equipment
TWI462265B (zh) 影像擷取裝置
US8111311B2 (en) Image sensing device and image sensing system
JP4221940B2 (ja) 固体撮像素子及び固体撮像装置並びに撮像システム
JP6188281B2 (ja) 光電変換装置
JP2006191081A (ja) 受光領域が拡張されたイメージセンサ及びその製造方法
US8803598B2 (en) Solid-state imaging device
US10269854B2 (en) Rerouting method and a structure for stacked image sensors
JP6579259B2 (ja) 光電変換装置
JP5172584B2 (ja) 撮像装置
US20230253426A1 (en) Image sensor package
US20220352235A1 (en) Imaging element and imaging device
JP2022122394A (ja) 撮像素子
CN113658966A (zh) 半导体装置和电子设备

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230315

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230529

R151 Written notification of patent or utility model registration

Ref document number: 7298373

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151