JP2005140587A - 放射線撮像装置の製作方法 - Google Patents

Abstract

【課題】ガラス基板上に薄膜半導体プロセスによって製作された光電変換基板は、ゲート線や信号線バイアス線が有効領域の端部で開放端子として存在し、その後の加工工程で静電気等の印加で静電気破壊により歩留まりが懸念される。
【解決手段】放射線撮像装置の製作方法は、光電変換基板を作成し（工程Ｓ１）、これを規定サイズに切断後（工程Ｓ２）、光電変換基板で開放端子として存在しているゲート線、信号線、バイアス線に、回路基板をフレキシブル回路基板で電気接続する（工程Ｓ４）。これにより、回路基板の内部で電極を共通化し光電変換基板内に存在するゲート線、信号線、バイアス線の配線容量を減少させて静電気耐圧を向上させる。その後に、光電変換基板に波長変換体および遮光膜をラミネート方法等により直接に貼り合わせる（工程Ｓ４、Ｓ５）。
【選択図】 図４

Description

本発明は、放射線撮像装置の製作方法に関し、とくに画像を等倍で読み取る二次元の光電変換基板に回路基板を接続してなる固体撮像装置として、放射線を光に変換する波長変換体と光電変換基板を通過した光の反射光を遮光する遮光膜とを有する放射線撮像装置の製作方法に関するものである。

従来、ファクシミリ、複写機、スキャナ、あるいはＸ線撮像装置等の画像読み取り装置として、縮小光学系とＣＣＤ型センサを組み合わせたシステムが知られている。近年では、水素化アモルファスシリコン（以下「ａ−Ｓｉ」と記す）に代表される光電変換半導体材料の開発により、光電変換素子及び信号処理部を大面積の基板に形成し、情報源と等倍の光学系で読み取る密着型センサとしての固体撮像装置の開発が進んでいる。

特に、ａ−Ｓｉは、光電変換材料としてだけでなく、薄膜電界効果型トランジスタ（以下「ＴＦＴ」と記す）の半導体材料としても用いることができるので、光電変換半導体層とＴＦＴの半導体層と同時に形成することができる利点を有している。この利点を活用した固体撮像装置として、光電変換素子とＴＦＴの各半導体層を同時に薄膜半導体プロセスによって形成した大面積光電変換基板上に、Ｘ線などの放射線を可視光などの光電変換素子が感知可能な光に波長変換する蛍光体などの材料（波長変換体）を組み合わせるＸ線撮像装置（放射線撮像装置）が知られている。

図７は、従来例のＸ線撮像装置を示す断面の模式図である。図７において、１００は、ガラス基板上のＸ線撮像有効面内に複数の画素が横、縦（Ｌ行、Ｍ列）のマトリックス状に配列してなる大面積光電変換基板であり、１０１は、その光電変換基板１００上の各画素毎に、薄膜半導体プロセスによって光電変換素子とスイッチ素子としてのＴＦＴ（図示しない）の各半導体層を同時に形成した光電変換半導体層である。また、１１０は、光電変換基板１００の端部に配置される回路基板（駆動回路基板および信号処理回路基板）であり、１２０は、回路基板１１０をそれぞれ光電変換基板１に電気的に接続するフレキシブル回路基板などの電気接続部である。

光電変換基板１００には、各画素毎に、ＴＦＴを駆動するゲート線と光電変換素子により光電変換された電荷を転送する信号線が横、縦（Ｌ行、Ｍ列）のマトリックス状に配列して形成される。ゲート線および信号線は、電気接続部１２０を介して回路基板１１０に接続され、この回路基板１１０の動作により各配線を通して各画素を順次または無作為に、すなわち連続的または非連続的に駆動可能となっている。また、光電変換半導体層１０１は、連続もしくは断続駆動毎にバイアス電圧を印加してリフレッシュさせる必要があるため、各画素にそのバイアス電圧印加用のバイアス線が二次元にフォーク状に配列して配線される。このバイアス線も電気接続部１２０を介して回路基板１１０に接続され、この回路基板１１０の動作によりバイアス電圧を全画素共通に同時に印加可能となっている。

また、１３０は、Ｘ線を含む放射線を可視光などの光電変換半導体層１０１が感知可能な光に変換する蛍光体などの波長変換体であり、光電変換基板１００の光電変換半導体層１０１上に配置され、この波長変換体１３０により波長変換される光を光電変換半導体層１０１にて光電変換される。この波長変換体１３０により変換された光のうち光電変換されない光は、半導体層１０１を通過してガラスからなる光電変換基板１００内をさらに通過し、その光電変換基板１００の端部で反射し、放射線撮像装置の解像度低下の原因となる。そこで、これを防止するため、光電変換基板１００を挟んで波長変換体１３０とは反対側に遮光膜１４０が配置され、この遮光膜１４０により光電変換されない光を吸収している。

図８は、図７に示すＸ線撮像装置の製作方法を説明するものである。この作製方法のプロセス手順は、図８に示すように、光電変換基板１００を作製する工程Ｓ１１と、作製された基板１００を規定のサイズに切断する工程Ｓ１２と、ラミネート用ローラーを用いたラミネート方法により、切断後の基板１００に波長変換体１３０を貼り合わせる工程Ｓ１３と、同様のラミネート方法により、基板１００に遮光膜１４０を貼り合わせる工程Ｓ１４と、両貼り合わせ工程Ｓ１３、Ｓ１４の後で基板１００に電気接続部１２０を介して回路基板１１０（電気部品）を接続する工程Ｓ１５と、電気検査を行う工程Ｓ１６とから構成されている。

なお、特許文献１には、光電変換素子部の傷や汚染防止、接着剤の吸湿作用によるセンサ素子特性変化の防止を目的として、光電変換素子上に保護層を備え、この保護層上に接着剤を用いて蛍光板を貼り合わせた光電変換装置が開示されている。
特開平９−２５７９４３号公報

しかしながら、上述した従来例の放射線撮像装置の製作方法にあっては、ガラス基板上に薄膜半導体プロセスによって作製された光電変換基板１は、規定のサイズに切断された後、波長変換体や遮光膜を直接組み合わせる工程では、光電変換基板の有効領域の端部においてゲート線、信号線、およびバイアス線の各配線がそれぞれ開放端子として存在しているため、次のような静電気発生に起因する不都合があった。

すなわち、光電変換基板に波長変換体や遮光膜を直接組み合わせる工程では、波長変換体や遮光膜をラミネート方法で貼り合わせるため、ラミネート用ローラー等の摩擦による静電気や、光電変換基板を固定するための真空吸着ステージからの開放時に発生する剥離帯電による静電気が、光電変換基板の端部で光電変換基板のゲート線、信号線、およびバイアス線の開放端子に印加して、最悪の場合、静電気破壊が生じ、これにより歩留まりが低下するといった課題があった。

従って、静電気耐圧が非常に低い半導体層で形成された光電変換基板に、波長変換体や遮光膜を直接組み合わせる製作工程では、静電気対策を十分かつ効率良く実施する必要があった。

本発明の目的は、静電気耐圧の低いガラス基板上に薄膜半導体プロセスによって作製された光電変換基板を、その後の工程である波長変換体や遮光膜をラミネート方法等により直接に組み合わせる際に、静電気が大量に発生する工程から、静電気破壊を防止し、歩留まりを向上させ、安価に安定した工程とすることができる放射線撮像装置の製作方法を提供することである。

上記課題を解決するため、本発明は、ガラス基板上に薄膜半導体プロセスによって作製された静電気耐圧の低い光電変換基板を、その後の静電気が大量に発生する工程である、光電変換基板に波長変換体や遮光膜をラミネート方法等により直接に組み合わせる工程から、静電気破壊を防止するためには、薄膜半導体プロセスによって作製された光電変換基板で、開放端子として存在しているゲート線や信号線バイアス線に、ゲート駆動回路基板と信号処理回路基板をフレキシブル回路基板で電気接続し、ゲート駆動回路基板と信号処理回路基板の内部で電極を共通化し光電変換基板内に存在するゲート線や信号線バイアス線の配線容量を減少させることで静電気耐圧を向上させ、その後に光電変換基板に波長変換体や遮光膜をラミネート方法等により直接に組み合わせる工程にプロセス手順を入れ替えることにより、静電気破壊を防止し、歩留まりが向上させ、さらに安価に安定した工程にするものである。

すなわち、本発明に係る放射線撮像装置の製作方法は、二次元状又は一次元状に配置された複数個の画素毎に形成される光電変換素子および薄膜トランジスタと、前記各画素に接続されるゲート線、信号線、およびバイアス線を含む複数の配線とを有する光電変換基板と、前記光電変換素子および薄膜トランジスタに電気的に接続される電気回路を有する回路基板と、放射線を前記光電変換素子が感知可能な光に波長変換する波長変換体と、前記光電変換基板を通過した光の反射光を遮光する遮光膜とを有する放射線撮像装置の製作方法において、前記光電変換基板に前記回路基板を接続し且つ前記各配線を前記電気回路に共通に接続する接続工程と、前記接続工程の後に前記光電変換基板に前記遮光膜を形成する工程とを有することを特徴とする。

本発明において、前記接続工程の後に前記光電変換基板に前記波長変換体を形成する工程をさらに有してもよい。

本発明において、前記接続工程は、前記光電変換基板の各配線を前記回路基板の電気回路を介して電気的に短絡させるものであってもよい。

本発明において、前記接続工程は、前記光電変換基板の各配線を前記回路基板の電気回路内の正負電源系または接地回路に共通に接続するものであってもよい。

本発明によれば、静電気耐圧の低いガラス基板上に薄膜半導体プロセスによって作製された光電変換基板を、その後の加工工程である光電変換基板に波長変換体や遮光膜をラミネート方法等により直接に組み合わせる際に、静電気が大量に発生する工程から、静電気破壊を防止し、歩留まりを向上し、安価に安定した工程にすることができる放射線撮像装置の製作方法を提供できる。

以下、本発明の放射線撮像装置の製作方法を実施するための最良の形態を図１〜図６を参照して説明する。本実施形態の放射線撮像装置は、Ｘ線撮像装置に適用したものである。

図１は、本実施形態の放射線撮像装置を示す模式断面図である。

図１において、１０は、ガラス基板上のＸ線撮像有効面内に横、縦のマトリックス状（Ｌ行、Ｍ列）に複数の画素が配列される大面積光電変換基板であり、１１は、その各画素毎に、薄膜半導体プロセスによって光電変換素子とスイッチ素子としてのＴＦＴの各半導体層を同時に形成した光電変換半導体層である。また、２０は、光電変換基板１０の端部に接続される回路基板であり、光電変換基板１１の各画素のＴＦＴを駆動させるゲート駆動回路基板２１および各画素の光電変換素子で光電変換される電荷に応じた出力を読み出す信号処理回路基板２２からなる。さらに、３０は、ゲート駆動回路基板２１および信号処理回路基板２２を光電変換基板１０に電気的に接続するフレキシブル回路基板等の電気接続部である。

また、４０は、Ｘ線を含む放射線を可視光などの光電変換半導体層１１の光電変換素子が感知可能な光に変換する蛍光体などの波長変換体であり、光電変換基板１０の光電変換半導体層１１上に配置され、この波長変換体４０により波長変換される光を光電変換半導体層１１にて光電変換可能となっている。この波長変換体４０により変換された光のうち光電変換されない光は、半導体層１１を通過してガラスからなる光電変換基板１０内をさらに通過し、その光電変換基板１０の端部で反射し、放射線撮像装置の解像度低下の原因となる。そこで、これを防止するため、光電変換基板１０を挟んで波長変換体４０とは反対側に遮光膜５０が配置され、この遮光膜５０により光電変換されない光を吸収している。

図２は、光電変換基板１０と、回路基板２０（ゲート駆動回路基板２１および信号処理回路基板２２）を電気接続部３０を介して電気的に接続した模式図である。

図２に示すように、光電変換基板１０には、縦、横（Ｌ行、Ｍ列）のマトリックス状に配列された各画素Ｐ１１〜Ｐｌｍ毎に、ＴＦＴを駆動するゲート線１２と光電変換半導体層１１により光電変換された電荷を転送する信号線１３がそれぞれＬ行とＭ列に配列して配線される。ゲート線１２および信号線１３は、光電変換基板１０の端部に設けた接続端子１５、１６を介して電気接続部３０の一方の端子に接続され、この電気接続部３０の他方の端子を介して回路基板を構成するゲート駆動回路基板２１の接続端子２３および信号処理回路基板２２の接続端子２４にそれぞれ接続される。また、光電変換半導体層１１は、連続もしくは断続駆動毎にバイアス電圧を印加してリフレッシュさせる必要があるため、各画素にはそのバイアス電圧印加用のバイアス線１４が二次元にフォーク状に配線される。このバイアス線１４は、光電変換基板１０の端部に設けた接続端子１７に接続され、その接続端子１７が電気接続部３０を介して信号処理回路基板２２の接続端子２５に接続される。

図３は、光電変換基板１０の各画素Ｐ１１〜Ｐｌｍ（図中では３行３列）の等価回路図である。

図３において、Ｔ１１〜Ｔ３３は、各画素Ｐ１１〜Ｐ３３毎に配置されるスイッチ素子としてのＴＦＴ、Ｃ１１〜Ｃ３３は、各画素Ｐ１１〜Ｐ３３毎に配置される光電変換素子に対応しその光電変換により得られる電荷を蓄積する容量素子をそれぞれ示す。ＴＦＴ（Ｔ１１〜Ｔ３３）のゲート電極にゲート線１２が接続される。また、ＴＦＴ（Ｔ１１〜Ｔ３３）のソース電極およびドレイン電極のうち、一方に容量素子Ｃ１１〜Ｃ３３が、他方に信号線１３がそれぞれ接続される。また、容量素子Ｃ１１〜Ｃ３３の反対側の電極は、バイアス線１４に接続される。

これにより、ゲート駆動回路基板２１および信号処理回路基板２２の動作によりゲート線１２を介して各画素を順次または無作為に、すなわち連続的または非連続的に駆動しその各画素Ｐｌｍからの出力を信号線１２を介し読み出し可能となっている。この際、バイアス線１４を介してバイアス電圧を全画素共通に同時に印加可能となっている。

図４は、本実施形態における放射線撮像装置の製作方法におけるプロセス手順を説明するものである。

まず、従来のプロセス手順では、前述の図９で説明した通り、光電変換基板に波長変換体や遮光膜を直接に組み合わせる工程では、波長変換体や遮光膜をラミネート方法で貼り合わせるため、ローラー等の摩擦による静電気や、光電変換基板を固定するための真空吸着ステージからの開放時に発生する剥離帯電による静電気が、光電変換基板のゲート線や信号線バイアス線が光電変換基板の端部で開放端子に印加、静電気破壊により歩留まり低下問題が発生していた。

そこで、本発明のプロセス手順では、光電変換基板の端部で開放端子として存在しているゲート線や信号線バイアス線を、光電変換基板に波長変換体や遮光膜を直接に組み合わせる工程の前に、ゲート線や信号線バイアス線に、ゲート駆動回路基板と信号処理回路基板をフレキシブル回路基板で電気接続して開放端子を短絡させ、ゲート駆動回路基板と信号処理回路基板の内部で電源やグランド電極に短絡させ共通化し光電変換基板内に存在するゲート線や信号線バイアス線の配線容量を減少させることで静電気耐圧を向上した後、その後に光電変換基板に波長変換体や遮光膜をラミネート方法等により直接光電変換基板に組み合わせる工程にプロセス手順を入れ替えている。

すなわち、本実施形態のプロセス手順では、図４に示すように、まず、光電変換基板１０を作製し（工程Ｓ１）、作製された基板１０を規定のサイズに切断する（工程Ｓ２）。ここまでの工程は、従来のプロセス手順と同様であるが、その切断工程Ｓ２の後に、切断後の基板１０に電気接続部３０を介して回路基板２０（電気部品）を接続し（工程Ｓ３）、その電気部品接続工程Ｓ３の後に、ラミネート用ローラーを用いたラミネート方法により、波長変換体４０を基板１０に貼り合わせ（工程Ｓ４）、同様のラミネート方法により、遮光膜５０を基板１０に貼り合わせ（工程Ｓ５）、最後に電気検査を行うようになっている（工程Ｓ１６）。

以下、各工程順に図５〜図７を参照して説明する。ここで、図５は工程Ｓ３、図６は工程Ｓ４、図７は工程Ｓ５をそれぞれ説明するものである。

まず、工程Ｓ１では、ガラス基板上に薄膜半導体プロセスによって光電変換半導体層（光電変換素子およびＴＦＴ）および各配線（ゲート線、信号線、バイアス線）が形成された光電変換基板が製作される。製作された光電変換基板には、ゲート線、信号線、およびバイアス線がＬ行、Ｍ列にマトリックス状に配置され、光電変換基板の有効領域の端部で開放端子（独立端子）として存在している（図２、図３参照）。

次いで、工程Ｓ２では、光電変換基板が規定のサイズに切断される。

次いで、工程Ｓ３では、図５に示すように、光電変換基板１０が、回路基板２０（ゲート駆動回路基板２１および信号処理回路基板２２）とフレキシブル回路基板等の電気接続部３０を介して電気的に接続される。

この工程Ｓ３により、開放端子（接続端子）として存在している光電変換基板１０のゲート線、信号線、およびバイアス線の各配線は、ゲート駆動回路基板２１と信号処理回路基板２２を電気接続部３０（フレキシブル回路基板）を介して電気的に接続され、その開放端子がゲート駆動回路基板２１と信号処理回路基板２２の内部回路を介して電気的に短絡され、その各配線の電極が共通化される。

すなわち、ゲート駆動回路基板２１や信号処理回路基板２２の内部では、ゲート駆動回路や信号処理回路が存在しており、いずれの回路も半導体集積回路等により構成され、その半導体集積回路には全ての端子に静電気保護回路が設けられているので、その静電気保護回路を構成する保護抵抗や保護ダイオードを経由して、光電変換基板１０のゲート線、信号線、およびバイアス線の各配線は、ゲート駆動回路や信号処理回路内の正負電源系やグランド回路に共通に接続される。

このように光電変換基板１０内に存在するゲート線、信号線、バイアス線をゲート駆動回路基板２１や信号処理回路基板１１に接続することにより、各独立端子を共通化するとともに、配線容量を減少させることで静電気耐圧を向上し、その後のプロセスでの静電気破壊を防止することができる。

次いで、工程Ｓ４では、図６に示すように、回路基板２０が電気接続された光電変換基板１０に波長変換体４０が貼り合わされる。図６の例では、光電変換基板１０のガラス基板上に薄膜半導体プロセスによって製作された光電変換半導体層１１とは反対側の面をラミネート用ステージ４１に真空吸着等の方法で固定し、その光電変換基板１０の光電変換半導体層１１側の面に、ラミネート用ローラー４２等により波長変換体４０を貼り合わせている。

このとき、ラミネート用ローラー４２等の摩擦による静電気や、光電変換基板１０を固定するためのラミネート用ステージ４１（真空吸着ステージ）からの開放時に発生する剥離帯電による静電気が発生するが、光電変換基板１０と、ゲート駆動回路基板２１および信号処理回路基板２２とをフレキシブル回路基板等の電気接続部３０を介して電気的に接続しているため、光電変換基板１０内では静電気破壊が発生しない。

次いで、工程Ｓ５では、図７に示すように、光電変換基板１０に遮光膜５０が貼り合わされる。図７の例では、光電変換基板１０のガラス基板上に薄膜半導体プロセスによって製作された光電変換半導体層１１の面を遮光膜用ラミネートステージ５１に真空吸着等の方法で固定し、その光電変換基板１０の光電変換半導体層１１とは反対側の面に、遮光膜用ラミネートローラー５１等により遮光膜５０を貼り合わせている。

このとき、ラミネート用ローラー５１等の摩擦による静電気に対し注意が必要であるが、光電変換基板１０のガラス基板上に薄膜半導体プロセスによって製作された光電変換面を遮光膜用ラミネートローラー５１（真空吸着ステージ）に直接固定するため、真空吸着ステージからの開放時に発生する剥離帯電による静電気が光電変換基板１０に印加され、静電気破壊が発生する。しかし、光電変換基板１０と、ゲート駆動回路基板２１および信号処理回路基板２２とをフレキシブル回路基板等の電気接続部３０を介して電気的に接続しているため、光電変換基板１０内では静電気破壊が発生しない。

その後、工程Ｓ６にて、電気検査が行われ、最終的に放射線撮像装置が製作される。

従って、本実施形態によれば、光電変換基板に波長変換体や遮光膜をラミネート方法等により直接に組み合わせる工程の前に、光電変換基板上で開放端子として存在しているゲート線、信号線、およびバイアス線の各配線に、回路基板（ゲート駆動回路基板、信号処理回路基板）を電気接続部（フレキシブル回路基板）を介して電気的に接続し、その各配線の開放端子を回路基板の内部で電気的に短絡させてその各配線の電極を共通化させ、これにより光電変換基板内に存在するゲート線、信号線、バイアス線の配線容量を減少させて静電気耐圧を向上させる工程を設けているため、光電変換基板に波長変換体や遮光膜をラミネート方法等により直接に組み合わせる際に発生する静電気に起因して光電変換基板内で静電気破壊が生じるといった不都合な事態を回避でき、これにより歩留まりを大幅に向上させ、安価な工程とすることができる。

なお、波長変換体として、Ｘ線を可視光に変換するものを挙げたが、Ｘ線以外の他の放射線、α線、β線、γ線などを可視光に変換するものであってもよい。

以上説明したように、本発明は、光電変換素子とＴＦＴの各半導体層を同時に薄膜半導体プロセスによって形成した大面積光電変換基板上に、Ｘ線などの放射線を可視光などの光電変換素子が感知可能な光に波長変換する蛍光体などの波長変換体を組み合わせるＸ線撮像装置などの放射線撮像装置に適用できる。

放射線撮像装置の断面模式図である。 光電変換基板と回路基板の接続状態を説明する模式図である。 光電変換基板内の等価回路図である。 放射線撮像装置の製作方法を示すプロセス手順を説明する工程図。 光電変換基板と回路基板とを電気接続する工程を説明する模式断面図である。 波長変換体を光電変換基板に貼り合わせる工程を説明する模式断面図である。 遮光膜を光電変換基板に貼り合わせる工程を説明する模式断面図である。 従来例の放射線撮像装置の断面模式図である。 従来例の放射線撮像装置の製作方法を示すプロセス手順を説明する工程図である。

符号の説明

１０ 光電変換基板
１１ 光電変換半導体層
１２ ゲート線
１３ 信号線
１４ バイアス線
１５ 接続端子（ゲート線）
１６ 接続端子（信号線）
１７ 接続端子（バイアス線）
２０ 回路基板
２１ ゲート駆動回路基板
２２ 信号処理回路基板
２３ 接続端子（ゲート駆動回路）
２４、２５ 接続端子（信号処理回路）
３０ 電気接続部（フレキシブル回路基板）
４０ 波長変換体
４１ ラミネート用ステージ
４２ ラミネート用ローラー
５０ 遮光膜
５１ 遮光膜用ラミネートステージ
５２ 遮光膜用ラミネートローラー

Claims (4)

1. 二次元状又は一次元状に配置された複数個の画素毎に形成される光電変換素子および薄膜トランジスタと、前記各画素に接続されるゲート線、信号線、およびバイアス線を含む複数の配線とを有する光電変換基板と、
   前記光電変換素子および薄膜トランジスタに電気的に接続される電気回路を有する回路基板と、
   放射線を前記光電変換素子が感知可能な光に波長変換する波長変換体と、
   前記光電変換基板を通過した光の反射光を遮光する遮光膜とを有する放射線撮像装置の製作方法において、
   前記光電変換基板に前記回路基板を接続し且つ前記各配線を前記電気回路に共通に接続する接続工程と、
   前記接続工程の後に前記光電変換基板に前記遮光膜を形成する工程とを有することを特徴とする放射線撮像装置の製作方法。
2. 前記接続工程の後に前記光電変換基板に前記波長変換体を形成する工程をさらに有することを特徴とする請求項１に記載の放射線撮像装置の製作方法。
3. 前記接続工程は、前記光電変換基板の各配線の開放端子を前記回路基板の電気回路を介して電気的に短絡させるものであることを特徴とする請求項１又は２に記載の放射線撮像装置の製作方法。
4. 前記接続工程は、前記光電変換基板の各配線を前記回路基板の電気回路内の正負電源系または接地回路に共通に接続するものであることを特徴とする請求項３に記載の放射線撮像装置の製作方法。
   
   

Images