JP2012065106A - 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 - Google Patents
画像信号処理装置、画像読み取り装置、及び画像信号処理方法 Download PDFInfo
- Publication number
- JP2012065106A JP2012065106A JP2010206946A JP2010206946A JP2012065106A JP 2012065106 A JP2012065106 A JP 2012065106A JP 2010206946 A JP2010206946 A JP 2010206946A JP 2010206946 A JP2010206946 A JP 2010206946A JP 2012065106 A JP2012065106 A JP 2012065106A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- signal
- image signal
- correction coefficient
- variable value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/409—Edge or detail enhancement; Noise or error suppression
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/40056—Circuits for driving or energising particular reading heads or original illumination means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/80—Camera processing pipelines; Components thereof
- H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/745—Circuitry for generating timing or clock signals
Abstract
【課題】SSCGのクロック信号を用いて動作するCCDにより取得された画像信号においてクロック信号の変動に起因して生じるノイズを除去する。
【解決手段】CCD1によって取得されたアナログの画像信号を処理する信号処理回路4は、ディジタルの三角波信号を用いてスペクトラム拡散変調されたクロック信号を生成し、生成されたクロック信号をCCD1に供給するクロック回路24と、画像信号をAD変換するAD変換器15と、AD変換された画像信号におけるノイズであって、クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するノイズ検出回路21と、ノイズ幅に基づいて補正係数を計算し、計算された補正係数を三角波信号に乗算して補正信号を生成し、生成された補正信号を、AD変換器15の前段及び後段において画像信号に重畳するアナログ補正回路23及びディジタル補正回路22とを備える。
【選択図】図1
【解決手段】CCD1によって取得されたアナログの画像信号を処理する信号処理回路4は、ディジタルの三角波信号を用いてスペクトラム拡散変調されたクロック信号を生成し、生成されたクロック信号をCCD1に供給するクロック回路24と、画像信号をAD変換するAD変換器15と、AD変換された画像信号におけるノイズであって、クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するノイズ検出回路21と、ノイズ幅に基づいて補正係数を計算し、計算された補正係数を三角波信号に乗算して補正信号を生成し、生成された補正信号を、AD変換器15の前段及び後段において画像信号に重畳するアナログ補正回路23及びディジタル補正回路22とを備える。
【選択図】図1
Description
本発明は、スペクトラム拡散変調されたクロック信号を用いて動作するCCD等により取得された画像信号においてクロック信号の変動に起因して生じるノイズを除去する機能を有する画像信号処理装置及び画像信号処理方法に関し、また、そのような画像信号処理装置を備えた画像読み取り装置に関する。
画像読み取り装置において、CCD等の光電変換素子に供給されるクロック信号に起因して、特定の周波数にピークを有するEMI(放射電磁雑音)が生じるという問題があった。この問題に対処するために、クロック信号の周波数をわずかに変調(スペクトラム拡散)することにより、特定の周波数にピークをもっていたEMIのエネルギーを分散させてピーク値を低減させる「スペクトラム拡散クロック発生器(SSCG)」が知られている。
しかしながら、SSCGにより発生されたクロック信号を用いるとき、CCDにより取得された画像信号に、スペクトラム拡散の変調波形と同じ周期を有し、同相あるいは逆相の三角波のノイズ(以下、スペクトラム拡散ノイズという。)が混入するという問題があった。このさらなる問題に対処するために、特許文献1のように、CCDにより取得された画像信号を処理する信号処理ICにおけるアナログフロントエンドの入力側の基準端子に、外部から逆相信号を入力する方法がある。また、特許文献2のように、画像信号における黒データの最大値及び最小値を検出して、黒データの変動量を、アナログフロントエンド内のクランプ回路や、アナログフロントエンドの前段のエミッタフォロアにフィードバックする技術がある。
図11は、従来技術の画像読み取り装置の構成を示すブロック図であり、図12は、図11のクロック回路105の詳細構成を示すブロック図である。この従来技術の画像読み取り装置は、スペクトラム拡散変調されたクロック信号を用いて動作するCCDにより取得された画像信号を処理する画像信号処理装置を備える。図11を参照すると、CCD101により取得された画像信号は、エミッタフォロア回路102及び結合コンデンサ103を介して信号処理回路104に送られる。信号処理回路104は好ましくはICとして構成される。信号処理回路104において、入力された画像信号は、クランプ回路111、サンプルホールド回路112、アナログ増幅器113、AD(アナログ・ディジタル)変換器114、及びディジタル増幅器115を経て、増幅されたディジタルデータの画像信号として出力される。ディジタル増幅器115から出力された画像信号はさらに、ノイズ検出回路121に送られる。この従来技術の画像読み取り装置は、信号処理回路104のICの外部に設けられたクロック回路105を備える。クロック回路105は、クロック信号を生成して、DLL(遅延ロックループ)回路106を介してCCD101及び信号処理回路104に送り、クロック回路105はさらに、ノイズ除去のための補正信号を生成するためのループフィルタ信号を生成して、ノイズ検出回路121に送る。ノイズ検出回路121は、画像信号及びループフィルタ信号に基づいてスペクトラム拡散ノイズを検出し、補正回路122は、このノイズ検出結果に基づいて補正信号を生成してクランプ回路111に送り、元の画像信号に重畳させる。
図12を参照すると、クロック回路105は、スペクトラム拡散クロック発生器131、位相比較器132、ループフィルタ回路133、電圧制御発振器134、及び分周器135を備える。位相比較器132、ループフィルタ回路133、電圧制御発振器134、及び分周器135は、位相ロックループ(PLL)回路として動作し、スペクトラム拡散クロック発生器131によって発生された信号をクロック信号としてDLL回路106に送る。また、ループフィルタ回路133の内部における信号(すなわち、位相ロックループ回路において電圧制御発振器134への入力信号となる信号)を、ノイズ除去のための補正信号を生成するためのループフィルタ信号としてノイズ検出回路121に送る。
しかしながら、図11及び図12のような従来技術では、以下のような問題点があった。
・ループフィルタ信号(すなわち、ノイズ除去のための補正信号を生成するために、信号処理回路104の外部のクロック回路105から信号処理回路104に送られる信号)の位相を調整することができない。
・ループフィルタ信号の振幅が小さいので外部ノイズに弱い。
・電圧制御発振器134(又は位相ロックループ回路)の感度がばらついた場合、検出できる振幅が変化してしまう。
・ループフィルタ信号(すなわち、ノイズ除去のための補正信号を生成するために、信号処理回路104の外部のクロック回路105から信号処理回路104に送られる信号)の位相を調整することができない。
・ループフィルタ信号の振幅が小さいので外部ノイズに弱い。
・電圧制御発振器134(又は位相ロックループ回路)の感度がばらついた場合、検出できる振幅が変化してしまう。
本発明の目的は、以上の問題点を解決し、スペクトラム拡散変調されたクロック信号を用いて動作するCCD等により取得された画像信号においてクロック信号の変動に起因して生じるノイズを従来よりも良好に除去することができる画像信号処理装置及び画像信号処理方法を提供し、また、そのような画像信号処理装置を備えた画像読み取り装置を提供することにある。
本発明の第1の態様に係る画像信号処理装置によれば、
光電変換素子によって取得されたアナログの画像信号を処理する画像信号処理装置において、
ディジタルの変調信号を用いてスペクトラム拡散変調されたクロック信号を生成し、上記生成されたクロック信号を上記光電変換素子に供給するクロック手段と、
上記画像信号をAD変換するAD変換器と、
上記AD変換された画像信号におけるノイズであって、上記クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するノイズ検出手段と、
上記ノイズ幅に基づいて補正係数を計算し、上記計算された補正係数を上記変調信号に乗算して補正信号を生成し、上記生成された補正信号を、上記AD変換器の前段又は後段において上記画像信号に重畳する補正手段とを備えたことを特徴とする。
光電変換素子によって取得されたアナログの画像信号を処理する画像信号処理装置において、
ディジタルの変調信号を用いてスペクトラム拡散変調されたクロック信号を生成し、上記生成されたクロック信号を上記光電変換素子に供給するクロック手段と、
上記画像信号をAD変換するAD変換器と、
上記AD変換された画像信号におけるノイズであって、上記クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するノイズ検出手段と、
上記ノイズ幅に基づいて補正係数を計算し、上記計算された補正係数を上記変調信号に乗算して補正信号を生成し、上記生成された補正信号を、上記AD変換器の前段又は後段において上記画像信号に重畳する補正手段とを備えたことを特徴とする。
上記画像信号処理装置において、
上記補正係数は、アナログの第1の補正係数を含み、
上記補正手段は、
上記変調信号をDA変換するDA変換器と、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正手段とを備え、
上記第1の補正手段は、上記第1の補正係数を計算するための第1の変数値を使用し、現在の第1の変数値及び現在のノイズ幅に基づいて次の第1の変数値を更新しながら計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算することを特徴とする。
上記補正係数は、アナログの第1の補正係数を含み、
上記補正手段は、
上記変調信号をDA変換するDA変換器と、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正手段とを備え、
上記第1の補正手段は、上記第1の補正係数を計算するための第1の変数値を使用し、現在の第1の変数値及び現在のノイズ幅に基づいて次の第1の変数値を更新しながら計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算することを特徴とする。
上記画像信号処理装置において、
上記補正係数は、アナログの第1の補正係数を含み、
上記補正手段は、
上記変調信号をDA変換するDA変換器と、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正手段とを備え、
上記第1の補正手段は、上記第1の補正係数を計算するための第1の変数値を使用し、前回の第1の変数値及び現在の第1の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の第1の変数値を計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算することを特徴とする。
上記補正係数は、アナログの第1の補正係数を含み、
上記補正手段は、
上記変調信号をDA変換するDA変換器と、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正手段とを備え、
上記第1の補正手段は、上記第1の補正係数を計算するための第1の変数値を使用し、前回の第1の変数値及び現在の第1の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の第1の変数値を計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算することを特徴とする。
上記画像信号処理装置において、上記クロック手段と上記DA変換器との間に、上記光電変換素子において生じる遅延時間を補償するための第1の遅延器をさらに備えたことを特徴とする。
上記画像信号処理装置において、
上記補正係数は、ディジタルの第2の補正係数を含み、
上記補正手段は、上記ノイズ幅に基づいて第2の補正係数を計算し、上記計算された第2の補正係数を上記変調信号に乗算して第2の補正信号を生成し、上記生成された第2の補正信号を上記AD変換器の後段において上記画像信号に重畳する第2の補正手段を備え、
上記第2の補正手段は、上記第2の補正係数を計算するための第2の変数値を使用し、現在の第2の変数値及び現在のノイズ幅に基づいて次の第2の変数値を更新しながら計算し、上記計算された次の第2の変数値に基づいて上記第2の補正係数を計算することを特徴とする。
上記補正係数は、ディジタルの第2の補正係数を含み、
上記補正手段は、上記ノイズ幅に基づいて第2の補正係数を計算し、上記計算された第2の補正係数を上記変調信号に乗算して第2の補正信号を生成し、上記生成された第2の補正信号を上記AD変換器の後段において上記画像信号に重畳する第2の補正手段を備え、
上記第2の補正手段は、上記第2の補正係数を計算するための第2の変数値を使用し、現在の第2の変数値及び現在のノイズ幅に基づいて次の第2の変数値を更新しながら計算し、上記計算された次の第2の変数値に基づいて上記第2の補正係数を計算することを特徴とする。
上記画像信号処理装置において、上記クロック手段と上記第2の補正手段との間に、上記光電変換素子から上記AD変換器までの遅延時間を補償するための第2の遅延器をさらに備えたことを特徴とする。
上記画像信号処理装置において、上記変調信号は三角波信号であることを特徴とする。
上記画像信号処理装置において、上記ノイズ検出手段は、上記画像信号のピーク前後の所定時間区間にわたる平均を示すピーク電圧と、上記画像信号のボトム前後の所定時間区間にわたる平均を示すボトム電圧との差を検出することにより、上記ノイズ幅を検出することを特徴とする。
上記画像信号処理装置は集積回路として構成されたことを特徴とする。
本発明の第2の態様に係る画像読み取り装置は、本発明の第1の態様に係る画像信号処理装置を備えたことを特徴とする画像読み取り装置。
本発明の第2の態様に係る画像信号処理方法によれば、
光電変換素子によって取得されたアナログの画像信号を処理する画像信号処理方法において、
ディジタルの変調信号を用いてスペクトラム拡散変調されたクロック信号を生成し、上記生成されたクロック信号を上記光電変換素子に供給するステップと、
上記画像信号をAD変換器によりAD変換するステップと、
上記AD変換された画像信号におけるノイズであって、上記クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するステップと、
上記ノイズ幅に基づいて補正係数を計算し、上記計算された補正係数を上記変調信号に乗算して補正信号を生成し、上記生成された補正信号を、上記AD変換器の前段又は後段において上記画像信号に重畳する補正ステップとを含むことを特徴とする。
光電変換素子によって取得されたアナログの画像信号を処理する画像信号処理方法において、
ディジタルの変調信号を用いてスペクトラム拡散変調されたクロック信号を生成し、上記生成されたクロック信号を上記光電変換素子に供給するステップと、
上記画像信号をAD変換器によりAD変換するステップと、
上記AD変換された画像信号におけるノイズであって、上記クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するステップと、
上記ノイズ幅に基づいて補正係数を計算し、上記計算された補正係数を上記変調信号に乗算して補正信号を生成し、上記生成された補正信号を、上記AD変換器の前段又は後段において上記画像信号に重畳する補正ステップとを含むことを特徴とする。
上記画像信号処理方法において、
上記補正係数は、アナログの第1の補正係数を含み、
上記補正ステップは、
上記変調信号をDA変換器によりDA変換するステップと、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正ステップとを含み、
上記第1の補正ステップは、上記第1の補正係数を計算するための第1の変数値を使用し、現在の第1の変数値及び現在のノイズ幅に基づいて次の第1の変数値を更新しながら計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算するステップを含むことを特徴とする。
上記補正係数は、アナログの第1の補正係数を含み、
上記補正ステップは、
上記変調信号をDA変換器によりDA変換するステップと、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正ステップとを含み、
上記第1の補正ステップは、上記第1の補正係数を計算するための第1の変数値を使用し、現在の第1の変数値及び現在のノイズ幅に基づいて次の第1の変数値を更新しながら計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算するステップを含むことを特徴とする。
上記画像信号処理方法において、
上記補正係数は、アナログの第1の補正係数を含み、
上記補正ステップは、
上記変調信号をDA変換器によりDA変換するステップと、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正ステップとを含み、
上記第1の補正ステップは、上記第1の補正係数を計算するための第1の変数値を使用し、前回の第1の変数値及び現在の第1の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の第1の変数値を計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算するステップを含むことを特徴とする。
上記補正係数は、アナログの第1の補正係数を含み、
上記補正ステップは、
上記変調信号をDA変換器によりDA変換するステップと、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正ステップとを含み、
上記第1の補正ステップは、上記第1の補正係数を計算するための第1の変数値を使用し、前回の第1の変数値及び現在の第1の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の第1の変数値を計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算するステップを含むことを特徴とする。
上記画像信号処理方法において、上記変調信号をDA変換するステップの前に、上記光電変換素子において生じる遅延時間を補償するために上記変調信号を遅延させるステップをさらに含むことを特徴とする。
上記画像信号処理方法において、
上記補正係数は、ディジタルの第2の補正係数を含み、
上記補正ステップは、上記ノイズ幅に基づいて第2の補正係数を計算し、上記計算された第2の補正係数を上記変調信号に乗算して第2の補正信号を生成し、上記生成された第2の補正信号を上記AD変換器の後段において上記画像信号に重畳する第2の補正ステップを含み、
上記第2の補正ステップは、上記第2の補正係数を計算するための第2の変数値を使用し、現在の第2の変数値及び現在のノイズ幅に基づいて次の第2の変数値を更新しながら計算し、上記計算された次の第2の変数値に基づいて上記第2の補正係数を計算するステップを含むことを特徴とする。
上記補正係数は、ディジタルの第2の補正係数を含み、
上記補正ステップは、上記ノイズ幅に基づいて第2の補正係数を計算し、上記計算された第2の補正係数を上記変調信号に乗算して第2の補正信号を生成し、上記生成された第2の補正信号を上記AD変換器の後段において上記画像信号に重畳する第2の補正ステップを含み、
上記第2の補正ステップは、上記第2の補正係数を計算するための第2の変数値を使用し、現在の第2の変数値及び現在のノイズ幅に基づいて次の第2の変数値を更新しながら計算し、上記計算された次の第2の変数値に基づいて上記第2の補正係数を計算するステップを含むことを特徴とする。
上記画像信号処理方法において、上記第2の補正ステップの前に、上記光電変換素子から上記AD変換器までの遅延時間を補償するために上記変調信号を遅延させるステップをさらに含むことを特徴とする。
上記画像信号処理方法において、上記変調信号は三角波信号であることを特徴とする。
上記画像信号処理方法において、上記ノイズを検出するステップは、上記画像信号のピーク前後の所定時間区間にわたる平均を示すピーク電圧と、上記画像信号のボトム前後の所定時間区間にわたる平均を示すボトム電圧との差を検出することにより、上記ノイズ幅を検出するステップを含むことを特徴とする。
本発明の画像信号処理装置及び画像信号処理方法は、以上の構成を備えたことにより、従来技術のSSCGを備えた画像信号処理装置と同様に、特定の周波数にピークをもっていたEMIのエネルギーを分散させてピーク値を低減させることができるとともに、新たな効果として、スペクトラム拡散の変調波形と同じ周期を有し、同相あるいは逆相の三角波のノイズ(スペクトラム拡散ノイズ)を除去することができる。
図1は、本発明の実施形態に係る画像読み取り装置の構成を示すブロック図であり、図2は、図1のクロック回路24の詳細構成を示すブロック図である。本実施形態の画像読み取り装置は、スペクトラム拡散変調されたクロック信号を用いて動作するCCD1により取得された画像信号においてクロック信号の変動に起因して生じるノイズ(スペクトラム拡散ノイズ)を除去する機能を有する信号処理回路4を備え、従来技術のSSCGを備えた画像信号処理装置と同様に、特定の周波数にピークをもっていたEMIのエネルギーを分散させてピーク値を低減させることができるとともに、新たな効果として、スペクトラム拡散ノイズを除去することができる。
図1を参照すると、CCD1により取得された画像信号は、エミッタフォロア回路2及び結合コンデンサ3を介して信号処理回路4に送られる。信号処理回路4はICとして構成される。信号処理回路4において、入力された画像信号は、クランプ回路11、サンプルホールド回路12、合成器13、アナログ増幅器14、AD変換器15、合成器16、及びディジタル増幅器17を経て、増幅されたディジタルデータの画像信号として出力される。以上の構成要素は、合成器13及び16を除いて、従来技術のものと同様である。
ディジタル増幅器17から出力された画像信号はさらに、ノイズ検出回路21に送られる。ノイズ検出回路21は、スペクトラム拡散変調されたクロック信号を用いて動作するCCD1により取得された画像信号においてクロック信号の変動に起因して生じるノイズのピーク電圧とボトム電圧とを検出することによりノイズ幅(すなわち、スペクトラム拡散ノイズのピーク電圧とボトム電圧との振幅の差分を示すディジタルデータ)を検出し、検出されたノイズ幅を表すノイズ幅信号をアナログ補正回路23及びディジタル補正回路22に送る。信号処理回路4のICの内部にはさらに、スペクトラム拡散変調されたクロック信号を生成するクロック回路24が設けられる。クロック回路24はさらに、スペクトラム拡散変調されたクロック信号を生成するために使用される信号であって、三角波のディジタルデータの信号(以下、三角波信号という。)を生成する。三角波信号は、遅延器25によって所定時間遅延され、次いで、DA(ディジタル・アナログ)変換器26によってアナログデータに変換されて、アナログ補正回路23に送られる。アナログ補正回路23は、ノイズ幅信号及びアナログデータの三角波信号に基づいてアナログ補正信号を生成して(詳細後述)、合成器13により、元の画像信号(アナログデータ)に重畳する。三角波信号は、また、遅延器27によって所定時間遅延され、ディジタル補正回路22に送られる。ディジタル補正回路22は、ノイズ幅信号及びディジタルデータの三角波信号に基づいてディジタル補正信号を生成して(詳細後述)、合成器16により、元の画像信号(ディジタルデータ)に重畳する。信号処理回路4は、信号処理回路4全体の動作を制御する内部制御回路20を、その内部に備える。本実施形態では、内部制御回路20は、特に、アナログ増幅器14、ディジタル増幅器14、ノイズ検出回路21、ディジタル補正回路22、アナログ補正回路23、及びクロック回路24の動作を制御する。クロック回路5によって発生されたクロック信号は、DLL(遅延ロックループ)回路28を介してCCD1及び内部制御回路20に送られ、CCD1及び内部制御回路20を駆動する。
内部制御回路20は、信号処理回路4の外部に設けられた外部制御回路6によって制御される。外部制御回路6は、例えば、画像読み取り装置全体の動作を制御するCPU等を含む回路である。タイミング生成回路29は、画像読み取り装置全体の動作を同期させる。本実施形態では、タイミング生成回路29は、特に、内部制御回路20の制御下でノイズ検出回路21及びクロック回路24と同期している。
図2を参照すると、クロック回路24は、基準クロック発生器31、位相比較器32、合成器33、電圧制御発振器34、分周器35、三角波信号生成回路36、及びDA変換器37を備える。基準クロック発生器31によって発生された基準クロック信号は、位相比較器32及び合成器33を介して電圧制御発振器34に送られ、電圧制御発振器34の出力信号は、分周器35を介して位相比較器32にフィードバックされる。電圧制御発振器34の出力信号はさらに、三角波信号生成回路36に送られる。三角波信号生成回路36は、内部制御回路20の制御下で動作するロジック回路であり、スペクトラム拡散変調されたクロック信号を生成するための、8ビットディジタルデータで表された三角波信号を生成する。三角波信号生成回路36は、内部制御回路20から三角波信号の周期及び振幅などの情報を取得し、電圧制御発振器34の動作クロックで三角波信号を発生させる。この三角波信号は、スペクトラム拡散変調の変調プロファイルを表す。生成された三角波信号は、DA変換器37によってアナログデータに変換され、次いで、アナログデータの三角波信号は、合成器33により、位相比較器32の出力信号に重畳される。生成された三角波信号は、前述のように、遅延器25及び27にも送られる。三角波信号生成回路36は、タイミング生成回路29と同期している。以上の構成を備えたことにより、電圧制御発振器34の出力信号は、スペクトラム拡散変調されたクロック信号となり、クロック回路24はこのクロック信号をDLL回路28に送る。
CCD1は、クロック回路24によって生成されたクロック信号(すなわち、三角波信号を用いてスペクトラム拡散変調されたクロック信号)によって駆動されるので、CCD1によって取得された画像信号は、クロック信号の変調プロファイル(すなわち三角波信号)に応じて変動し、スペクトラム拡散ノイズを含む。このため、本実施形態では、三角波信号を用いてアナログ補正処理及びディジタル補正処理(詳細後述)を実行することにより、スペクトラム拡散ノイズを除去する。
信号処理回路4の2つの遅延器25及び27のうち、遅延器25は、主に、CCD1、エミッタフォロア回路2、結合コンデンサ3、クランプ回路11、サンプルホールド回路12において生じる遅延時間を補償する。この遅延時間は、数クロックに過ぎないので無視してもよく、この場合は遅延器25は省略される。もう1つの遅延器27は、上記遅延時間に加えて、アナログ増幅器14及びAD変換器15において生じる遅延時間を補償する。遅延器27により補償される遅延時間は、数クロックから十数クロックの程度である。
ここで、図3を参照して、図1の画像読み取り装置の応用例を示す。図3は、図1の画像読み取り装置を備えたスキャナの概略構成を示す断面図である。スキャナの本体筐体42は、その上面に、原稿が載置されるコンタクトガラス43を備えている。本体筐体42の上方(すなわちコンタクトガラス43の上方)には、コンタクトガラス43の全面を覆うような原稿カバー41が開閉可能に設けられている。原稿カバー41が閉じているとき、外部からの光がCCD1に入射することはない。原稿カバー41として、圧板、ADFあるいはARDFなどを設けることができる。コンタクトガラス43の下方には、第1のキャリッジ44と第2のキャリッジ47が2対1の速度で矢印A方向(副走査方向)に移動するように配置されている。第1のキャリッジ44には光源としてのハロゲンランプ45と第1のミラー46が搭載され、第2のキャリッジ47には第2のミラー48及び第3のミラー49が搭載されている。ハロゲンランプ45によって照射された原稿からの反射光は、第1のミラー46、第2のミラー48及び第3のミラー49によって反射されて結像レンズに50に入射し、結像レンズ50で集光され、リニアイメージセンサであるCCD1の結像面に結像する。CCD1で光電変換されたアナログデータの画像信号は、図1の信号処理回路4に送られる(エミッタフォロワ回路2及び結合コンデンサ3等は、図示の簡単化のために省略した)。スキャナ全体の動作は、外部制御回路6によって制御される。
以下、図4〜図8を参照して、本実施形態の画像読み取り装置の動作について説明する。
図4は、図1の外部制御回路6によって実行される画像読み取り処理を示すフローチャートである。ステップS1において、クロック回路24をオンにして、次いでステップS2において、タイミング生成回路29をオンにする。ステップS3において、原稿カバー41が閉じているか否かを判断する。原稿カバー41が開いていて、外部からの光がCCD1に入射する状態にあると、スペクトラム拡散ノイズが埋もれてしまうので、アナログ補正係数及びディジタル補正係数の計算は、原稿カバー41が閉じているときのみに実行する。ステップS3がYESのときはステップS4に進み、NOのときはステップS5に進む。ステップS4において、図5を参照して後述するノイズ除去処理を内部制御回路20に実行させる。ステップS5では、ノイズ除去処理S4を実行してアナログ補正係数及びディジタル補正係数を新たに計算することに代えて、以前のノイズ除去処理S4において計算されてアナログ補正回路23内に格納されたアナログ補正係数と、以前のノイズ除去処理において計算されてディジタル補正回路22内に格納されたディジタル補正係数とを用いて、ノイズ除去を行う。ステップS4又はS5の後、ステップS6において、CCD1により原稿画像を読み取り、次いで、取得された画像信号に対して、信号処理回路4により増幅及びAD変換などの処理を行う。このとき、信号処理回路4は、ステップS4又はS5におけるノイズ除去をそのまま継続している。ステップS7において、原稿の最終ラインに到達しているか否かを判断し、YESのときはステップS8で副走査方向へ移動してステップS6に戻り、NOのときは処理を終了する。
図5は、図4のノイズ除去処理S4のサブルーチンを示すフローチャートである。外部制御回路6は、ノイズ除去処理S4を内部制御回路20に実行させる。ステップS11において、以後の各ステップで用いる各パラメータを初期化する。初期化されるパラメータは、例えば以下のものを含むが、これらに限定するものではない。
・アナログ補正処理を実行するか否かを示すアナログ補正処理フラグをオンにする。
・ディジタル補正処理を実行するか否かを示すディジタル補正処理フラグをオンにする。
・ノイズ幅の検出を実行するか否かを示すノイズ検出フラグをオンにする。
・ノイズ幅の検出を原稿の1ライン毎に行うかそれとも複数ライン毎に検出して平均値を計算するかを示すノイズ検出方式フラグをいずれかに設定する。ノイズ検出方式フラグの内容は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20に送られる。
・アナログ補正処理を実行した回数naを0にする。
・ディジタル補正処理を実行した回数ndを0にする。
・ディジタル補正処理を実行するか否かを示すディジタル補正処理フラグをオンにする。
・ノイズ幅の検出を実行するか否かを示すノイズ検出フラグをオンにする。
・ノイズ幅の検出を原稿の1ライン毎に行うかそれとも複数ライン毎に検出して平均値を計算するかを示すノイズ検出方式フラグをいずれかに設定する。ノイズ検出方式フラグの内容は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20に送られる。
・アナログ補正処理を実行した回数naを0にする。
・ディジタル補正処理を実行した回数ndを0にする。
ステップS12において、アナログ補正処理フラグがオンであるか否かを判断し、YESのときはステップS13に進み、NOのときはステップS18に進む。ステップS13において、ノイズ検出回路21によりスペクトラム拡散ノイズのノイズ幅を検出する。このノイズ幅は、スペクトラム拡散ノイズのピーク電圧及びボトム電圧を検出し、「(ピーク電圧)−(ボトム電圧)」を計算することによって検出される。図9は、図1のディジタル増幅器17から出力される画像信号におけるノイズと、ノイズ検出回路21の動作を示すタイミングチャートであり、図10は、ノイズ除去によるリンギングの発生を説明するためのグラフである。スペクトラム拡散ノイズは、本来は図9上段の太点線で示す三角波の信号であるが、実際には付加的なノイズが重畳されている。ノイズ除去を行う際に、ピーク電圧及びボトム電圧を検出する区間を短くすると、この付加的なノイズに起因して図10に示すようなリンギングが発生してしまう。この付加的なノイズの影響を除去するために、ピーク検出及びボトム検出は、所定時間区間にわたって検出された電圧の平均をとることによって行われる。この時間区間は、例えば、スペクトラム拡散ノイズ(すなわち、図9上段の太点線で示す三角波の信号)の周期の1/10程度にされる。さらに、リンギングが発生しないように、回数を重ねてノイズ除去を行う。さらに、所定値未満のノイズ幅を無視するために所定のしきい値を設定し、「(ピーク電圧)−(ボトム電圧)−(しきい値)」をノイズ幅として計算し、計算結果が負のときはノイズ幅を0としてもよい。
再び図5を参照して、ステップS14において、ノイズ幅が所定の目標範囲内であるか否かを判断し、YESのときはステップS18に進み、NOのときはステップS15に進む。ステップS15において、アナログ補正処理を実行したnaが所定の目標回数に達しているか否かを判断し、YESのときはステップS24に進み、NOのときはステップS16でに進む。ステップS16において、図6及び図7を参照して後述するアナログ補正処理をアナログ補正回路23に実行させる。ステップS17において、アナログ補正処理を実行した回数naを1だけインクリメントし、ステップS13に戻る。
ステップS18において、ディジタル補正処理フラグがオンであるか否かを判断し、YESのときはステップS19に進み、NOのときはステップS24に進む。ステップS19において、ノイズ検出回路21によりスペクトラム拡散ノイズのノイズ幅を検出する。ここでのノイズ幅の検出は、ステップS13での検出と同様に行われる。ステップS20において、ノイズ幅が所定の目標範囲内であるか否かを判断し、YESのときはステップS25に進み、NOのときはステップS21に進む。ステップS21において、ディジタル補正を実行した回数ndが所定の目標回数に達しているか否かを判断し、YESのときはステップS24に進み、NOのときはステップS22に進む。ステップS22において、図8を参照して後述するディジタル補正処理をディジタル補正回路23に実行させる。ステップS23において、ディジタル補正を実行した回数ndを1だけインクリメントし、ステップS19に戻る。ステップS24は、ステップS16のアナログ補正処理又はステップS22のディジタル補正処理が失敗した場合に実行され、必要なエラー処理を行う。最後に、ステップS25において後処理を行い、図4の画像読み取り処理に戻る。後処理では、ステップS11で初期化した各パラメータのフラグをオフにする、などの処理を行う。
図6は、図5のアナログ補正処理S16のサブルーチンを示すフローチャートである。内部制御回路は、アナログ補正処理S16をアナログ補正回路23に実行させる。アナログ補正処理では、ノイズ幅信号に基づいて、アナログ補正係数を計算するとともにアナログ補正信号の極性反転フラグを決定し、アナログ補正係数と、アナログ補正信号の極性反転フラグにより決まる正又は負の符号とを、DA変換後の三角波信号(アナログデータ)に乗算することにより、アナログ補正信号を生成する。アナログ補正処理は、アナログ補正係数の計算途中で所定の変数値を使用し、次の変数値(すなわち、次のアナログ補正係数に対応する変数値)を計算するために、2つのアナログ補正方式(方式1及び方式2)を用いる。方式1では、現在の変数値及び現在のノイズ幅に基づいて次の変数値を計算する。方式2では、前回の変数値及び現在の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の変数値を計算する。
ステップS31において、以後の各ステップで用いる各パラメータを初期化する。初期化されるパラメータは、例えば以下のものを含むが、これらに限定するものではない。
・アナログ補正信号の振幅を決める減衰量のパラメータattを0〜31のうちの任意整数に設定する。パラメータattの値は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20を介してアナログ補正回路23に送られる。
・アナログ補正信号の極性反転フラグainv(0又は1)を0に設定する。
・アナログ補正処理の計算途中で使用する変数値P1、P2、P3を初期化する。特に、現在の変数値P1は、例えば「31−att」に設定される。
・変数値のステップ幅のパラメータstepを設定する。
・変数値の増分又は減分を決める係数k(k=1又は−1)を1に設定する。
・ノイズ幅のフィードバック量を決めるパラメータfbを設定する。
・アナログ補正処理で用いる2つのアナログ補正方式(方式1及び方式2)のどちらを実行するのかを示すフラグを、方式1に設定する。このフラグの内容は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20を介してアナログ補正回路23に送られる。
・ステップS33〜S43のループを実行した回数n1を0にする。
・アナログ補正信号の極性反転フラグainv(0又は1)を0に設定する。
・アナログ補正処理の計算途中で使用する変数値P1、P2、P3を初期化する。特に、現在の変数値P1は、例えば「31−att」に設定される。
・変数値のステップ幅のパラメータstepを設定する。
・変数値の増分又は減分を決める係数k(k=1又は−1)を1に設定する。
・ノイズ幅のフィードバック量を決めるパラメータfbを設定する。
・アナログ補正処理で用いる2つのアナログ補正方式(方式1及び方式2)のどちらを実行するのかを示すフラグを、方式1に設定する。このフラグの内容は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20を介してアナログ補正回路23に送られる。
・ステップS33〜S43のループを実行した回数n1を0にする。
変数値のステップ幅のパラメータstepは、次式により計算される。
[数1]
step=(DA変換後の三角波信号の電圧)×again×dgain×216÷(ADC基準電圧)÷31
step=(DA変換後の三角波信号の電圧)×again×dgain×216÷(ADC基準電圧)÷31
ここで、DA変換後の三角波信号の電圧(すなわち、DA変換器26によるDA変換後の三角波信号の振幅)は、予め決められたパラメータamp(amp=0,1,…,15)を用いて、20mVpp×amp÷50として得られる。パラメータampの値は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20を介してアナログ補正回路23に送られる。againはアナログ増幅器14のゲインであり、(アナログ増幅器14のゲインコード)×3―4.5[dB]で表され、dgainはディジタル増幅器17のゲインであり、(ディジタル増幅器17のゲインコード)÷4096で表される。また、ADC基準電圧は、例えば900mVに設定される。このパラメータstepは、減衰量のパラメータattを基準として、変数値がどの程度のステップ幅で変化するかを示す。
ノイズ幅のフィードバック量を決めるパラメータfbは、予め決められたパラメータtrk(trk=0,1,2,3)を用いて、fb=(trk+1)÷4により得られる。ノイズ幅のフィードバック量を決めるパラメータfbは、ノイズ除去のために過大な信号を元の画像信号に重畳し、その繰り返しによって画像信号が発振してしまうことを防ぐために用いている。例えば、ノイズ幅が5mVである場合において、一度にいきなり−5mVのアナログ補正信号を生成するのではなく、1回目では、5mV×1/2=2.5mVの補正を行うようなアナログ補正信号を生成することが好ましい。パラメータtrkの値は、ユーザが自由に変更することができ、外部制御回路6から内部制御回路20を介してアナログ補正回路23に送られる。
実行されるアナログ補正方式を示すフラグの内容は、任意の基準に基づいて切り換えることができる。例えば、ユーザが画像読み取り装置の実際の動作及びノイズ除去処理の効果を見て決定することができる。なお、方式2のアナログ補正処理は、ディジタル回路のみによって実装することもできるので、通常であれば、方式2のアナログ補正処理のみを用いることにより純デジタル的に安定してノイズを除去できるはずであるが、実際にはアナログゲインをかけて使用するので、アナログゲインの変化に応じてノイズにもゲインがかかってしまう。従って、初期状態では、例えば方式1に設定し、一定時間にわたって方式1でノイズ除去を行った後で、方式2に変更してもよい。
ステップS32において、ノイズ検出回路21によりスペクトラム拡散ノイズのノイズ幅を検出する。ここでのノイズ幅の検出は、ステップS13での検出と同様に行われる。ステップS33において、現在の変数値P1から次の変数値P2を次式により計算する
[数2]
P2=P1−k×fb×(現在のノイズ幅)÷step
P2=P1−k×fb×(現在のノイズ幅)÷step
ここで、P2>31である場合は、P2=31とし、P2<−31である場合は、P2=−31とする。
ステップS34において、変数値P1及びP2の極性は同じであるか否かを判断し、YESのときはそのままステップS36に進み、NOのときは、ステップS35においてアナログ補正信号の極性反転フラグを反転させてステップS36に進む。変数値P1及びP2の極性が異なる場合、ステップS37で生成されるアナログ補正信号とスペクトラム拡散ノイズとが同位相になると予想され、このためアナログ補正信号の位相を予め反転させることが必要になる。
ステップS36において、次の変数値P2からアナログ補正係数を計算する。ここで、最初に、次の変数値P2から、減衰量のパラメータattを計算する。次の変数値P2が0又は正のときは、att=31−P2とし、負のときは、att=31+P2とする。このとき、小数点以下は四捨五入する。この減衰量のパラメータattに基づいて、アナログ補正係数を次式により計算する。
[数3]
(アナログ補正係数)=(1−att÷31)÷50
(アナログ補正係数)=(1−att÷31)÷50
ステップS37において、ステップS36で計算されたアナログ補正係数と、アナログ補正信号の極性反転フラグainvにより決まる正又は負の符号とを、DA変換後の三角波信号(アナログデータ)に乗算することにより、アナログ補正信号を生成し(次式を参照)、生成されたアナログ補正信号を合成器13により元の画像信号(アナログデータ)に重畳する。
[数4]
(アナログ補正信号)=(符号)×(アナログ補正係数)×(DA変換後の三角波信号)
(アナログ補正信号)=(符号)×(アナログ補正係数)×(DA変換後の三角波信号)
ステップS38において、ノイズ検出回路21により、アナログ補正信号を元の画像信号に重畳した後のノイズ幅を検出する。ステップS36の計算で用いたノイズ幅は「前回のノイズ幅」とし、ステップS38で検出されたノイズ幅を新たに「現在のノイズ幅」とする。ステップS39において、ステップS38で検出された現在のノイズ幅が前回のノイズ幅よりも減少しているか否かを判断し、YESのときはそのままステップS41に進み、NOのときは、ステップS40において係数kを反転して(1から−1へ、又は−1から1へ変更して)ステップS41に進む。係数kを反転させることにより、数2において現在の変数値P1に対して次の変数値P2を変化させる方向が逆になる。
ステップS41において、アナログ補正方式は方式1及び方式2のどちらが指定されているかを判断し、方式1である場合はステップS42に進み、方式2である場合はステップS44に進む。方式1の場合、ステップS42において、ステップS33〜S43のループを実行した回数n1が設定回数に達しているか否かを判断し、YESのときはステップS43に進み、NOのときはステップS45に進む。ステップS43において、ステップS33〜S43のループを実行した回数n1を1だけインクリメントし、次の変数値P2を現在の変数値P1とし、ステップS33に戻る。ステップS44において、図7を参照して後述する方式2のアナログ補正処理を実行し、実行後、ステップS45に進む。ステップS45において、最終的なアナログ補正係数及び現在のノイズ幅を、アナログ補正回路23内のレジスタ(図示せず。)に格納し、図5のノイズ除去処理に戻る。
図7は、図6の方式2のアナログ補正処理S44のサブルーチンを示すフローチャートである。最初に、現在の変数値P1を「前回の変数値」とし、次の変数値P2を「現在の変数値」とする。前述のように、方式2のアナログ補正処理では、前回の変数値P1及び現在の変数値P2と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の変数値を計算する。ステップS51において、前回の変数値P1及び現在の変数値P2が互いに異なるか否かを判断し、YESのときはステップS52に進み、NOのときは図6のアナログ補正処理に戻る。
ステップS52において、前回の変数値P1及び現在の変数値P2から次の変数値P3を次式により計算する。
[数5]
P3=(P2×(前回のノイズ幅)−P1×(現在のノイズ幅))÷((前回のノイズ幅)−(現在のノイズ幅))
P3=(P2×(前回のノイズ幅)−P1×(現在のノイズ幅))÷((前回のノイズ幅)−(現在のノイズ幅))
ここで、P3>31である場合は、P3=31とし、P3<−31である場合は、P3=−31とする。前回のノイズ幅と現在のノイズ幅とが互いに等しい場合には、P3=P2とする。
ステップS53において、現在の変数値P2及び次の変数値P3の極性が同じであるか否かを判断し、YESのときはそのままステップS55に進み、NOのときは、ステップS54においてアナログ補正信号の極性反転フラグを反転させてステップS55に進む。ステップS55において、次の変数値P3からアナログ補正係数を計算する。次の変数値としてP2に代えてP3を用いることのほかは、ステップS36での計算と同様に行われる。ステップS56において、ステップS55で計算されたアナログ補正係数と、アナログ補正信号の極性反転フラグainvにより決まる正又は負の符号とを、DA変換後の三角波信号(アナログデータ)に乗算することにより、ステップS37と同様にアナログ補正信号を生成して、生成されたアナログ補正信号を合成器13により元の画像信号(アナログデータ)に重畳する。最後に、ステップS57において、アナログ補正信号を元の画像信号に重畳した後のノイズ幅を「現在のノイズ幅」として検出し、図6のアナログ補正処理に戻る。
図8は、図5のディジタル補正処理S22のサブルーチンを示すフローチャートである。内部制御回路20は、ディジタル補正処理S22をディジタル補正回路22に実行させる。ディジタル補正処理では、ノイズ幅信号に基づいて、ディジタル補正係数を計算するとともにディジタル補正信号の極性反転フラグを決定し、ディジタル補正係数と、ディジタル補正信号の極性反転フラグにより決まる正又は負の符号とを、三角波信号(ディジタルデータ)に乗算することにより、ディジタル補正信号を生成する。ディジタル補正処理では、現在の変数値及び現在のノイズ幅に基づいて次の変数値を計算する。
ステップS61において、以後の各ステップで用いる各パラメータを初期化する。初期化されるパラメータは、例えば以下のものを含むが、これらに限定するものではない。
ディジタル補正係数を示すパラメータdcoeを0〜1023のうちの任意整数に設定する。パラメータdcoeの値は、ユーザ入力又はその他の条件に基づき、外部制御回路6から内部制御回路20を介してディジタル補正回路22に送られる。
・ディジタル補正信号の極性反転フラグdinv(0又は1)を0に設定する。
・ディジタル補正処理の計算途中で使用する変数値Q1、Q2を初期化する。現在の変数値Q1は、例えば「dcoe×4」に設定される。
・変数値の増分又は減分を決める係数k(k=1又は−1)を1に設定する。
・ノイズ幅のフィードバック量を決めるパラメータfbを設定する。
・ステップS63〜S72のループを実行した回数n2を0にする。
・ディジタル補正信号の極性反転フラグdinv(0又は1)を0に設定する。
・ディジタル補正処理の計算途中で使用する変数値Q1、Q2を初期化する。現在の変数値Q1は、例えば「dcoe×4」に設定される。
・変数値の増分又は減分を決める係数k(k=1又は−1)を1に設定する。
・ノイズ幅のフィードバック量を決めるパラメータfbを設定する。
・ステップS63〜S72のループを実行した回数n2を0にする。
ノイズ幅のフィードバック量を決めるパラメータfbは、予め決められたパラメータtrk(trk=0,1,2,3)を用いて、fb=(trk×4+1)÷32により得られる。パラメータtrkの値は、アナログ補正処理と同じ値を用いることができ、ユーザ入力に基づいて、外部制御回路6から内部制御回路20を介してアナログ補正回路23に送られる。
ステップS62において、ノイズ検出回路21によりスペクトラム拡散ノイズのノイズ幅を検出する。ここでのノイズ幅の検出は、ステップS13での検出と同様に行われる。ステップS63において、現在の変数値Q1から次の変数値Q2を次式により計算する。
[数6]
Q2=Q1−k×fb×(現在のノイズ幅)÷dgain
Q2=Q1−k×fb×(現在のノイズ幅)÷dgain
ここで、dgainは、前述のように、ディジタル増幅器17のゲインであり、(ディジタル増幅器17のゲインコード)÷4096で表される。P2>4095である場合は、P2=4095とし、P2<−4095である場合は、P2=−4095とする。
ステップS64において、変数値Q1及びQ2の極性は同じであるか否かを判断し、YESのときはそのままステップS66に進み、NOのときはステップS65においてディジタル補正信号の極性反転フラグを反転させてステップS66に進む。
ステップS66において、次の変数値Q2からディジタル補正係数を示すパラメータdcoeを計算する。次の変数値Q2が0又は正のときは、dcoe=Q2÷4とし、負のときは、dcoe=−Q2÷4とする。このとき、小数点以下は切り捨てる。ステップS67において、ステップS66で計算されたディジタル補正係数と、ディジタル補正信号の極性反転フラグdinvにより決まる正又は負の符号とを、三角波信号(ディジタルデータ)に乗算することにより、ディジタル補正信号を生成し(次式を参照)、生成されたディジタル補正信号を合成器16により元の画像信号(ディジタルデータ)に重畳する。
[数7]
ディジタル補正信号の極性反転フラグdinv=0であるとき:
(ディジタル補正係数)=(三角波信号)×dcoe÷255
[数8]
ディジタル補正信号の極性反転フラグdinv=1であるとき:
(ディジタル補正係数)=(−(三角波信号)−1)×dcoe÷255
ディジタル補正信号の極性反転フラグdinv=0であるとき:
(ディジタル補正係数)=(三角波信号)×dcoe÷255
[数8]
ディジタル補正信号の極性反転フラグdinv=1であるとき:
(ディジタル補正係数)=(−(三角波信号)−1)×dcoe÷255
数7又は数8で得られる結果は、2の補数として出力される。
ステップS68において、ノイズ検出回路21により、ディジタル補正信号を合成器16により元の画像信号に重畳した後のノイズ幅を検出する。ステップS66の計算で用いたノイズ幅は「前回のノイズ幅」とし、ステップS68で検出されたノイズ幅を新たに「現在のノイズ幅」とする。ステップS69において、ステップS68で検出された現在のノイズ幅が前回のノイズ幅よりも減少しているか否かを判断し、YESのときはそのままステップS71に進み、NOのときはステップS70において係数kを反転して(1から−1へ、又は−1から1へ変更して)ステップS71に進む。係数kを反転させることにより、数6において現在の変数値P1に対して次の変数値P2を変化させる方向が逆になる。ステップS71において、ステップS63〜S72のループを実行した回数n2が設定回数に達しているか否かを判断し、YESのときはステップS73に進み、NOのときはステップS45に進む。ステップS72において、ステップS63〜S72のループを実行した回数n2を1だけインクリメントし、次の変数値Q2を現在の変数値Q1とし、ステップS63に戻る。ステップS73において、最終的なディジタル補正係数及び現在のノイズ幅を、ディジタル補正回路22内のレジスタ(図示せず。)に格納し、図5のノイズ除去処理に戻る。
なお、図4において、ステップS5進んだとき、図6のステップS45で格納された以前のアナログ補正係数と、図8のステップS73で格納された以前のディジタル補正係数とを用いて、ノイズ除去を行う。ステップS5では、これら以前のアナログ補正係数及びディジタル補正係数を用いてノイズ除去を行うことに代えて、所定のデフォルト値のアナログ補正係数及びディジタル補正係数を用いてノイズ除去を行ってもよい。
元の画像信号と、アナログ補正信号及びディジタル補正信号とは、タイミング生成回路29の同期信号を用いて同期される。
図5〜図8の処理は、R、G、Bチャンネル毎に別個に実行可能である。
以上の説明では、スペクトラム拡散変調されたクロック回路を生成するために、三角波信号を用いたが、本実施形態はこれに限定されるものではなく、同様にスペクトラム拡散変調を行うことができるのであれば、他の信号波形を有する変調信号を用いてもよい。
アナログ補正回路23は、アナログ増幅器14及びAD変換器15の前段におけるアナログ回路部分においてノイズ除去を行う。一方、ディジタル補正回路22は、AD変換器15の後段におけるディジタル回路部分においてノイズ除去を行う。図5からわかるように、アナログ補正処理(すなわちアナログ補正係数の計算)と、ディジタル補正処理(すなわちディジタル補正係数の計算)とは、同時には実行されず、アナログ補正処理を行ってアナログ補正信号を元の画像信号(アナログデータ)に重畳してから、ディジタル補正処理を行うことが効果的である。アナログ補正処理では、アナログ増幅器14のゲインを変更しても、ノイズ除去の効果を維持することができる。アナログ増幅器14及びAD変換器15には、スペクトラム拡散ノイズが小さい状態で画像信号が入力される。一方、アナログ補正回路23における減衰率の設定は粗いのに対して、ディジタル補正回路22は高精度かつ安定にすることができる。信号処理回路4の動作では、ディジタル増幅器17が重要であるので、その前段でノイズを除去する必要がある。アナログ補正処理及びディジタル補正処理を行った後、図4のステップS6では、生成されたアナログ補正信号を元の画像信号(アナログデータ)に重畳すると同時に、生成されたディジタル補正信号を元の画像信号(ディジタルデータ)に重畳する。
従来技術の画像信号処理装置では、ノイズ除去のための補正信号を生成するためのループフィルタ信号は、信号処理回路104(IC)の外部からアナログデータとして供給されるので、外部ノイズに弱く、さらに、その位相を調整できないという問題点があった。それに対して、本発明の実施形態によれば、信号処理回路4はクロック回路24を含むICとして閉じていて、クロック信号等を外部信号として入力する必要がない。また、三角波信号は位相調整可能である。三角波信号生成回路36はロジック回路なのでノイズに強く、さらに、三角波信号は信号処理回路4(IC)内のクロック回路からディジタルデータとして供給されるので、従来よりも外部ノイズに強くなっている。さらに、ノイズ検出回路21からのノイズ幅信号は、ディジタルデータとしてアナログ補正回路23及びディジタル補正回路22に送られているので安定である。従って、本発明の実施形態によれば、正確なノイズ除去を実現することができる。
本発明の画像信号処理装置及び画像信号処理方法は、以上の構成を備えたことにより、従来技術のSSCGを備えた画像信号処理装置と同様に、特定の周波数にピークをもっていたEMIのエネルギーを分散させてピーク値を低減させることができるとともに、新たな効果として、スペクトラム拡散の変調波形と同じ周期を有し、同相あるいは逆相の三角波のノイズ(スペクトラム拡散ノイズ)を除去することができる。
1…CCD、
2…エミッタフォロア回路、
3…結合コンデンサ、
4…信号処理回路、
6…外部制御回路、
11…クランプ回路、
12…サンプルホールド回路、
13,16…合成器、
14…アナログ増幅器、
15…AD変換器、
17…ディジタル増幅器、
20…内部制御回路、
21…ノイズ検出回路、
22…ディジタル補正回路、
23…アナログ補正回路、
24…クロック回路24、
25,27…遅延器、
26…DA変換器、
28…DLL回路、
29…タイミング生成回路、
31…基準クロック発生器、
32…位相比較器、
33…合成器、
34…電圧制御発振器、
35…分周器、
36…三角波信号生成回路、
37…DA変換器、
41…原稿カバー、
42…本体筐体、
43…コンタクトガラス、
44,47…キャリッジ、
45…ハロゲンランプ、
46,48,49…ミラー、
50…結像レンズ。
2…エミッタフォロア回路、
3…結合コンデンサ、
4…信号処理回路、
6…外部制御回路、
11…クランプ回路、
12…サンプルホールド回路、
13,16…合成器、
14…アナログ増幅器、
15…AD変換器、
17…ディジタル増幅器、
20…内部制御回路、
21…ノイズ検出回路、
22…ディジタル補正回路、
23…アナログ補正回路、
24…クロック回路24、
25,27…遅延器、
26…DA変換器、
28…DLL回路、
29…タイミング生成回路、
31…基準クロック発生器、
32…位相比較器、
33…合成器、
34…電圧制御発振器、
35…分周器、
36…三角波信号生成回路、
37…DA変換器、
41…原稿カバー、
42…本体筐体、
43…コンタクトガラス、
44,47…キャリッジ、
45…ハロゲンランプ、
46,48,49…ミラー、
50…結像レンズ。
Claims (18)
- 光電変換素子によって取得されたアナログの画像信号を処理する画像信号処理装置において、
ディジタルの変調信号を用いてスペクトラム拡散変調されたクロック信号を生成し、上記生成されたクロック信号を上記光電変換素子に供給するクロック手段と、
上記画像信号をAD変換するAD変換器と、
上記AD変換された画像信号におけるノイズであって、上記クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するノイズ検出手段と、
上記ノイズ幅に基づいて補正係数を計算し、上記計算された補正係数を上記変調信号に乗算して補正信号を生成し、上記生成された補正信号を、上記AD変換器の前段又は後段において上記画像信号に重畳する補正手段とを備えたことを特徴とする画像信号処理装置。 - 上記補正係数は、アナログの第1の補正係数を含み、
上記補正手段は、
上記変調信号をDA変換するDA変換器と、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正手段とを備え、
上記第1の補正手段は、上記第1の補正係数を計算するための第1の変数値を使用し、現在の第1の変数値及び現在のノイズ幅に基づいて次の第1の変数値を更新しながら計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算することを特徴とする請求項1記載の画像信号処理装置。 - 上記補正係数は、アナログの第1の補正係数を含み、
上記補正手段は、
上記変調信号をDA変換するDA変換器と、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正手段とを備え、
上記第1の補正手段は、上記第1の補正係数を計算するための第1の変数値を使用し、前回の第1の変数値及び現在の第1の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の第1の変数値を計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算することを特徴とする請求項1記載の画像信号処理装置。 - 上記クロック手段と上記DA変換器との間に、上記光電変換素子において生じる遅延時間を補償するための第1の遅延器をさらに備えたことを特徴とする請求項2又は3記載の画像信号処理装置。
- 上記補正係数は、ディジタルの第2の補正係数を含み、
上記補正手段は、上記ノイズ幅に基づいて第2の補正係数を計算し、上記計算された第2の補正係数を上記変調信号に乗算して第2の補正信号を生成し、上記生成された第2の補正信号を上記AD変換器の後段において上記画像信号に重畳する第2の補正手段を備え、
上記第2の補正手段は、上記第2の補正係数を計算するための第2の変数値を使用し、現在の第2の変数値及び現在のノイズ幅に基づいて次の第2の変数値を更新しながら計算し、上記計算された次の第2の変数値に基づいて上記第2の補正係数を計算することを特徴とする請求項1〜4のうちのいずれか1つに記載の画像信号処理装置。 - 上記クロック手段と上記第2の補正手段との間に、上記光電変換素子から上記AD変換器までの遅延時間を補償するための第2の遅延器をさらに備えたことを特徴とする請求項5記載の画像信号処理装置。
- 上記変調信号は三角波信号であることを特徴とする請求項1〜6のうちのいずれか1つに記載の画像信号処理装置。
- 上記ノイズ検出手段は、上記画像信号のピーク前後の所定時間区間にわたる平均を示すピーク電圧と、上記画像信号のボトム前後の所定時間区間にわたる平均を示すボトム電圧との差を検出することにより、上記ノイズ幅を検出することを特徴とする請求項1〜7のうちのいずれか1つに記載の画像信号処理装置。
- 上記画像信号処理装置は集積回路として構成されたことを特徴とする請求項1〜8のうちのいずれか1つに記載の画像信号処理装置。
- 請求項1〜9のうちのいずれか1つに記載の画像信号処理装置を備えたことを特徴とする画像読み取り装置。
- 光電変換素子によって取得されたアナログの画像信号を処理する画像信号処理方法において、
ディジタルの変調信号を用いてスペクトラム拡散変調されたクロック信号を生成し、上記生成されたクロック信号を上記光電変換素子に供給するステップと、
上記画像信号をAD変換器によりAD変換するステップと、
上記AD変換された画像信号におけるノイズであって、上記クロック信号がスペクトラム拡散変調されていることに起因するノイズのノイズ幅を検出するステップと、
上記ノイズ幅に基づいて補正係数を計算し、上記計算された補正係数を上記変調信号に乗算して補正信号を生成し、上記生成された補正信号を、上記AD変換器の前段又は後段において上記画像信号に重畳する補正ステップとを含むことを特徴とする画像信号処理方法。 - 上記補正係数は、アナログの第1の補正係数を含み、
上記補正ステップは、
上記変調信号をDA変換器によりDA変換するステップと、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正ステップとを含み、
上記第1の補正ステップは、上記第1の補正係数を計算するための第1の変数値を使用し、現在の第1の変数値及び現在のノイズ幅に基づいて次の第1の変数値を更新しながら計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算するステップを含むことを特徴とする請求項11記載の画像信号処理方法。 - 上記補正係数は、アナログの第1の補正係数を含み、
上記補正ステップは、
上記変調信号をDA変換器によりDA変換するステップと、
上記ノイズ幅に基づいて第1の補正係数を計算し、上記計算された第1の補正係数を上記DA変換後の変調信号に乗算して第1の補正信号を生成し、上記生成された第1の補正信号を上記AD変換器の前段において上記画像信号に重畳する第1の補正ステップとを含み、
上記第1の補正ステップは、上記第1の補正係数を計算するための第1の変数値を使用し、前回の第1の変数値及び現在の第1の変数値と、前回のノイズ幅及び現在のノイズ幅とに基づいて、次の第1の変数値を計算し、上記計算された次の第1の変数値に基づいて上記第1の補正係数を計算するステップを含むことを特徴とする請求項11記載の画像信号処理方法。 - 上記変調信号をDA変換するステップの前に、上記光電変換素子において生じる遅延時間を補償するために上記変調信号を遅延させるステップをさらに含むことを特徴とする請求項12又は13記載の画像信号処理方法。
- 上記補正係数は、ディジタルの第2の補正係数を含み、
上記補正ステップは、上記ノイズ幅に基づいて第2の補正係数を計算し、上記計算された第2の補正係数を上記変調信号に乗算して第2の補正信号を生成し、上記生成された第2の補正信号を上記AD変換器の後段において上記画像信号に重畳する第2の補正ステップを含み、
上記第2の補正ステップは、上記第2の補正係数を計算するための第2の変数値を使用し、現在の第2の変数値及び現在のノイズ幅に基づいて次の第2の変数値を更新しながら計算し、上記計算された次の第2の変数値に基づいて上記第2の補正係数を計算するステップを含むことを特徴とする請求項11〜14のうちのいずれか1つに記載の画像信号処理方法。 - 上記第2の補正ステップの前に、上記光電変換素子から上記AD変換器までの遅延時間を補償するために上記変調信号を遅延させるステップをさらに含むことを特徴とする請求項15記載の画像信号処理方法。
- 上記変調信号は三角波信号であることを特徴とする請求項11〜16のうちのいずれか1つに記載の画像信号処理方法。
- 上記ノイズを検出するステップは、上記画像信号のピーク前後の所定時間区間にわたる平均を示すピーク電圧と、上記画像信号のボトム前後の所定時間区間にわたる平均を示すボトム電圧との差を検出することにより、上記ノイズ幅を検出するステップを含むことを特徴とする請求項11〜17のうちのいずれか1つに記載の画像信号処理方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206946A JP2012065106A (ja) | 2010-09-15 | 2010-09-15 | 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 |
PCT/JP2011/071062 WO2012036227A1 (en) | 2010-09-15 | 2011-09-08 | Image signal processing apparatus, image scannig apparatus and method for processing image signal |
EP11825227.9A EP2617183A4 (en) | 2010-09-15 | 2011-09-08 | PICTURE SIGNAL PROCESSING DEVICE, PICTURE CHANNELING DEVICE AND METHOD FOR PROCESSING PICTURE SIGNALS |
US13/822,081 US9131183B2 (en) | 2010-09-15 | 2011-09-08 | Image signal processing apparatus, image scanning apparatus and method for processing image signal, employing spread spectrum modulated clock signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010206946A JP2012065106A (ja) | 2010-09-15 | 2010-09-15 | 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012065106A true JP2012065106A (ja) | 2012-03-29 |
Family
ID=45831683
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010206946A Pending JP2012065106A (ja) | 2010-09-15 | 2010-09-15 | 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9131183B2 (ja) |
EP (1) | EP2617183A4 (ja) |
JP (1) | JP2012065106A (ja) |
WO (1) | WO2012036227A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100231979A1 (en) * | 2009-03-10 | 2010-09-16 | Nagase Masaki | Image reading device, image reading method, and image forming apparatus |
US9781278B2 (en) | 2016-02-18 | 2017-10-03 | Ricoh Company, Ltd. | Solid-state image sensor and image reading apparatus |
JP2019153909A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社リコー | 半導体集積回路およびクロック供給方法 |
US10446595B2 (en) | 2015-06-08 | 2019-10-15 | Ricoh Company, Ltd. | Solid-state imaging device |
US10582142B2 (en) | 2016-03-10 | 2020-03-03 | Ricoh Company, Ltd. | Photoelectric conversion device |
US10652498B2 (en) | 2017-07-18 | 2020-05-12 | Ricoh Company, Ltd. | Photoelectric conversion device, image capturing device, and photoelectric conversion method |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103886552B (zh) * | 2014-02-24 | 2017-01-11 | 深圳市安健科技股份有限公司 | 一种去除x射线影像滤线栅条纹的方法及系统 |
JP6549366B2 (ja) | 2014-09-19 | 2019-07-24 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
JP6612492B2 (ja) | 2014-10-16 | 2019-11-27 | 株式会社リコー | 光電変換素子、画像読取装置及び画像形成装置 |
JP7159568B2 (ja) | 2018-02-23 | 2022-10-25 | 株式会社リコー | 光電変換素子、画像読取装置、および画像形成装置 |
JP7322552B2 (ja) | 2019-07-01 | 2023-08-08 | 株式会社リコー | 光電変換装置、ラインセンサ、画像読取装置、及び画像形成装置 |
JP7298373B2 (ja) | 2019-07-31 | 2023-06-27 | 株式会社リコー | 光電変換装置、画像読取装置、及び画像形成装置 |
JP7287227B2 (ja) * | 2019-09-30 | 2023-06-06 | 株式会社リコー | 信号補正装置、画像読取装置、画像処理装置、信号補正方法およびプログラム |
JP7447591B2 (ja) | 2020-03-18 | 2024-03-12 | 株式会社リコー | 光電変換装置、画像読取装置、画像形成装置、及び撮像システム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4437620B2 (ja) * | 2001-03-16 | 2010-03-24 | 株式会社リコー | 画像処理装置及び画像形成装置 |
DE60307974T2 (de) * | 2002-12-24 | 2007-02-15 | Fujitsu Ltd., Kawasaki | Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung |
JP4019286B2 (ja) * | 2005-02-10 | 2007-12-12 | セイコーエプソン株式会社 | アナログフロントエンド回路及び電子機器 |
JP2008118366A (ja) | 2006-11-02 | 2008-05-22 | Ricoh Co Ltd | 画像読み取り装置及び画像形成装置 |
US8305663B2 (en) * | 2007-09-05 | 2012-11-06 | Ricoh Company, Limited | Signal generator, image reading device, and image forming apparatus |
US8160117B1 (en) * | 2008-04-08 | 2012-04-17 | Texas Instruments Incorporated | Line rate spread spectrum clock generator for use in line imaging systems |
JP5444795B2 (ja) * | 2008-07-29 | 2014-03-19 | 株式会社リコー | 画像読み取り装置、画像形成装置、振幅調整方法、及びコンピュータプログラム |
JP5257089B2 (ja) * | 2009-01-15 | 2013-08-07 | 株式会社リコー | 画像読取装置および画像形成装置 |
JP5361452B2 (ja) | 2009-03-03 | 2013-12-04 | 三菱電機株式会社 | 同期電動機のセンサレス制御装置 |
JP5493397B2 (ja) * | 2009-03-10 | 2014-05-14 | 株式会社リコー | 画像読み取り装置、画像読み取り方法、および、画像形成装置 |
TW201104382A (en) * | 2009-07-27 | 2011-02-01 | Univ Nat Taiwan | Spread spectrum clock generator with programmable spread spectrum |
-
2010
- 2010-09-15 JP JP2010206946A patent/JP2012065106A/ja active Pending
-
2011
- 2011-09-08 EP EP11825227.9A patent/EP2617183A4/en not_active Withdrawn
- 2011-09-08 US US13/822,081 patent/US9131183B2/en not_active Expired - Fee Related
- 2011-09-08 WO PCT/JP2011/071062 patent/WO2012036227A1/en active Application Filing
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100231979A1 (en) * | 2009-03-10 | 2010-09-16 | Nagase Masaki | Image reading device, image reading method, and image forming apparatus |
US8451505B2 (en) * | 2009-03-10 | 2013-05-28 | Ricoh Company, Limited | Image reading device, image reading method, and image forming apparatus for correcting digital image signal using modulated reference signal |
US10446595B2 (en) | 2015-06-08 | 2019-10-15 | Ricoh Company, Ltd. | Solid-state imaging device |
US10868057B2 (en) | 2015-06-08 | 2020-12-15 | Ricoh Company, Ltd. | Solid-state imaging device |
US9781278B2 (en) | 2016-02-18 | 2017-10-03 | Ricoh Company, Ltd. | Solid-state image sensor and image reading apparatus |
US10582142B2 (en) | 2016-03-10 | 2020-03-03 | Ricoh Company, Ltd. | Photoelectric conversion device |
US10652498B2 (en) | 2017-07-18 | 2020-05-12 | Ricoh Company, Ltd. | Photoelectric conversion device, image capturing device, and photoelectric conversion method |
JP2019153909A (ja) * | 2018-03-02 | 2019-09-12 | 株式会社リコー | 半導体集積回路およびクロック供給方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2012036227A1 (en) | 2012-03-22 |
EP2617183A4 (en) | 2013-11-06 |
US9131183B2 (en) | 2015-09-08 |
EP2617183A1 (en) | 2013-07-24 |
US20130162870A1 (en) | 2013-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012065106A (ja) | 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 | |
JP5444795B2 (ja) | 画像読み取り装置、画像形成装置、振幅調整方法、及びコンピュータプログラム | |
JP5493397B2 (ja) | 画像読み取り装置、画像読み取り方法、および、画像形成装置 | |
JP2011035558A (ja) | スペクトラム拡散クロックジェネレータ、回路装置、画像読取装置、画像形成装置、及びスペクトラム拡散クロック生成方法 | |
US8861041B2 (en) | Image reading device provided with a spread spectrum clock generator and correction waveform data and an image forming apparatus comprising the image reading device | |
US8630027B2 (en) | Image reading apparatus and image forming apparatus | |
US9813068B2 (en) | Spread spectrum clock generator, electronic apparatus, and spread spectrum clock generation method | |
JP5365437B2 (ja) | 画像読取装置および画像形成装置 | |
JP2011147169A (ja) | Fm変調器 | |
JP5428683B2 (ja) | 画像読取装置および画像形成装置 | |
JP2005287022A (ja) | 位相同期ループ、および、周波数制御可能な発振器の位相補正方法 | |
JPH06217236A (ja) | 表示装置 | |
WO2019193670A1 (ja) | 撮像システムおよび内視鏡システム | |
JP5695508B2 (ja) | サンプリングクロック発生装置およびサンプリングクロック発生システム | |
JPH089419A (ja) | ディジタル周波数自動調節回路 | |
US8941627B2 (en) | Driving a light scanner | |
KR100949971B1 (ko) | 광 스캐너 구동장치 및 방법 | |
JP4666393B2 (ja) | タイミングクロック生成装置、データ処理装置及びタイミングクロック生成方法 | |
JP2003209768A (ja) | 映像信号処理装置及び方法 | |
JP2000047644A (ja) | 液晶表示装置 | |
KR100530366B1 (ko) | 위치데이터를 이용한 비디오 클럭 생성 장치 및 그 방법 | |
KR20090116592A (ko) | 광 스캐너 구동장치 및 방법 | |
JPH08304484A (ja) | 位相検出装置 | |
JP2017060041A (ja) | 信号変換装置及び発振装置 | |
JP2007336485A (ja) | 画像読み取り装置及び画像形成装置 |