JPH089419A - ディジタル周波数自動調節回路 - Google Patents

ディジタル周波数自動調節回路

Info

Publication number
JPH089419A
JPH089419A JP7050029A JP5002995A JPH089419A JP H089419 A JPH089419 A JP H089419A JP 7050029 A JP7050029 A JP 7050029A JP 5002995 A JP5002995 A JP 5002995A JP H089419 A JPH089419 A JP H089419A
Authority
JP
Japan
Prior art keywords
phase
value
phase difference
corrected
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7050029A
Other languages
English (en)
Other versions
JP2713555B2 (ja
Inventor
Ji-Ho Kim
志 鎬 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH089419A publication Critical patent/JPH089419A/ja
Application granted granted Critical
Publication of JP2713555B2 publication Critical patent/JP2713555B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronizing For Television (AREA)

Abstract

(57)【要約】 （修正有） 【目的】ディジタル映像信号の処理のために使われるデ
ィジタル周波数自動調節装置を提供する。 【構成】位相差演算部１００はアナログ水平同期信号を
サンプリングしてディジタル水平同期信号を得る時のエ
ラー値を補正した現在の走査線の補正された位相値と以
前走査線が補正された位相値の位相差値を発生し、位相
差累算部２００は位相差演算部１００からの位相差値を
以前走査線まで累算された位相差累算値に加えて出力
し、発振ステップ補正部３００は位相差累算部からの新
たな位相差累算値に対応する補正ステップデータを発生
して位相値の発生に使われる基準発振ステップデータに
加えて補正された発振ステップデータを発生し、位相値
発生部４００は貯蔵している位相値をシステムクロック
が印加される毎に補正された発振ステップデータ程増加
させ貯蔵及び出力し、搬送波発生部５００は位相値発生
部４００により発生された位相値に対応する周波数の搬
送波を発生する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はディジタル映像信号処理
装置に適用できる周波数自動調節回路に係り、特に位相
同期ループ回路を用いて別途の比較周波数を発振させな
くても水平同期信号に同期された周波数信号を発生させ
うるようにしたディジタル周波数自動調節回路に関す
る。
【０００２】
【従来の技術】一般に、ビデオテープレコーダは搬送色
信号を低域周波数に変換してテープに記録する。搬送色
信号を低域周波数に変換するためには水平同期信号と位
相が同期された低域搬送周波数を要することになる。大
体、低域搬送周波数は水平同期信号の周波数ｆH に対し
てＶＨＳ方式の場合は４０ｆH （＝６２９ＫＨｚ）、８
ｍｍ方式の場合は４７．２５ｆH （＝７４３ＫＨｚ）で
ある。したがって、周波数自動調節回路は各ライン（走
査線）毎に的確に４７．２５サイクル（８ｍｍ方式）ま
たは４０サイクル（ＶＨＳ方式）を有する低域搬送周波
数を発生させるべきである。
【０００３】アナログ映像信号処理装置において水平同
期信号に同期された低域搬送周波数を発生させるための
回路は、図１に示した通り、位相同期ループ回路を用い
て構成した。図１において、水平同期分離部１０は入力
される輝度信号から水平同期信号ＨＤを分離して位相比
較器２０に出力する。位相比較器２０は制御直流電圧Ｄ
Ｃを発生して電圧制御発振器３０に出力する。
【０００４】電圧制御発振器３０は信号Ｆ1 を発生して
第１分周回路４０に出力する。第１分周回路４０は信号
Ｆ1 を１／４倍に分周して信号Ｆ2 と低域搬送波信号を
発生する。第２分周回路５０は信号Ｆ2 を印加され１／
４０倍に分周して信号Ｆ3 を発生する。位相比較器２０
は水平同期信号ＨＤと信号Ｆ3 の位相比較に基づき制御
直流電圧ＤＣを発生する。
【０００５】このように構成された図１の装置の動作を
ＶＨＳ回路を例として説明する。カラー映像信号の輝度
信号が水平同期分離部１０に入力されれば、水平同期分
離部１０は輝度信号から水平同期信号ＨＤを分離して位
相比較器２０に出力する。位相比較器２０は第２分周回
路５０から印加される信号Ｆ3 の位相と水平同期分離部
１０から印加される水平同期信号ＨＤの位相を比較し、
その位相差に当たる制御直流電圧ＤＣを発生する。制御
直流電圧ＤＣは電圧制御発振器３０に印加され発振周波
数の調節に使われる。
【０００６】初期動作の場合、電圧制御発振器３０は１
６０ｆH の周波数を有する信号Ｆ1を、第１分周回路４
０は４０ｆH の周波数を有する信号Ｆ2 を、そして第２
分周回路５０は周波数ｆH を有する信号Ｆ3 を発生す
る。しかし、信号Ｆ3 と水平同期信号ＨＤの位相差に応
ずる制御直流電圧ＤＣが発生すれば、電圧制御発振器３
０により発生される信号Ｆ1 の周波数が可変されるの
で、それに応じて信号Ｆ2，Ｆ3 のそれぞれの周波数も
やはり可変される。
【０００７】電圧制御発振器３０が制御直流電圧ＤＣの
大きさによりその周波数が可変された信号Ｆ1 を発生す
れば、第１分周回路４０は信号Ｆ1 を印加され水平同期
信号ＨＤに同期された信号Ｆ2 を発生する。そして、第
２分周回路５０は信号Ｆ2 を印加され水平同期信号ＨＤ
に位相同期された信号Ｆ3 を発生する。第１分周回路４
０の発生信号Ｆ2 は搬送波変換器（図示せず）に印加さ
れた水平同期信号ＨＤに位相同期された低域搬送波信号
として使われる。
【０００８】このようなアナログ回路の場合、電圧制御
発振器３０を用いて高い周波数の信号を発振させ、発振
信号を再び低い周波数の信号に変換して所望の周波数の
信号を得た。しかし、ディジタル回路では前述した方式
を適用しにくい問題があった。言い換えれば、電圧制御
発振器３０が使えなく、かつ高い周波数の信号を発生さ
せるにも困難であった。特に、近年ビデオテープレコー
ダの信号処理方式がアナログ方式からディジタル方式に
変化されている。そこで、色信号を記録するためのディ
ジタル回路に既存のアナログ方式で使っていた低域搬送
周波数発生アルゴリズムをそのまま使えば回路の規模が
大き過ぎる問題も生ずる。
【０００９】
【発明が解決しようとする課題】従って、本発明の目的
は前述した従来の問題点を解決するためのもので、周波
数自動調節のための信号処理をディジタル的に行える周
波数自動調節回路を提供することである。
【００１０】
【課題を解決するための手段】前述した目的を達成する
ためのディジタル周波数自動調節回路は、ディジタル水
平同期信号に同期された搬送波を発生するために、現在
走査線に対するディジタル水平同期信号エラー値と以前
走査線の位相値に応じて隣接する二本の走査線間の位相
差値を計算して出力する位相差演算部と、位相差演算部
から位相差値を印加され、既に貯蔵していた位相差累算
値に累算し、累算により新たに得られた位相差累算値を
出力する位相差累算部と、基本発振ステップデータを発
生し、前記基本発振ステップデータを位相差累算部から
の位相差累算値により発生する補正ステップデータに補
正して補正された発振ステップデータを発生する発振ス
テップ補正部と、補正された発振ステップデータを印加
され、既に貯蔵していた位相値を前記補正された発振ス
テップデータ単位に増加させ現在走査線に対する搬送波
発生のための位相値を発生して前記位相差演算部に供給
する位相値発生部と、位相値発生部により発生される各
位相値に対応する周波数を有する搬送波を発生する搬送
波発生部を含む。
【００１１】
【実施例】以下、添付した図２及び図３（Ａ）〜（Ｅ）
に基づき本発明の実施例を詳細に説明する。搬送色信号
を低域に変換するために必要な低域搬送周波数は水平同
期信号と位相同期を合わせるべきである。すなわち、４
７．２５ｆH の低域搬送周波数を使う８ｍｍ方式の場
合、低域搬送周波数の信号は各ライン（周波数）に対し
て的確に４７．２５個が発生すべき、４０ｆH の低域搬
送周波数を使うＶＨＳ方式の場合、低域搬送周波数の信
号は各ラインに対して的確に４０個が発生すべきであ
る。従って、いずれか１ラインとその次のラインの同一
位置で検出された低域搬送信号の位相値の差を求めると
位相エラー値の検出が可能であり、検出された位相エラ
ー値を使って低域搬送信号の発振を調節すれば、理想的
な値に近い周波数を有する低域搬送信号を発生させ得る
ようになる。
【００１２】一方、アナログ信号をディジタル信号（離
散信号）に変換するにおいてサンプリングは必然的であ
り、所定周波数のサンプリングクロックによりサンプリ
ングがなされる過程でサンプルとサンプル間の値は無視
される。これは一般の映像データ上では問題とならない
が、映像データの処理基準信号となる同期信号のサンプ
リングにおいては極めて大事な問題となる。特に、搬送
波を発生する周波数自動調節回路は水平同期信号の１ク
ロック誤差についてもとても敏感に動作するので、実際
のアナログ水平同期信号の発生時点とアナログ水平同期
信号をサンプリングしてディジタル水平同期信号を得る
時点間の誤差値は大事な情報となる。
【００１３】従って、周波数自動調節回路がかかる誤差
値を無視しディジタル水平同期信号のみをデータ処理時
の基準信号とすれば、それにより発生される誤差はやむ
を得ないので回路の動作が正確に行われなく、性能に相
当の悪影響を及ぼすことになる。このようなディジタル
水平同期信号の誤差値に鑑みた装置が図２に示されてい
る。
【００１４】図２は本発明の望ましい一実施例によるデ
ィジタル周波数自動調節回路の構成を示したブロック図
である。図２において、位相差演算部１００はディジタ
ル水平同期信号エラー値Ｈｅｒｒと位相値発生部４００
からの位相値を印加されスライ間の位相差値を発生す
る。位相差累算部２００は現在の位相差値に１ライン前
までの位相差累算値を加えて新たな位相差累算値を発生
する。発振ステップ補正部３００は新たな位相差累算値
に当たる補正ステップデータを発生して、基本発振ステ
ップデータに加えることにより補正された発振ステップ
データを発生する。位相値発生部４００は補正された発
振ステップデータを印加され、システムクロックが発生
される毎に貯蔵していた位相値から新たな位相値を発生
する。搬送波発生部５００はルックアップテーブルを備
えて、位相値発生部４００から印加される位相値により
サイン（またはコサイン）波形の関数値を出力して多様
な周波数の搬送波を発生する。
【００１５】図２の装置の動作の説明の前に、位相差演
算部１００に印加されるディジタル水平同期信号エラー
値Ｈｅｒｒを図３（Ａ）ないし図３（Ｅ）に基づき説明
する。図３（Ａ）は輝度信号Ｙを示し、図３（Ｂ）は輝
度信号Ｙのうち水平同期信号Ｈ−ＳＹＮＣを拡大して示
す。
【００１６】図３（Ｃ）に示したサンプリングクロック
が水平同期信号の分離基準値ＳＬと正確に一致すれば、
図３（Ｅ）に示した通り、理想的なアナログ水平同期信
号Ｈｓｙｎｃ1 が得られるが、サンプリングクロックを
分離基準値ＳＬに正確に合わせにくいので、サンプリン
グにより実際に得られる図３（Ｄ）のディジタル水平同
期信号Ｈｓｙｎｃ2 は図３（Ｂ）に示した通り、アナロ
グ水平同期信号に対しておよそ±０．５クロック程のエ
ラー値Ｈｅｒｒを有する。かかるディジタル水平同期信
号エラー値Ｈｅｒｒは水平同期信号Ｈ−ＳＹＮＣの傾斜
部分が線形的と仮定すれば、水平同期信号分離基準値Ｓ
Ｌとその前後の二つのサンプルデータＳ１，Ｓ２を用い
て求められる。サンプル間の差値Ｓ１〜Ｓ２が１周期Ｔ
に当たるので、水平同期信号分離基準値ＳＬとサンプル
データＳ２との差ＳＬ−Ｓ２はディジタル水平同期信号
差値Ｈｅｒｒに比例する。従って、Ｔ：Ｓ１−Ｓ２＝Ｈ
ｅｒｒ：ＳＬ−Ｓ２からＨｅｒｒ＝［（ＳＬ−Ｓ２）／
（Ｓ１−Ｓ２）］×Ｔとなる。
【００１７】図２の説明に戻って、現在走査線のディジ
タル水平同期信号エラー値Ｈｅｒｒと位相値発生部４０
０からの位相値が位相差演算部１００に印加されれば、
第１位相補正器１０１は２入力データを加算して、アナ
ログ水平同期信号をサンプリングしてディジタル水平同
期信号を得る時発生される位相エラーが補正された位相
値を発生して出力する。
【００１８】第１位相補正器１０１の出力は第１位相貯
蔵器１０２に供給される。第１位相貯蔵器１０１及び第
２位相貯蔵器１０３は入力データをラッチングするもの
で、図３（Ｄ）に関連して説明されたディジタル水平同
期信号Ｈｓｙｎｃ2 に応じて入力されるデータをラッチ
ングする。従って、第１位相貯蔵器１０２は現在印加さ
れるディジタル水平同期信号Ｈｓｙｎｃ2 に対応する補
償された位相値を貯蔵し、第２位相貯蔵器１０３は第１
位相貯蔵器１０２から印加される１ライン以前のディジ
タル水平同期信号に応ずる補償された位相値を貯蔵す
る。かかる位相貯蔵器１０２，１０３はラッチを用いて
簡単に設計できる。
【００１９】第２位相貯蔵器１０３から出力される１ラ
イン以前の補正された位相値は第２位相補正器１０４に
入力される。第２位相補正器１００４はライン間の位相
遅延を取り除くために以前ラインの補正された位相値に
遅延された位相値Ｋを加えて出力する。８ｍｍの方式の
場合、理想的な低域搬送波はライン（１Ｈ）毎に１／４
周期（＝９０°）ずつの位相差を有する。従って、４ラ
イン毎に同位相となる。ＶＨＳ方式の場合、低域搬送信
号はライン間の位相差が０である。８ｍｍ方式の場合、
第２位相補正器１０４はライン間の位相遅延（９０°）
を取り除くため、入力された１ライン以前の補正された
位相値に遅延された位相値Ｋ、すなわち２n ／４を加え
てライン間の位相遅延が補正された１ライン前の位相値
を位相移動器１０５に出力する。ここで、ｎは後述され
るルックアップテーブルのアドレスビット数である。
【００２０】移相器１０５は第１位相貯蔵器１０２から
印加される位相値と第２位相補正器１０４から出力され
た位相値の差を計算しすくシフトさせる。例えば、移相
器１０５は二つの位相値がアドレスの両端に掛かる場
合、二つの位相値を比較が容易な中央部分にシフトさせ
る。第１演算器１０６はこのように処理された２ライン
の位相値を印加され減算して二つの位相値の差値である
位相差値を発生する。位相差値は第３位相貯蔵器１０７
に貯蔵及び出力される。
【００２１】位相差累算部２００は第３位相貯蔵器１０
７の出力端に連結された第２演算器２０１と、第２演算
器２０１の出力を貯蔵し、貯蔵していたデータを第２演
算器２０１に供給する第４位相貯蔵器２０２を備える。
第２演算器２０１は第４位相貯蔵器２０２から出力され
１ライン以前までの位相差累算値に第３位相貯蔵器１０
７から印加される位相差値を加算して新たな位相差累算
値を計算する。計算により新たに得られた位相差累算値
は第４位相貯蔵器２０２に貯蔵される。即ち、第４位相
貯蔵器２０２は、次の走査線の新たな位相差累算値が印
加される際まで入力される位相差累算値を貯蔵する。
【００２２】発振ステップ補正部３００は第４位相貯蔵
器２０２から位相差累算値を印加され補正ステップデー
タを発生する補正ステップ発生器３０１、基本発振ステ
ップデータを発生する基本ステップ発生器３０２及び二
つのステップ発生器３０１，３０２の出力を加算する第
３演算器３０３を備える。第４位相貯蔵器２０２から出
力された位相差累算値が補正ステップ発生器３０１に印
加されれば、補正ステップ発生器３０１は次の式を用い
て入力された位相差累算値に当たる補正ステップデータ
を発生する。
【００２３】補正ステップデータ＝［２n ／（ｆS ／ｆ
H ）］×位相エラー値×追跡速度 ここで、ｎはルックアップテーブルのアドレスビット
数、ｆS はサンプリング周波数、ｆH は水平同期信号の
周波数、そして追跡速度は水平同期信号に搬送波の位相
を一致させる程度をそれぞれ示す。追跡速度は０から１
との間の値を有し、０なら周波数自動調節回路がオフさ
れた状態であり、１なら周波数自動調節回路の追跡速度
が最大であることを示す。補正ステップ発生器３０１か
ら出力された補正ステップデータは第３演算器３０３に
印加され、この際基本ステップ発生器３０２から発生さ
れた基本発振ステップデータもやはり第３演算器３０３
に入力される。基本ステップ発生器３０２は次の式を用
いて基本発振ステップを発生する。
【００２４】 基本発振ステップ＝（２n ×ｆcar ／ｆS ） ここで、ｆcar は低域搬送周波数であって、８ｍｍ方式
の場合は７４３ＫＨｚであり、ＶＨＳ方式の場合は６２
９ＭＨｚである。第３演算器３０３は基本発振ステップ
データに補正ステップデータを加えて補正された発振ス
テップデータを生成して位相値発生部４００に出力す
る。
【００２５】位相値発生部４００は補正された発振ステ
ップデータに根拠して印加された位相値を累算するため
の第４演算器４０１及び第４演算器４０１の出力位相値
を貯蔵し、貯蔵していた位相値を第４演算器４０１に出
力する第５位相貯蔵器４０２を備える。システムクロッ
ク（図示せず）が印加されれば、第４演算器４０１は第
５位相貯蔵器４０２から印加される位相値を補正された
発振ステップデータ程増加させ第５位相貯蔵器に出力
し、第５位相貯蔵器４０２は第４演算器４０１から印加
される位相値をラッチングする。
【００２６】かかる動作はシステムクロックが印加され
る毎になされ続ける。第５位相貯蔵器４０２からラッチ
ングされた位相値は位相差演算部１００の第１位相補正
器１０１に供給される。位相値発生部４００はシステム
クロックが印加される毎に新たな位相値を発生するが、
第１位相貯蔵器１０２は水平同期信号Ｈｓｙｎｃ2 が印
加される時のみ位相値発生部４００から印加されるデー
タを貯蔵する。従って、各位相貯蔵器１０２，１０３は
各走査線（ライン）に対して一つの位相値のみを貯蔵す
ることになる。
【００２７】一方、搬送波発生部５００は第５位相貯蔵
器４０２から出力された位相値を内部のルックアップテ
ーブルのアドレスデータに印加され、入力される位相値
に対応する周波数を有する搬送波を発生する。ルックア
ップテーブルは０から２n までのアドレスを有し、かか
るアドレスはサイン（コサイン）波形の１周期の位相値
（０から３６０°）となる。
【００２８】
【発明の効果】以上述べたように、本発明によるディジ
タル周波数自動調節回路はシステムのディジタル化に制
約要素になる電圧制御発振器を使わなくても水平同期信
号に同期された搬送波を発生させうるので、ディジタル
映像信号処理装置に適宜に規模が小さく簡単ながらも優
れた性能が提供される。
【図面の簡単な説明】
【図１】従来の位相同期ループ回路を用いた周波数自動
調節回路のブロック構成図である。
【図２】本発明のディジタル周波数自動調節回路のブロ
ック構成図である。
【図３】（Ａ）〜（Ｅ）はディジタル水平同期信号の検
出とエラーの発生を説明するための信号波形図である。
【符号の説明】
１００ 位相差演算部 １０１，１０４ 位相補正器 ２００ 位相差累算部 １０２，１０３，１０７，４０２ 位相貯蔵器 １０５ 移相器 １０６，２０１，３０３，４０１ 演算器 ３００ 発振ステップ補正部 ３０１ 補正ステップ発生器 ３０２ 基本ステップ発生器 ４００ 位相値発生部 ５００ 搬送波発生部

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル水平同期信号に同期された搬
    送波を発生するためのディジタル周波数自動調節回路に
    おいて、 現在走査線に対するディジタル水平同期信号エラー値と
    以前走査線の位相値に応じて隣接する二本の走査線間の
    位相差値を計算して出力する位相差演算部と、 前記位相差演算部から位相差値を印加され、既に貯蔵し
    ていた位相差累算値に累算し、累算により新たに得られ
    た位相差累算値を出力する位相差累算部と、 基本発振ステップデータを発生し、前記基本発振ステッ
    プデータを前記位相差累算部からの位相差累算値により
    発生する補正ステップデータに補正して補正された発振
    ステップデータを発生する発振ステップ補正部と、 前記補正された発振ステップデータを印加され、既に貯
    蔵していた位相値を前記補正された発振ステップデータ
    単位に増加させ現在走査線に対する搬送波発生のための
    複数個の位相値を発生して前記位相差演算部に供給する
    位相値発生部と、 前記位相値発生部により発生される各位相値に対応する
    周波数を有する搬送波を発生する搬送波発生部を含むこ
    とを特徴とするディジタル周波数自動調節回路。
  2. 【請求項２】 前記位相差演算部は、 前記位相値発生部から供給される位相値とディジタル水
    平同期信号エラー値を加算してアナログ水平同期信号の
    サンプリングをしてディジタル水平同期信号を得る時の
    発生される位相エラーが補正された位相値を発生して出
    力する第１位相補正器と、 第１位相補正器から出力される補正された位相値をディ
    ジタル水平同期信号に応じてラッチングする第１位相貯
    蔵器と、 第１位相貯蔵器から出力される補正された位相値を供給
    され、ディジタル水平同期信号に応じて一つの走査線以
    前の補正された位相値をラッチングする第２位相貯蔵器
    と、 前記第１位相貯蔵器から印加される補正された位相値と
    前記第２位相貯蔵器から印加される補正された位相値を
    印加され前記位相差値を発生する第１演算器を含む請求
    項１に記載のディジタル周波数自動調節回路。
  3. 【請求項３】 前記位相差演算部は第２位相貯蔵器から
    印加される一つの走査線以前の位相値に走査線間の位相
    遅延値を加えて走査線間の位相差が補正された位相値を
    発生して前記第１演算器に出力する第２位相補正器をさ
    らに含むことを特徴とする請求項２に記載のディジタル
    周波数自動調節回路。
  4. 【請求項４】 前記第２位相補正器は、８ｍｍ方式の場
    合、以前走査線の位相値に９０°の位相遅延値を加えて
    補正された位相値を発生することを特徴とする請求項３
    に記載のディジタル周波数自動調節回路。
  5. 【請求項５】 前記第２位相補正器は、ＶＨＳ方式の場
    合、一つの走査線以前の位相値に０°の位相遅延値を加
    えて補正された位相値を発生することを特徴とする請求
    項３に記載のディジタル周波数自動調節回路。
  6. 【請求項６】 前記位相差累算部は位相差演算部から出
    力された位相差値を１ライン前までの位相差累算値に加
    えて新たな位相差累算値を発生する第２演算部と、 貯蔵していた１ライン前までの位相差累算値を前記第２
    演算器に供給するように連結され、前記第２演算器によ
    り発生された新たな位相差累算値を貯蔵及び出力する第
    ４位相貯蔵器を含むことを特徴とする請求項１に記載の
    ディジタル周波数自動調節回路。
  7. 【請求項７】 前記発振ステップ補正部は、前記位相差
    累算部から出力される位相差累算値に対応する補正ステ
    ップデータを発生する補正ステップ発生器と、 基本発振ステップデータを発生する基本ステップ発生器
    と、 前記基本ステップ発生器により発生された基本発振ステ
    ップデータに補正ステップ発生器により発生された補正
    ステップデータを加えて前記位相値発生部に印加される
    補正された発振ステップデータを発生する第３演算器を
    含む請求項１に記載のディジタル周波数自動調節回路。
  8. 【請求項８】 前記補正ステップデータは次の式により
    計算されることを特徴とする請求項７に記載のディジタ
    ル周波数自動調節回路。 補正ステップデータ＝［２n ／（ｆS ／ｆH ）］×位相
    エラー値×追跡速度 ここで、ｎは前記搬送波発生部により入力されるデータ
    のビット数、ｆS はサンプリング周波数、ｆH は水平同
    期信号の周波数、そして追跡速度は水平同期信号に搬送
    波の位相を一致させる程度をそれぞれ示し、追跡速度は
    ０と１との間の値を有する。
  9. 【請求項９】 前記基本発振ステップデータは次の式に
    より計算されることを特徴とする請求項７に記載のディ
    ジタル周波数自動調節回路。 基本発振ステップデータ＝（２n ×ｆcar ／ｆS ） ここで、ｎは前記搬送波発生部により入力されるデータ
    のビット数、ｆcar は低域搬送周波数、そしてｆS はサ
    ンプリング周波数である。
  10. 【請求項１０】 前記位相値発生部は、システムクロッ
    クが印加されるごとに帰還される位相値を前記発振ステ
    ップ補正部から印加される補正された発振ステップデー
    タほど増加させ出力する第４演算器と、 貯蔵している位相値を前記第４演算器に供給するように
    連結され、前記第４演算器から出力される位相値をシス
    テムクロックによりラッチングする第５位相貯蔵器を含
    む請求項１に記載のディジタル周波数自動調節回路。
  11. 【請求項１１】 前記搬送波発生部は前記位相値発生手
    段から印加される位相値をアドレスデータとしてそれに
    対応する周波数を有する搬送波を発生するルックアップ
    テーブルを備えることを特徴とする請求項１に記載のデ
    ィジタル周波数自動調節回路。
JP7050029A 1994-03-11 1995-03-09 ディジタル周波数自動調節回路 Expired - Fee Related JP2713555B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019940004803A KR0134309B1 (ko) 1994-03-11 1994-03-11 디지탈 주파수 자동조절회로
KR4803/1994 1994-03-11

Publications (2)

Publication Number Publication Date
JPH089419A true JPH089419A (ja) 1996-01-12
JP2713555B2 JP2713555B2 (ja) 1998-02-16

Family

ID=19378722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7050029A Expired - Fee Related JP2713555B2 (ja) 1994-03-11 1995-03-09 ディジタル周波数自動調節回路

Country Status (6)

Country Link
US (1) US5497202A (ja)
EP (1) EP0671848B1 (ja)
JP (1) JP2713555B2 (ja)
KR (1) KR0134309B1 (ja)
CN (1) CN1097963C (ja)
DE (1) DE69509160T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5796392A (en) 1997-02-24 1998-08-18 Paradise Electronics, Inc. Method and apparatus for clock recovery in a digital display unit
US6369918B1 (en) * 1999-02-08 2002-04-09 National Semiconductor Corporation Apparatus, method, and computer program to reduce distortion of scanner restarts
JP2002335421A (ja) 2001-05-10 2002-11-22 Mitsubishi Electric Corp 同期信号処理回路
EP1274229A1 (en) * 2001-07-06 2003-01-08 Thomson Licensing S.A. Method for obtaining line synchronization information items from a video signal, and apparatus for carrying out the method
US7876488B2 (en) * 2003-11-01 2011-01-25 Silicon Quest Kabushiki-Kaisha Mirror device having vertical hinge
CN1835389B (zh) * 2005-03-14 2010-07-14 华为技术有限公司 一种可以消除数控振荡器频率误差的方法及相位累加器
KR101675112B1 (ko) * 2010-01-21 2016-11-22 삼성전자주식회사 거리 정보 추출 방법 및 상기 방법을 채용한 광학 장치
CN103067645B (zh) * 2012-10-18 2016-05-18 广东威创视讯科技股份有限公司 行同步信号的稳定化处理方法和装置
GB2585328B (en) * 2018-12-14 2021-07-21 Darkvision Tech Inc Correcting for eccentricity of acoustic sensors in wells and pipes

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1599761A (en) * 1977-03-12 1981-10-07 Lucas Industries Ltd Turbo-supercharged compression ignition engine
FR2510329A1 (fr) * 1981-07-24 1983-01-28 Thomson Csf Procede et dispositif numerique de correction d'erreur de phase lors de l'echantillonnage d'un signal sinusoidal par un signal d'horloge ainsi que l'application a la correction de signaux de television
US4675724A (en) * 1985-09-27 1987-06-23 Ampex Corporation Video signal phase and frequency correction using a digital off-tape clock generator
US4694327A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry using a secondary digital phase locked loop
US4694326A (en) * 1986-03-28 1987-09-15 Rca Corporation Digital phase locked loop stabilization circuitry including a secondary digital phase locked loop which may be locked at an indeterminate frequency
US4989073A (en) * 1987-11-25 1991-01-29 Ampex Corporation System for compensating timing errors during sampling of signals
US5267040A (en) * 1991-03-28 1993-11-30 Gossett C Philip Structure and method for detecting phase errors in the horizontal synchronization pulses of television signals
JP2978621B2 (ja) * 1992-02-18 1999-11-15 日本電気アイシーマイコンシステム株式会社 ディジタルｐｌｌ回路
US5418573A (en) * 1993-07-22 1995-05-23 Philips Electronics North America Corporation Apparatus and method for producing periodic synchronization references forming a synchronization signal

Also Published As

Publication number Publication date
JP2713555B2 (ja) 1998-02-16
CN1117248A (zh) 1996-02-21
CN1097963C (zh) 2003-01-01
DE69509160T2 (de) 1999-10-14
DE69509160D1 (de) 1999-05-27
KR0134309B1 (ko) 1998-04-23
EP0671848A1 (en) 1995-09-13
US5497202A (en) 1996-03-05
EP0671848B1 (en) 1999-04-21

Similar Documents

Publication Publication Date Title
KR950012955B1 (ko) 위상고정루프 안정화 회로
JP2547562B2 (ja) 周波数安定化回路
US4675724A (en) Video signal phase and frequency correction using a digital off-tape clock generator
US4686560A (en) Phase locked loop system including analog and digital components
US4987491A (en) Jitter compensation circuit for processing jitter components of reproduced video signal
US7587180B2 (en) FM modulator
US5929923A (en) Apparatus for producing a video signal in synchronism with an external synchronizing signal
JP2713555B2 (ja) ディジタル周波数自動調節回路
US5515108A (en) Digital automatic frequency control method and circuit therefor
JPH11346152A (ja) クロック信号生成装置
JP3880177B2 (ja) 時間軸補正装置
JPH0421392B2 (ja)
JP2002300425A (ja) デジタル・ビデオ処理回路および方法
JP2001186376A (ja) ビデオ信号処理装置
JP2800305B2 (ja) クロック発生回路
JP3123612B2 (ja) 時間軸補正装置
KR100189877B1 (ko) 시간축 보정장치
JP2000047644A (ja) 液晶表示装置
JP3053493B2 (ja) 学習型映像信号時間軸補正装置
JPH0767135A (ja) ディジタルｙ／ｃ分離装置
JPH09107492A (ja) ディジタル画像処理回路
JPH01147980A (ja) 時間軸変動補正装置
JPH0677822A (ja) 周波数シンセサイザー
JPH08107353A (ja) Ａ／ｄ変換器及び信号処理装置
JPH0564151A (ja) 映像信号処理回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071031

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081031

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091031

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101031

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees