JPH0564151A - 映像信号処理回路 - Google Patents
映像信号処理回路Info
- Publication number
- JPH0564151A JPH0564151A JP3218365A JP21836591A JPH0564151A JP H0564151 A JPH0564151 A JP H0564151A JP 3218365 A JP3218365 A JP 3218365A JP 21836591 A JP21836591 A JP 21836591A JP H0564151 A JPH0564151 A JP H0564151A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- input
- vco
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Television Signal Processing For Recording (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
(57)【要約】 （修正有）
【目的】ＶＴＲ機器に用いられるＴＢＣ回路において、
メモリへの書き込み用クロック信号作成にあたり、基準
信号間のスキューに応答できる映像信号処理回路。 【構成】入力信号に位相同期した信号を発生するＰＬＬ
回路は、位相比較器６、ＬＰＦ７、ＶＣＯ９で基本構成
し、固定クロック信号で平均同期信号間隔データ作成回
路２、現在の同期信号間隔データと平均の間隔データの
差を比較検出するスキュ量検出回路３、この差に応じて
エラーデータを出力するＲＯＭ４、前記エラーデータを
Ｄ／Ａ変換するＤ／Ａ変換器５、およびその出力をＬＰ
Ｆ７からの出力にオフセット電圧として加算する加算回
路８により、ＶＣＯ９出力を同期信号間のスキューに対
応して変調し、メモリ書き込みクロック信号とする。 【効果】ノーマル再生時はもとより、サーチモード再生
時においても、水平同期信号などの基準信号間のスキュ
ーに容易に応答できる。
メモリへの書き込み用クロック信号作成にあたり、基準
信号間のスキューに応答できる映像信号処理回路。 【構成】入力信号に位相同期した信号を発生するＰＬＬ
回路は、位相比較器６、ＬＰＦ７、ＶＣＯ９で基本構成
し、固定クロック信号で平均同期信号間隔データ作成回
路２、現在の同期信号間隔データと平均の間隔データの
差を比較検出するスキュ量検出回路３、この差に応じて
エラーデータを出力するＲＯＭ４、前記エラーデータを
Ｄ／Ａ変換するＤ／Ａ変換器５、およびその出力をＬＰ
Ｆ７からの出力にオフセット電圧として加算する加算回
路８により、ＶＣＯ９出力を同期信号間のスキューに対
応して変調し、メモリ書き込みクロック信号とする。 【効果】ノーマル再生時はもとより、サーチモード再生
時においても、水平同期信号などの基準信号間のスキュ
ーに容易に応答できる。
Description
【０００１】
【産業上の利用分野】本発明はビデオテープレコーダ
（以下、ＶＴＲと略す）などに用いられるＰＬＬ回路の
映像信号処理回路に関する。
（以下、ＶＴＲと略す）などに用いられるＰＬＬ回路の
映像信号処理回路に関する。
【０００２】
【従来の技術】従来、ＶＴＲに用いられるＴＢＣ（Time
Base Corrector）などのディジタル信号処理回路にお
いて、メモリへの書き込み信号は一般に水平同期信号や
バースト信号を基準にして得られた基準信号によりメモ
リのアドレスをリセットするリセット信号をつくり、さ
らに基準信号と位相同期したクロック信号をＰＬＬ回路
の電圧制御発振器（以下、ＶＣＯと略す）によりつく
り、メモリへの書き込みクロック信号としている。この
ＰＬＬ回路において、入力に同期させるクロック信号を
つくるのに従来は、基準信号入力時の１サンプルのみで
これに同期したクロック信号をつくっていた。
Base Corrector）などのディジタル信号処理回路にお
いて、メモリへの書き込み信号は一般に水平同期信号や
バースト信号を基準にして得られた基準信号によりメモ
リのアドレスをリセットするリセット信号をつくり、さ
らに基準信号と位相同期したクロック信号をＰＬＬ回路
の電圧制御発振器（以下、ＶＣＯと略す）によりつく
り、メモリへの書き込みクロック信号としている。この
ＰＬＬ回路において、入力に同期させるクロック信号を
つくるのに従来は、基準信号入力時の１サンプルのみで
これに同期したクロック信号をつくっていた。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の構成を有するＰＬＬ回路を用いた場合、同期信号間の
スキューには応答できず、また同期信号直後は正確に応
答できても、つぎの同期信号直前では誤差が大きくなる
という問題点を有していた。
の構成を有するＰＬＬ回路を用いた場合、同期信号間の
スキューには応答できず、また同期信号直後は正確に応
答できても、つぎの同期信号直前では誤差が大きくなる
という問題点を有していた。
【０００４】本発明は上記従来の問題点を解決するもの
で、ノーマル再生時はもとより、サーチモード再生時に
おいても、水平同期信号などの基準信号間のスキューに
も容易に応答できる映像信号処理回路を提供することを
目的とする。
で、ノーマル再生時はもとより、サーチモード再生時に
おいても、水平同期信号などの基準信号間のスキューに
も容易に応答できる映像信号処理回路を提供することを
目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明の映像信号処理回路は、入力信号と位相同期し
た信号を発生するＰＬＬ回路において、入力信号である
同期信号のスキュー量を、同期信号の時間間隔を固定ク
ロック単位で計数し、計数したデータを平均化すること
で平均のデータを作成し、このデータと現在の同期信号
間隔データの差を検出することで求める。この差に応じ
てつぎの同期信号以降にＲＯＭより固定クロック単位で
エラーデータを読みだす。このエラーデータをＤ／Ａ変
換しＶＣＯにオフセット電圧として与えることによりつ
ぎのＶＣＯ出力を変調するような構成を有している。
に本発明の映像信号処理回路は、入力信号と位相同期し
た信号を発生するＰＬＬ回路において、入力信号である
同期信号のスキュー量を、同期信号の時間間隔を固定ク
ロック単位で計数し、計数したデータを平均化すること
で平均のデータを作成し、このデータと現在の同期信号
間隔データの差を検出することで求める。この差に応じ
てつぎの同期信号以降にＲＯＭより固定クロック単位で
エラーデータを読みだす。このエラーデータをＤ／Ａ変
換しＶＣＯにオフセット電圧として与えることによりつ
ぎのＶＣＯ出力を変調するような構成を有している。
【０００６】
【作用】上記構成により、ノーマル再生モードはもとよ
り、サーチモード再生時においてもＬＳＩ化に適したデ
ィジタル回路で簡単にスキュー量が検出可能である。ス
キュー量に応じてＲＯＭよりエラーデータを出力し、Ｄ
／Ａ変換してＶＣＯのオフセット電圧として与えること
により、同期信号間のスキューに対応したＶＣＯ出力を
得ることができる。またＲＯＭ値を変えることにより同
期信号間のＶＣＯの応答の仕方を変えることができる。
り、サーチモード再生時においてもＬＳＩ化に適したデ
ィジタル回路で簡単にスキュー量が検出可能である。ス
キュー量に応じてＲＯＭよりエラーデータを出力し、Ｄ
／Ａ変換してＶＣＯのオフセット電圧として与えること
により、同期信号間のスキューに対応したＶＣＯ出力を
得ることができる。またＲＯＭ値を変えることにより同
期信号間のＶＣＯの応答の仕方を変えることができる。
【０００７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１および図２に示すように、同期
信号ａが同期信号入力端子１より入力し位相比較器６，
ローパスフィルタ（以下、ＬＰＦと略す）７，電圧制御
発振器９，１／Ｎ分周器１０などでＰＬＬループを基本
構成している。平均同期信号間隔データ作成回路２では
固定クロックで同期信号間隔を計数し平均の同期信号間
隔データ信号ｂを作成する。スキュー量検出回路３では
信号ａとｂを比較しその差信号ｃを出力してＲＯＭ４に
入力する。ＲＯＭ４では信号ｃに応じてエラーデータ信
号ｄを固定クロック単位で発生しＤ／Ａ５でアナログ変
換して電圧ｅを得ている。エラー出力変調回路８では電
圧ｅとローパスフィルタ７出力信号ｇを加算することに
よりＶＣＯの入力信号ｈを作成する。これにより、ＶＣ
Ｏ出力信号ｉは変調され出力端子１１より出力する。図
２では、平均の同期信号間隔データ信号ｂ、スキューが
発生した場合の同期信号間隔データ信号ａ、信号ａとｂ
の差信号ｃ、および差信号ｃに対応したＲＯＭ４からの
出力信号のＤ／Ａ変換後のエラーデータ電圧ｅをアナロ
グで示している。ここで電圧ｅはある状態の差信号ｃお
よび、あるＲＯＭ値に対応した一例で破線はエラーのな
い場合、実線はエラー出力のある場合を示している。
しながら説明する。図１および図２に示すように、同期
信号ａが同期信号入力端子１より入力し位相比較器６，
ローパスフィルタ（以下、ＬＰＦと略す）７，電圧制御
発振器９，１／Ｎ分周器１０などでＰＬＬループを基本
構成している。平均同期信号間隔データ作成回路２では
固定クロックで同期信号間隔を計数し平均の同期信号間
隔データ信号ｂを作成する。スキュー量検出回路３では
信号ａとｂを比較しその差信号ｃを出力してＲＯＭ４に
入力する。ＲＯＭ４では信号ｃに応じてエラーデータ信
号ｄを固定クロック単位で発生しＤ／Ａ５でアナログ変
換して電圧ｅを得ている。エラー出力変調回路８では電
圧ｅとローパスフィルタ７出力信号ｇを加算することに
よりＶＣＯの入力信号ｈを作成する。これにより、ＶＣ
Ｏ出力信号ｉは変調され出力端子１１より出力する。図
２では、平均の同期信号間隔データ信号ｂ、スキューが
発生した場合の同期信号間隔データ信号ａ、信号ａとｂ
の差信号ｃ、および差信号ｃに対応したＲＯＭ４からの
出力信号のＤ／Ａ変換後のエラーデータ電圧ｅをアナロ
グで示している。ここで電圧ｅはある状態の差信号ｃお
よび、あるＲＯＭ値に対応した一例で破線はエラーのな
い場合、実線はエラー出力のある場合を示している。
【０００８】
【発明の効果】以上のように本発明は、ノーマル再生モ
ードの場合のみでなく、サーチモード再生の場合におい
てもスキュー量が容易に検出可能である。また、スキュ
ー量に対応してＲＯＭよりエラーデータを出力し、Ｄ／
Ａ変換してエラー電圧としてＶＣＯに与えることによ
り、同期信号間のスキューに対応したメモリ書き込みク
ロックを作成可能である。またＲＯＭ値を変えることに
より、同期信号間のスキューに対する応答を変えること
もできる優れた映像信号処理回路を実現できるものであ
る。
ードの場合のみでなく、サーチモード再生の場合におい
てもスキュー量が容易に検出可能である。また、スキュ
ー量に対応してＲＯＭよりエラーデータを出力し、Ｄ／
Ａ変換してエラー電圧としてＶＣＯに与えることによ
り、同期信号間のスキューに対応したメモリ書き込みク
ロックを作成可能である。またＲＯＭ値を変えることに
より、同期信号間のスキューに対する応答を変えること
もできる優れた映像信号処理回路を実現できるものであ
る。
【図１】本発明の一実施例の映像信号処理回路のブロッ
ク図
ク図
【図２】同実施例における信号波形図
１ 同期信号入力端子 ２ 平均同期信号間隔データ作成回路 ３ スキュー量検出回路 ４ ＲＯＭ ５ Ｄ／Ａ変換器 ６ 位相比較器 ７ ローパスフィルタ ８ エラー出力変調回路 ９ 電圧制御発振器（ＶＣＯ） １０ １／Ｎ分周器
Claims (2)
- 【請求項１】位相比較器からの出力をローパスフィルタ
を通したのち、電圧制御発振器に入力し、前記電圧制御
発振器から出力すると同時に１／Ｎ分周器（Ｎは整数）
に入力し、前記１／Ｎ分周器の出力を前記位相比較器へ
の第二の入力信号として入力することにより、前記位相
比較器の第一の入力信号として入力する入力信号と位相
同期した信号を発生するためのＰＬＬ回路において、入
力信号の同期信号を基準にして固定クロック単位で同期
信号間隔を計数し、計数した同期信号間隔を平均し平均
データを作成し平均データと現在の同期信号間隔データ
の差を求め、これに対応してＲＯＭよりエラーデータを
発生するように配した映像信号処理回路。 - 【請求項２】エラーデータをＤ／Ａ変換し、これを前記
電圧制御発振器に入力し、つぎの同期信号に対応する電
圧制御発振器の出力を変調するようにした請求項１記載
の映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218365A JPH0564151A (ja) | 1991-08-29 | 1991-08-29 | 映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3218365A JPH0564151A (ja) | 1991-08-29 | 1991-08-29 | 映像信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0564151A true JPH0564151A (ja) | 1993-03-12 |
Family
ID=16718752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3218365A Pending JPH0564151A (ja) | 1991-08-29 | 1991-08-29 | 映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0564151A (ja) |
-
1991
- 1991-08-29 JP JP3218365A patent/JPH0564151A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09130823A (ja) | 映像信号処理装置 | |
| JP2674416B2 (ja) | 映像信号磁気再生装置 | |
| JPS5989038A (ja) | フエ−ズ・ロツクド・ル−プ回路 | |
| JPH0564151A (ja) | 映像信号処理回路 | |
| CA1305519C (en) | Phase detector circuit for periodic signal using three sampling data | |
| JPS6356083A (ja) | 映像信号記録再生装置 | |
| JPH10228730A (ja) | クロック生成回路 | |
| KR100189877B1 (ko) | 시간축 보정장치 | |
| JPS5855718B2 (ja) | 時間軸補正装置 | |
| JPS5912048B2 (ja) | 標本化パルス発生回路 | |
| JP3123612B2 (ja) | 時間軸補正装置 | |
| JPH0247653Y2 (ja) | ||
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPH0649025Y2 (ja) | タイムベ−スコレクタの読み出しクロツク発生回路 | |
| JP2691779B2 (ja) | デイジタル信号再生装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPS63220472A (ja) | ディスク記録情報再生装置における位相同期回路 | |
| JPS6113785A (ja) | 時間軸エラ−補正装置 | |
| JPH03119881A (ja) | クロック発生回路 | |
| JPH03175738A (ja) | 位相同期クロック生成装置 | |
| JPH08265798A (ja) | タイムベースコレクタ回路 | |
| JPH0497676A (ja) | 時間軸誤差補正装置 | |
| JPH09297969A (ja) | 光ディスク装置 | |
| JPH0446480A (ja) | 時間軸誤差補正装置 | |
| JPH05335946A (ja) | 位相同期ループ回路 |