JPH0446480A - 時間軸誤差補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＶＴＲ等の記録媒体から読取られたビデオ信
号に含まれる時間軸誤差を補正する時間軸誤差補正回路
に関するものである。

［従来の技術］ ビデオ信号の水平区間に時間軸誤差が存在する場合、同
じ時間軸誤差を有するクロックでビデオ信号をメモリに
書込み、時間軸誤差を有しないクロックで読出すことに
より、時間軸誤差を補償することができる。

第５図に、ビデオ信号の時間軸誤差を補償する時間軸誤
差補正装置の一例を示す。図において入力ビデオ信号は
Ａ／Ｄ変換器１に入力され、書込みクロック発生器２で
発生される入力ビデオ信号に同期した書込みクロックに
よりＡ／Ｄ変換される。Ａ／Ｄ変換されたビデオ信号は
前記書込みクロックによってメモリ３に書込まれた後、
基準クロック発生器４により発生される基準の読出しク
ロックによって続出され、Ｄ／Ａ変換器５でアナログ信
号に変換きれる。通常読出しクロックは水晶発振による
固定クロックを用いるため水晶発振精度で安定している
ので、時間軸補正能力は一般に書込みクロックの精度に
依存することになる。

入力信号に同期した書込みクロック、すなわち時間軸誤
差に応じて位相の変動する書込みクロックは、例えば第
６図に示すようなＡＦＣ回路により生成することができ
る。

すなわち、同期分離回路６によりビデオ信号から水平同
期信号を分離し、ＡＦＣ回路７に入力する。ＡＦＣ回路
７は、位相比較器８、ループフィルタ９、ｖｃｏ　ｉ　
ｏ、分周器１１よりなるＰＬＬ回路により構成きれてお
り、ＶＣＯＩＯは水平同期信号と同じ時間軸誤差を有す
るクロックを出力する。

このクロックにより入力ビデオ信号をメモリに書込み、
時間軸誤差のないクロックで読出すことにより、時間軸
誤差のないビデオ信号を得ることができる。しかしなが
らＡＦＣｎ路はループフィルタ９の時定数や周波数特性
によってループ帯域が定まるため、安定した性能を得る
ためには応答速度を上げることが出来ず、高速な時間変
動には追従きせることか出来ない。

そこで、ＡＦＣ回路が１水平走査期間の長きの伸縮に応
じて発振周波数を可変させて、クロックを入力信号に位
相同期きせるのに対して、ＡＰＣ方式と呼ばれる１水平
走査期間内の位相変化に同期可能なりロック発生回路が
近年用いられている。

ＡＰＣ回路は例えば第７図に示すように構成されている
。

同期分離回路６は入力されたビデオ信号から水平同期信
号を分離し、位相検出器１２に供給する。

発振器１３が出力する固定の周波数の基準クロック信号
は遅延器１４に入力され、相互に異なる所定の時間だけ
遅延され、複数の位相のクロック信号が生成される。こ
の複数の位相のクロック信号は位相検出器１２と位相選
択器１５に入力される。

位相検出器１２は同期分離回路６と遅延器１４から入力
された信号の位相を比較し、その比較結果（位相誤差）
を位相選択器１５に出力する。位相選択器１５は位相検
出器１２の出力に対応して、最も位相誤差の小といクロ
ック信号を選択し、出力する。

これにより、第８図に示すように、水平同期信号のエツ
ジが到来する度にリセットされる、水平同期信号に同期
したクロック信号が生成される。

従って、第９図に示すように、このクロックイ８号に対
応して、ビデオ信号の各ラインの信号をメモリに書込む
ようにすれば、時間軸誤差を補正することができる。す
なわち、同期信号のエツジ部分でリセットするようにし
ながらメモリ空間に書込み、基準クロックにてやはり水
平走査区間ごとにリセットするように読出せば、Ｄ／Ａ
変換後の信号が正しく再現される（第１０図Ａ及びＢ）
。

ここでＡＦＣ方式およびＡＰＣ方式における時間軸誤差
補正の特性について考えてみる。

第１１図は時間軸誤差補正装置の測定に用いる回路の一
例であり、可変遅延線１６には、時間軸誤差のないビデ
オ信号が供給されており、ざらに正弦波発振１Ｍ１７か
ら出力される単一周波数の正弦波が制御信号として供給
されている。従って時間軸変動のない入力ビデオ信号は
、可変遅延線１６によって時間軸方向に正弦波状に伸縮
することになり、これが時間軸誤差補正装置１８に供給
される。そしてこの時間軸誤差補正装置１８の入出力間
の変動成分（正弦波成分）比率を求めれば、その時間軸
誤差補正装置の補正能力が測定できることになる。

第１２図はこの方法で測定した前記ＡＦＣ回路、及びＡ
ＰＣ回路による時間軸補正能力を表したグラフである。

図において横軸は変動成分周波数、縦軸が時間軸誤差補
正装置による変動成分の補正能力（抑圧比）をそれぞれ
示している。すなわち、縦軸がＯｄＢ以下であれば時間
軸誤差補正能力があることを示し、ＯｄＢよりも大きけ
れば時間軸誤差補正能力が不足していることを意味して
いる。そして実線はＡＰＣ回路を用いた時間軸補正能力
を、点線はＡＦＣ回路を用いた時間軸補正能力をそれぞ
れ示している。

この結果Ｉ　ＫＨｚ近傍以下の低域成分においては、Ａ
ＰＣ回路を用いた時間軸誤差補正装置の方がＡＦＣ回路
を用いた場合よりも、７乃至８ｄＢ程度時間軸誤差の改
善効果が上回っており、３にＨｚ付近まで補正能力を有
することが理解きれる。

一方ＡＦＣ回路を用いた時間軸誤差補正装置は、約Ｉ　
ＫＨｚよりも高い周波数成分では時間軸誤差を補正しき
れず、ＡＰＣ回路を用いた場合に比べて、特性的に劣る
ことが理解される。

一般に変動成分は高域になるほど視覚上目立たなくなり
、かつ変動成分自体が高域になるほど少なくなる傾向に
ある。

［発明が解決しようとする課題］ しかしながらＡＰＣ方式では、第１０図Ｃのように水平
走査区間の伸縮などの時間軸変動があった場合に出力映
像は第１０図りに示すように、水平走査区間の初め（Ｔ
Ｖモニタ上の左端）では垂直方向の位相ずれは補正でき
るものの、水平走査区間の終わり（ＴＶモニタ上の右端
）では垂直方向の位相ずれを充分補正することができず
不揃いになる。この残留成分はベロシティエラーと呼ば
れ、ベロシティエラーは画面左端で最小、右端で最大と
なっていた。

したがって、ベロシティエラーを発生させないＡＦＣ方
式を用いた時間軸誤差補正装置では、十分な時間軸誤差
補正効果が得られずＡＰＣ回路を用いた時間軸誤差補正
装置であフても、大きなベロシティエラーが発生すると
いう問題があり、ＶＴＲのヘッドインパクトやヘッドス
イッチング等に起因する瞬時的な時間軸誤差には十分な
時間軸補正能力があるとは言えなかった。

本発明はこのような状況に鑑みてなされたものであり、
簡単な構成で迅速な応答が可能なりロック発生回路を用
い、もって時間軸誤差補正装置の時間軸補正能力を向上
きせるごとを目的とする。

［課題を解決するための手段］ 本発明の時間軸誤差補正装置は、入力ビデオ信号に位相
同期した書込みクロックによって入力ビデオ信号をＡ／
Ｄ変換してメモリに書込み、メモリから基準クロックに
て読出すことにより時間軸補正をなす時間軸誤差補正装
置であって、入力ビデオ信号を１水平走査期間遅延する
遅延回路と、遅延回路より入力されるビデオ信号をＡ／
Ｄ変換するＡ／Ｄ変換器と、隣接する２水平走査線の加
算平均を得るクシ形フィルタと、クシ形フィルタの出力
に位相同期した、Ａ／Ｄ変換器及びメモリに供給される
クロックを生成するＡＰＣ回路とを備えることを特徴と
するものである。

［作用］ 上記構成の時間軸誤差補正装置においては、ＡＰＣ回路
により発生するクロックは隣接する２水平走査線の加算
平均した同期信号に位相同期することになるので、時間
基準（時間の重心）が画面の中央にシフトすることにな
り、画面の左右両端にあられれるベロシティエラーが見
かけ上１／２になる。

［実施例Ｊ 以下本発明の一実施例を図面を参照しながら説明する。

尚従来の場合と対応する部分には同一の符号を付してあ
り、その説明は適宜省略する。

第１図は本発明の時間軸誤差補正装置の一実施例の構成
を示すブロック図である。

入力ビデオ信号はＩＨ遅延回路２４により１水平走査期
間遅延きれたのちＡ／Ｄ変換変換軸１力されて、Ａ／Ｄ
変換きれる。Ａ／Ｄ変換器１には第７図で説明した構成
のＡＰＣ回路２３によって生成されたクロックが入力き
れている。

また入力ビデオ信号は、ＩＨ遅延回路２０、加算器２１
、加算器出力のレベルを１／２にする除算回路２２より
なるクシ形フィルタ１９に供給きれて、隣接する２Ｈの
加算平均が求められる。このクシ形フィルタ１９の出力
がＡＰＣ＠路２３に供給されている。

次に動作について説明する。

入力ビデオ信号は加算器２１において、ＩＨ遅延回路２
０によりＩＨ遅延きれたビデオ信号と加算きれ、ざらに
、除算回路２２によりそのレベルが１／２にされる。ク
シ形フィルタ１９の出力は現時点の入力信号とＩＨ前の
入力との加算平均となるから、ＡＰＣ回路２３の基準と
なる同期信号は現時点とＬ　Ｈ前の平均値となる。一方
Ａ／Ｄ変換器１に入力されるビデオ信号はＩＨ遅延回路
２４によりＩＨ遅延きれるのでＩＨ前の信号である。

すなわち、Ａ／Ｄ変換される入力信号から見るとＡＰＣ
回路２３より発生するクロックの時間基準（時間の重心
）は見掛は上１／２だけ水平走査区間方向にシフトして
いることになる。

従って、従来のＡＰＣ回路を用いた時間軸誤差補正装置
では、基準となる水平同期信号のエツジ時刻のデータが
常にメモリのＯ番地に格納されたのに対して、上記実施
例の時間軸誤差補正装置においては、１水平走査区間長
との伸縮がその水平走査区間内でどこでも一様に変化し
ているとすれば、基準となる画面中央のデータが常にメ
モリ上の中央となる番地（例えばＡ／Ｄ変換クロックと
してカラーサブキャリアｆｓｃの４倍のクロックを用い
るならば、９１０／２＝４５５番地）に格納されること
になる。

このことをベロシティエラーの点から見ると、画面中央
で最小値をとり、画面両端にて最大値となるが、エラー
量が左右両側に振り分けられるため、ベロシティエラー
の最大値は１／２に抑圧ざ＆−６ｄＢの改善効果が得ら
れる。この様子を示したものが第２図であ怜、第２図Ａ
は入力イｇ号を示し、同図Ｂは従来のＡＰＣ回路を用い
た時間軸誤差補正装置による改善効果を、同ｒＩ！ｉｃ
は上記実施例の時間軸誤差補正装置の改善効果をそれぞ
れ表している。すなわち従来の時間軸誤差補正装置にお
けるベロシティエラーの量を△としたとき、本発明によ
る時間軸誤差補正装置によれば、ベロシティエラーの量
が１／２Δに抑圧されていることがわかる。

また本発明による時間軸誤差補正装置と、従来のＡＰＣ
＠路を用いた時間軸誤差補正装置の時間軸誤差の改善能
力比較を第３図に示す。図より明らかなように、６ｄＢ
の改善効果が得られたことが理解される。

ざらに、入力ビデオ信号がＶＴＲ等による再生信号のよ
うに、ランダムなノイズが含まれている場合を考えてみ
ると、従来例の第７図においては、ノイズによって誤っ
た位相のり０ツクが選択されてクロックが変動すること
があるが、本実施例においては、クシ形フィルタの出力
ではランダムノイズが、１／ごとなるため、安定なりロ
ックがＡＰＣ回路２３より出力される。

第４図は本発明の他の実施例の構成を示すブロック図で
あり、本例においてはクシ形フィルタを構成するＩＨ遅
延回路２０と、Ａ／Ｄ変換変換上１力する入力ビデオ４
８号を遅延するＩＨ遅延回路２４とを兼用したものであ
り、動作的には第１図に示す構成と同様の作用をはたす
ものであることは明らかである。

［発明の効果１ 以上のように本発明の時間軸誤差補正装置によれば、Ｉ
Ｈ遅延回路と加算回路を用いるだけの簡単な構成で、Ａ
ＰＣ回路による書込みクロックの基準となるタイミング
を１／２Ｈに相当する期間シフトするようにしたので、
ベロシティエラーの最大値が従来に比べて１／２となり
、特に画面の中央でベロシティエラーが最小になるため
視覚上の時間軸誤差補正の改善効果は一層大となる。

また、入力ビデオ信号にノイズが含まれている場合には
平均化されるため、ノイズによる新たな時間軸誤差の発
生を抑圧することができる。

【図面の簡単な説明】

第１図は本発明の時間軸誤差補正装置の一実施例の構成
を示すブロック図、第２図Ａ乃至Ｃはモニタ画面上のベ
ロシティエラーを比較するための概念図、第３図は本発
明の時間軸誤差補正装置と従来の時間軸誤差補正装置の
それぞれの時間軸誤差補正能力を比較するためのグラフ
、第４図は本発明の時間軸誤差補正装置の他の実施例の
構成を示すブロック図、第５図は一般的な時間軸誤差補
正装置の一例の構成を示すブロック図、第６図はＡＦＣ
回路の一例の構成を示すブロック図、第７図はＡＰＣ＠
路の一例の構成を示すブロック図、第８図は第７図の例
の動作を説明するタイミングチャート、第９図は時間軸
誤差補正の動作を説明するメモリの説明図、第１０図Ａ
乃至りはモニタ画面上の時間軸誤差を表す概念図、第１
１図は時間軸誤差補正装置の測定装置の一例の構成を示
すブロック図、第１２図はＡＦＣ回路を用いた時間軸誤
差補正装置とＡＰＣ回路を用いた時間軸誤差補正装置と
の時間軸誤差補正能力を比較するグラフである。 ■・・・Ａ／Ｄ変換藷、 ３・・・メモリ、 ４・・・基準クロ ツク発生回路、 ５・・・Ｄ／Ａ変換器、 １８・・・ＩＨ遅 低回路、 １９・・・クシ形フィルタ、 ２３・・・ＡＰＣ回 路。

Claims (1)

【特許請求の範囲】
1. 入力ビデオ信号に位相同期した書込みクロックによって
   入力ビデオ信号をＡ／Ｄ変換してメモリに書込み、前記
   メモリから読出しクロックにて読出すことにより時間軸
   補正をなす時間軸誤差補正装置であって、入力ビデオ信
   号を１水平走査期間遅延する遅延回路と、前記遅延回路
   より入力されるビデオ信号をＡ／Ｄ変換するＡ／Ｄ変換
   器と、隣接する２水平走査線の加算平均を得るクシ形フ
   ィルタと、前記クシ形フィルタの出力に位相同期した、
   前記Ａ／Ｄ変換器及びメモリに供給されるクロックを生
   成する回路とを備えることを特徴とする時間軸誤差補正
   装置。