JP2002335421A - 同期信号処理回路 - Google Patents

Abstract

(57)【要約】 【課題】 入力同期信号の位相が急激に変化した場合で
も速やかに出力を入力同期信号に追随させることが可能
な同期信号処理回路を提供する。 【解決手段】 入力同期信号によってリセットされる第
１のカウンタ２、第１のカウンタのカウント値に基づい
て開閉する第１のゲート回路３、リセット信号によって
リセットされる第２のカウンタ４、第２のカウンタのカ
ウント値に基づいて自走モードフラグを発生するモード
判定回路５、第２のカウンタのカウント値とモード判定
回路の出力に基づいて自走同期パルスを発生する自走同
期パルス発生回路６、第２のカウンタのカウント値とモ
ード判定回路の出力に基づいて開閉する第２のゲート回
路９、第１のゲート回路の出力と自走同期パルスとから
リセット信号を生成するリセット信号発生回路１１、第
２のゲート回路の出力と自走同期パルスから同期パルス
を生成する同期パルス生成回路１０を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像表示装置や
情報記録再生装置などの映像機器に用いる同期信号処理
回路に関わり、特に入力される同期信号に混入する擬似
同期パルスを除去し、また、欠落した同期信号を補償す
ることにより、周期変動の小さい安定な同期信号を出力
する同期信号処理回路に関する。

【０００２】

【従来の技術】映像機器において映像の表示あるいは記
録を行うためには、周期変動の小さい安定した同期信号
が必要である。しかし、アンテナで受信される電波が弱
いときや、受信チャンネルの切り替えが行われるときな
ど、一時的に同期信号の周期が乱れることがある。ま
た、ＮＴＳＣ方式などでは、映像信号から再生される水
平同期信号の連続性を確保するため、垂直同期期間には
水平同期信号の整数倍の周波数を有する等化パルス、切
り込みパルス等の擬似同期パルスが含まれているので、
ＶＴＲ再生時、ビデオヘッドのスイッチングポイントに
おいて再生された同期信号の位相が急激に変化すること
もある。同期信号の位相の乱れから生じる画質の劣化を
防止するため、入力同期信号の位相の乱れを補正し、安
定した周期の同期信号を出力する同期信号処理回路が使
用される。

【０００３】図１１に、特公平７−８９６５３号公報に
開示された水平同期信号処理回路の構成を示す。図１１
において２０は水平同期信号を入力する入力端子、２１
は入力端子２０より入力される水平同期信号に混入する
パルス幅の狭い雑音を除去するノイズ除去回路、２２は
後述するマスク回路２５の出力に基づいて予め与えられ
た周期のタイミングパルスを発生するタイミングパルス
発生回路、２３はタイミングパルス発生回路２２及びマ
スク回路２５の出力に基づいて水平同期信号欠落時に自
走同期パルスを生成する自走同期パルス発生回路、２４
はノイズ除去回路２１、自走同期パルス発生回路２３及
びマスク回路２５の出力に基づいて動作モードを判定す
るモード判定回路、２５はタイミングパルス発生回路２
２、自走同期パルス発生回路２３及びモード判定回路２
４の出力に基づいてゲートの開閉を制御することにより
ノイズ除去回路２１から出力される水平同期信号の通過
または阻止を決定するマスク回路、２６は自走同期パル
ス発生回路２３とマスク回路２５の出力に基づいて水平
同期パルスを再生する同期パルス生成回路、２７は出力
端子である。

【０００４】図１１のような構成を持つ同期信号処理回
路の動作は以下の通りである。入力端子２０より入力さ
れる水平同期信号は負極性、即ち、一定のパルス幅を有
するＬ（Ｌｏｗ）レベルのパルス信号であるとする。ノ
イズ除去回路２１には水晶発振器などによって得られる
周期の安定したクロックで駆動される４ビットシフトレ
ジスタが内蔵されており、この４ビットシフトレジスタ
の最初の２段がＬレベル、後段の２段がＨ（Ｈｉｇｈ）
レベルであるときにのみ、ノイズ除去回路２１はＨレベ
ルを出力するようにする。これによってパルス幅が２ク
ロック未満のノイズを除去することができる。またノイ
ズ除去回路２１の出力がＨレベルとなるときには水平同
期信号の基準エッジである立ち下がりエッジが検出され
たことを示している。

【０００５】タイミングパルス発生回路２２は、前述の
周期が安定したクロックをカウントする、即ち、クロッ
クパルスが入力される度にカウント値を１だけ増分する
第１のカウンタを内蔵している。この第１のカウンタ
は、マスク回路２５の出力信号がＨレベルとなったと
き、またはカウント値が予め指定された第１の値に達し
たときにリセットされる。第１の値としては１水平期
間、即ち水平同期信号の周期に相当する値に設定する。
これにより第１のカウンタはカウント値が最大でも１水
平期間に相当する値に達したときに必ずリセットされ
る。タイミングパルス発生回路２２は第１のカウンタの
カウント値が第１の値に達したときに、該第１のカウン
タをリセットすると共にタイミングパルスを発生し、こ
れを自走同期パルス発生回路２３に供給する。またこれ
とは別に、タイミングパルス発生回路２２は、第１のカ
ウンタのカウント値が予め指定された１水平期間よりも
若干短い期間に相当する第２の値に達したときにもタイ
ミングパルスをマスク回路２５に出力する。ここでは第
２の値を１水平期間よりも５％だけ短い期間に相当する
値であるとする。従って、タイミングパルス発生回路２
２は、第１のカウンタのカウント値が１水平期間の９５
％に相当する値に達したときにタイミングパルスをマス
ク回路２５に出力することになる。

【０００６】自走同期パルス発生回路２３は第２のカウ
ンタを内蔵している。この第２のカウンタはタイミング
パルス発生回路２２から出力されるタイミングパルスに
よって上記クロックの計数を開始し、マスク回路２５の
出力がＨレベルとなったとき、またはカウント値が予め
指定された第３の値に達したときに計数を停止する。こ
こでは、第３の値を１水平期間の５％に相当する値とす
る。自走同期パルス発生回路２３は第２のカウンタのカ
ウント値が第３の値に達したときに自走同期パルスを発
生し、モード判定回路２４、マスク回路２５及び同期パ
ルス生成回路２６に供給する。即ち、自走同期パルス発
生回路２３は、タイミングパルス発生回路２２からタイ
ミングパルスが入力された場合には、第１のカウンタが
クロックのカウントを開始してから１水平期間の１０５
％に相当する時間が経過した時点で自走同期パルスを発
生することになる。

【０００７】モード判定回路２４は、同期状態と自走状
態の二つの状態を取り得るステートマシンと８進カウン
タとを内蔵している。ステートマシンは８進カウンタが
８を計数する度に状態を反転させる。８進カウンタはス
テートマシンの状態が同期状態であるときには、擬似同
期パルスあるいは自走同期パルス発生回路２３で発生し
た自走同期パルスが入力される度にカウント値を１増加
させ、また、正しい同期パルスが入力される度にカウン
ト値を０にリセットする。一方、ステートマシンの状態
が自走状態であるときには、８進カウンタは逆に擬似同
期パルスあるいは自走同期パルスが入力される度にカウ
ント値を０にリセットし、正しい同期パルスが入力され
る度にカウント値を１増加させる。従って、正しい同期
パルスのみが８回連続して入力されればステートマシン
は自走状態から同期状態に遷移し、擬似同期パルスある
いは自走同期パルスのみが８回連続して入力されれば同
期状態から自走状態に遷移することになる。このステー
トマシンの状態はマスク回路２５に出力される。なお、
正しい同期パルスと擬似同期パルスとは、ノイズ除去回
路２１がＨレベル（入力同期信号の立下りエッジ）を出
力した時点における後述のマスク回路２５のゲートの状
態で区別することができる。即ち、マスク回路２５のゲ
ートが開状態の時にノイズ除去回路２１から出力される
パルスは正しい同期パルスであり、逆にマスク回路２５
のゲートが閉状態のときにノイズ除去回路２１から出力
されるパルスは擬似同期パルスである。

【０００８】マスク回路２５は、ゲート信号により開閉
が制御されるゲート及びゲート信号を発生する手段を備
えている。この手段は、タイミング発生回路２２からタ
イミングパルスを受け取ってからゲートの出力がＨレベ
ルとなるまでＨレベルのゲート信号をゲートに供給する
ことにより該ゲートを開状態とし、それ例外ではＬレベ
ルのゲート信号を供給することにより該ゲートを閉状態
にする。ゲート信号がＨレベルであればノイズ除去回路
２１の出力がそのままゲートの出力となり、ゲート信号
がＬレベルであればノイズ除去回路２１の出力に関わら
ず、ゲートの出力は常にＬレベルとなる。このゲート信
号はモード判定回路２４に出力される。またマスク回路
２５は、モード判定回路２４の出力が同期状態を示して
いれば、ゲート回路の出力をタイミングパルス発生回路
２２、自走同期パルス発生回路２３及び同期パルス生成
回路２６にそれぞれ供給するが、モード判定回路２４の
出力が自走状態を示していれば、それらにはノイズ除去
回路２１の出力そのものを供給する。

【０００９】同期パルス生成回路２６はマスク回路２５
の出力がＨレベルとなったとき、あるいは自走同期パル
ス発生回路２３によって自走同期パルスが発生されたと
きのいずれかの時点から一定期間だけＬレベルを出力す
ることによって、出力端子２７より出力される水平同期
信号が適切なパルス幅を有するようにする。

【００１０】図１２、図１３、図１４は、入力端子２０
より入力される水平同期信号、マスク回路２５の内部信
号であるゲート信号、自走同期パルス発生回路２３が発
生する自走同期パルス、及び出力端子２７より出力され
る水平同期信号の波形を示したタイミングチャートであ
る。

【００１１】図１２は入力端子２０より入力される水平
同期信号に周期の短い擬似同期パルスが含まれている場
合を示している。図中のＴ０は入力される水平同期信号
の周期を表している。水平同期信号が安定した周期Ｔ０
で入力されている場合には、最後の水平同期信号が入力
されてからタイミングパルス発生回路２２においてタイ
ミングパルスが発生する１水平期間の９５％に相当する
期間が経過するまではゲートが閉状態となっているた
め、短い周期の擬似同期パルスはゲートを通過すること
ができず、擬似同期パルスの影響に起因する水平同期の
乱れを防ぐことができる。

【００１２】図１３は入力端子２０より入力される水平
同期信号が欠落してみかけの周期が本来の２倍の周期で
ある２Ｔ０となった場合を示している。ゲートが開状態
となっているときに水平同期信号が検出されない場合に
は、最後の水平同期信号が入力されてから水平期間の１
０５％に相当する期間が経過した時に自走同期パルス発
生回路２３によって自走同期パルスが発生する。これを
水平同期パルスとして同期パルス生成回路２６から出力
することによって、周期の大きな変動を防ぐことができ
る。

【００１３】図１４は入力端子２０より入力される水平
同期信号がある時点を境に途切れる場合を示している。
最初の自走同期パルスは最後の水平同期信号が入力され
てから水平期間の１０５％に相当する期間経過した時に
発生するが、タイミングパルス発生回路２２に内蔵され
ている第１のカウンタはＴ０の周期でリセットされるた
め、二回目以降の自走同期パルスは本来の水平周期と同
じＴ０毎に発生する。

【００１４】

【発明が解決しようとする課題】上記の従来の水平同期
信号処理回路を用いれば、擬似同期パルスを除去し、水
平同期パルスの欠落を補償することによって安定な水平
同期信号を得ることができる。しかし、上記したような
従来の同期信号処理回路は、一時的に擬似同期パルスの
混入や同期信号の欠落があったとしても、同期信号は、
基本的には、一定の周期（あるいはその倍数）で入力さ
れ、位相の連続性が保たれると想定しており、同期信号
の位相が急激に変化することは想定していない。

【００１５】しかし、ＶＴＲ再生時などでは、再生され
た同期信号の位相が急激に変化することがあり、このよ
うな場合には従来の同期信号処理回路では出力を入力水
平同期信号に速やかに同期させることができない。例え
ば、図１５に示すように、一定周期Ｔ０で水平同期信号
が入力されているときに、ある時点で同期信号の位相が
急激に変化し、最後の水平同期信号が入力されてから非
常に短い時間の経過後に水平同期信号が入力され、その
後、再び一定周期Ｔ０で水平同期信号が入力されるよう
な場合には、位相の変化後、出力を入力水平同期信号に
同期させるまでにはある程度の時間がかかる。

【００１６】マスク回路２５のゲート信号がＨレベルと
なり、ゲートが開状態となるのは水平同期信号が最後に
ゲート回路を通過してから、周期Ｔ０の倍数に相当する
時間が経過した時点を中心として、その前後Ｔ０の５％
に相当する期間である。従って、位相の変化量によって
は、位相の変化が生じた後、水平同期信号がゲートが閉
状態の間に現れるようになり、ゲートにより通過が阻止
される可能性がある。この場合、図１５に示すように、
位相変化後は、入力同期信号ではなく、自走同期パルス
に同期した同期信号が連続して出力されることになる。
このため従来の同期信号処理回路では、８進カウンタに
より自走同期パルス発生回路２３で発生する自走同期パ
ルス、またはゲートの通過を阻止された水平同期信号を
カウントし、それらが合計８回にわたって連続してカウ
ントされたときにモード判定回路２４のステートマシン
を同期状態から自走状態に遷移させることによってゲー
トを常に開状態とする機能が備わっている。

【００１７】しかしこの状態遷移が起こるまでにはある
程度の長い時間を必要とするため、たとえば表示装置な
どの場合、表示画面の上部が同期不良のため歪んで表示
される可能性がある。さらに、位相の急激な変化が生じ
た後の水平同期信号の位相は以前の水平同期信号とはか
なり相違しているため、ＶＴＲ再生時などでは、ゲート
を常に開状態としたときに最初に入力されるパルスが等
化パルス、切り込みパルス等の擬似同期パルスになる可
能性もある。

【００１８】状態遷移に要する時間を短縮するために、
８進カウンタではなく、２進カウンタを使用することに
より、自走同期パルス、またはゲートの通過を阻止され
た水平同期信号を２回カウントした時点で状態を遷移さ
せることもさせることもできる。しかし、このように構
成すると図１６のように、例えば擬似同期パルスが３回
連続して入力されたときには、３回目の擬似同期パルス
が水平同期信号として出力されてしまう。

【００１９】また、特許第２８３８９９５号には、入力
される同期信号の位相変化を検出したときには外部から
強制的にカウンタをリセットすることによって速やかに
出力を入力同期信号に追随させる機構を設けた水平同期
信号処理回路を開示しているが、位相変化の具体的な検
出方法やカウンタをリセットする適切なタイミングを決
定する方法については記載が無い。

【００２０】この発明は、上記のような問題を解決する
ためになされたものであり、入力される同期信号に含ま
れる擬似同期パルスを除去し、欠落した同期信号を補償
するだけでなく、入力同期信号の位相が急激に変化した
場合でも速やかに出力を入力同期信号に追随させること
が可能な同期信号処理回路を提供することを課題とす
る。

【００２１】

【課題を解決するための手段】上記課題を解決すべく、
請求項１に記載の発明は、入力される第１の同期信号に
基づき第２の同期信号を生成して出力する同期信号処理
回路において、一定周波数のクロックをカウントし、前
記第１の同期信号の入力が検出される度にリセットされ
る第１のカウンタと、前記第１のカウンタのカウント値
が第１の値に達したときに開状態に変化し、前記第１の
カウンタがリセットされたとき、及び前記第１のカウン
タのカウント値が前記第１の値より大きい第２の値に達
したときに閉状態に変化する第１のゲート信号を発生す
る第１のゲート信号発生回路と、前記クロックをカウン
トし、リセット信号が入力される度にリセットされる第
２のカウンタと、前記第２のカウンタのカウント値が前
記第２の値に達したときに自走同期パルスを発生する自
走同期パルス発生回路と、前記第２のカウンタのカウン
ト値が前記第１の値に達したときに開状態に変化し、前
記第２のカウンタがリセットされたときに閉状態に変化
する第２のゲート信号を発生する第２のゲート信号発生
回路と、前記第１のゲート信号及び前記第２のゲート信
号の少なくとも一方が開状態を示す期間は前記第１の同
期信号を通過させ、それ以外は前記第１の同期信号を阻
止する第１のゲート回路と、前記第１のゲート回路から
前記第１の同期信号が力されたとき、及び前記自走同期
パルス発生回路から前記自走同期パルスが入力されたと
きに、同期パルスを生成し前記第２の同期信号として外
部に出力する同期パルス生成回路と、前記第１のゲート
回路から前記第１の同期信号が入力されたとき、及び前
記自走同期パルス発生回路から前記自走同期パルスが入
力されたときに前記リセット信号を前記第２のカウンタ
に出力するリセット信号発生回路と、を備えることを特
徴とする。

【００２２】上記課題を解決すべく、請求項２に記載の
発明は、入力される第１の同期信号に基づき第２の同期
信号を生成して出力する同期信号処理回路において、一
定周波数のクロックをカウントし、前記第１の同期信号
の入力が検出される度にリセットされる第１のカウンタ
と、前記第１のカウンタのカウント値が第１の値に達し
たときに開状態に変化し、前記第１のカウンタがリセッ
トされたとき、及び前記第１のカウンタのカウント値が
前記第１の値より大きい第２の値に達したときに閉状態
に変化する第１のゲート信号を発生する第１のゲート信
号発生回路と、前記クロックをカウントし、リセット信
号が入力される度にリセットされる第２のカウンタと、
前記第２のカウンタのカウント値が前記第２の値に達し
たときに自走同期パルスを発生する自走同期パルス発生
回路と、前記第２のカウンタのカウント値が前記第１の
値に達したときに開状態に変化し、前記第２のカウンタ
がリセットされたときに閉状態に変化する第２のゲート
信号を発生する第２のゲート信号発生回路と、前記第１
のゲート信号及び前記第２のゲート信号の少なくとも一
方が開状態を示す期間は前記第１の同期信号を通過さ
せ、それ以外は前記第１の同期信号を阻止する第１のゲ
ート回路と、前記第２のゲート信号が開状態を示す期間
は前記第１の同期信号を通過させ、それ以外は前記第１
の同期信号を阻止する第２のゲート回路と前記第２のゲ
ート回路から前記第１の同期信号が入力されたとき、及
び前記自走同期パルス発生回路から前記自走同期パルス
が入力されたときに、同期パルスを生成し、前記第２の
同期信号として外部に出力する同期パルス生成回路と、
前記第１のゲート回路から前記第１の同期信号が入力さ
れたとき、及び前記自走同期パルス発生回路から前記自
走同期パルスが入力されたときに前記リセット信号を前
記第２のカウンタに出力するリセット信号発生回路と、
を備えることを特徴とする。

【００２３】請求項３に記載の発明は、請求項１または
２に記載の発明において、前記第２のカウンタのカウン
ト値が前記第２の値に達したときにセットされ、前記第
１の同期信号が前記第１のゲート回路を通過したときに
クリアされる自走モードフラグを生成するモード判定回
路を更に備え、前記自走同期パルス発生回路は、前記自
走モードフラグがクリアされているときは前記第２のカ
ウンタのカウント値が前記第２の値に達したときに、前
記自走モードフラグがセットされているときには、前記
第２のカウンタのカウント値が前記第１の値より大きく
前記第２の値より小さい第３の値に達したときに前記自
走同期パルスを発生し、前記第２のゲート信号発生回路
は、前記自走モードフラグがクリアされているときは前
記第２のカウンタのカウント値が前記第１の値に達した
ときに前記第２のゲート信号を開状態に変化させ、前記
自走モードフラグがセットされているときは前記第２の
カウンタのカウント値が前記第１の値より小さい第４の
値に達したときに前記第２のゲート信号を開状態に変化
させることを特徴とする。

【００２４】請求項４に記載の発明は、請求項３に記載
の発明において、前記自走モードフラグがクリアされて
おり、且つ前記第１のゲート信号が閉状態を示している
期間に前記第１の同期信号の入力が検出されたときにセ
ットされ、前記自走モードフラグがセットされていると
きに前記第２のカウンタのカウント値が前記第３の値に
達したとき、及び前記自走モードフラグの状態に関らず
前記第１の同期信号が前記第１のゲートを通過したとき
にクリアされる選択信号を発生する選択信号発生回路を
更に備え、前記同期パルス生成回路は、前記選択信号が
クリアされているときは前記第２のゲート回路から前記
第１の同期信号が入力されたとき、及び前記自走同期パ
ルス発生回路から前記自走同期パルスが入力されたとき
に同期パルスを生成し、前記第２の同期信号として外部
に出力し、前記選択信号がセットされているときは前記
第１のゲートを通過した前記第１の同期信号を前記第２
の同期信号として外部に出力することを特徴とする。

【００２５】請求項５に記載の発明は、請求項１から４
のいずれかに記載の発明において、前記第１の同期信号
は、垂直同期信号であり、前記第１及び第２のカウンタ
には、前記クロックとして水平同期信号が供給されるこ
とを特徴とする。請求項６に記載の発明は、請求項３に
記載の発明において、入力される前記第１の同期信号の
周期を計測する周期計測回路と、前記第１から第４の値
を該周期計測回路の計測した周期の値により設定する手
段とを更に備えることを特徴とする。

【００２６】

【発明の実施の形態】実施の形態１．図１は本発明の実
施の形態１に係る同期信号処理回路の構成を示すブロッ
ク図である。図１において、１は同期信号を入力する入
力端子、２は所定の周波数のクロックをカウントし、入
力端子１より同期信号が入力される度にリセットされ、
カウント値が０に戻る第１のカウンタ、３は第１のカウ
ンタ２のカウント値が所定の第１の値と等しくなったと
きに開状態を示し、第１のカウンタ２がリセットされた
直後、あるいは第１のカウンタ２のカウント値が第１の
値よりも大きい第２の値と等しくなったときに閉状態を
示す第１のゲート信号を発生する第１のゲート信号発生
回路、４は上記クロックをカウントし、後述するリセッ
ト信号発生回路１１によって発生されたリセット信号に
よってリセットされ、カウント値が０に戻る第２のカウ
ンタ、５は後述する自走同期パルス発生回路６及び第２
のゲート信号発生回路７に出力する自走モードフラグ
を、第２のカウンタ４のカウント値が上記第２の値と等
しくなったときにセットし、入力端子１から入力された
同期信号が第１のゲート回路８を通過したときにクリア
するモード判定回路、６はモード判定回路５が出力する
自走モードフラグがクリアされているときには第２のカ
ウンタ４のカウント値が第２の値と等しくなったときに
自走同期パルスを発生し、自走モードフラグがセットさ
れているときには第２のカウンタ４のカウント値が第１
の値よりも大きく、第２の値よりも小さい第３の値と等
しくなったときに自走同期パルスを生成する自走同期パ
ルス発生回路、７はモード判定回路５が出力する自走モ
ードフラグがクリアされているときには第２のカウンタ
４のカウント値が第１の値と等しくなったとき、また自
走モードフラグがセットされているときには、第２のカ
ウンタ４のカウント値が第１の値よりも小さい第４の値
と等しくなったときにそれぞれ開状態を示し、自走モー
ドフラグの状態にかかわらず第２のカウンタ４がリセッ
トされた直後に閉状態を示す第２のゲート信号を発生す
る第２のゲート信号発生回路、８は第１のゲート信号と
第２のゲート信号のいずれか一方が開状態を示している
ときには入力端子１から入力される同期信号を通過さ
せ、いずれも閉状態を示しているときには入力端子１か
ら入力される同期信号を阻止する第１のゲート回路、９
は第２のゲート信号発生回路７が発生する第２のゲート
信号が開状態を示しているときには入力端子１から入力
される同期信号を通過させ、閉状態を示しているときに
は入力端子１から入力される同期信号を阻止する第２の
ゲート回路、１０は第２のゲート回路９を通過した同期
信号と入力端子１から入力される同期信号とから一定の
パルス幅を有する同期パルスを生成するとともに、この
生成された同期パルスまたは自走同期パルス発生回路６
で発生した自走同期パルスを同期信号として外部に出力
する同期パルス生成回路、１１は第１のゲート回路８を
通過した同期信号または自走同期パルス発生回路６で発
生した自走同期パルスが入力されたときにリセット信号
を第２のカウンタに出力するリセット信号発生回路、１
２は出力端子である。

【００２７】図１に示した実施の形態１の同期信号処理
回路の動作を、入力同期信号が水平同期信号である場合
について以下に説明する。ここでは、水平同期信号の許
容ジッタ幅をＴｊ、擬似同期パルスを完全に除去したと
きの水平同期信号の周期をＴｃとするとき、第１の値を
Ｔｃ−Ｔｊ、第２の値をＴｃ＋Ｔｊ、第３の値をＴｃ、
第４の値をＴｃ−２Ｔｊにそれぞれ相当する値とする。
また入力端子１から入力される水平同期信号は負極性、
即ちＬレベルのパルス信号であるとする。

【００２８】第１のカウンタ２はクロックパルスが入力
される度にカウント値を１だけ増加させ、水平同期信号
の基準エッジとしての立ち下がりエッジが検出される度
にリセットされカウント値が０に戻る。第１のカウンタ
２のカウント値がＴｃ−Ｔｊに相当する値と等しくなっ
たときに、第１のゲート信号発生回路３が発生する第１
のゲート信号は閉状態から開状態に変化する。この開状
態は、第１のカウンタ２が入力端子１より入力される水
平同期信号によってリセットされるか、あるいは第１の
カウンタ２のカウント値がＴｃ＋Ｔｊに相当する値と等
しくなるまで続く。したがって第１のゲート回路８は、
第１のカウンタ２のカウント値がＴｃ−ＴｊからＴｃ＋
Ｔｊの間にあるときに、入力端子１から入力される水平
同期信号を通過させる。

【００２９】第１のゲート回路８の出力は、リセット信
号発生回路１１を介しリセット信号として第２のカウン
タ４に供給されるので、第２のカウンタも第１のカウン
タ２のカウント値がＴｃ−ＴｊからＴｃ＋Ｔｊの間にあ
るときに、入力端子１から入力される水平同期信号によ
ってリセットされる。自走同期パルス発生回路６は、モ
ード判定回路５が出力する自走モードフラグがクリアさ
れていれば第２のカウンタ４のカウント値がＴｃ＋Ｔｊ
に相当する値と等しくなったとき、また、自走モードフ
ラグがセットされていればＴｃに相当する値と等しくな
ったときに負極性で一定の幅を持つ自走同期パルスを発
生する。自走同期パルス発生回路６が発生した自走同期
パルスはリセット信号発生回路１１に供給される。リセ
ット信号発生回路１１は、自走同期パルスの立ち下がり
エッジをリセット信号として第２のカウンタ４にフィー
ドバックするため、第２のカウンタ４は自走モードフラ
グの出力に依存して、第２のカウンタ４のカウント値が
Ｔｃ＋ＴｊまたはＴｃに相当する値と等しくなったとき
には必ずリセットされる。

【００３０】モード判定回路５が発生する自走モードフ
ラグは第２のカウンタ４がＴｃ＋Ｔｊに相当する値と等
しくなったときにセットされる。一旦、自走モードフラ
グがセットされると第２のカウンタ４は、そのカウント
値が長くともＴｃに相当する値と等しくなったときにリ
セットされるため、最初の自走同期パルスは、最後の同
期信号が入力された後、Ｔｃ＋Ｔｊの時間が経過した時
点で発生するが、その後は一定周期Ｔｃで発生すること
になる。

【００３１】第２のゲート信号発生回路７は、既に説明
したように、モード判定回路５が出力する自走モードフ
ラグがクリアされているときには、第２のカウンタ４の
カウント値がＴｃ−Ｔｊと等しくなったときに開状態を
示し、リセット信号発生回路１１がリセット信号を発生
して第２のカウンタがリセットされたときに閉状態を示
すゲート信号を発生する。自走モードフラグがクリアさ
れているときに自走同期パルスが発生し第２のカウンタ
をリセットするのは、第２のカウンタ４のカウント値が
Ｔｃ＋Ｔｊと等しくなったときであるから、自走モード
フラグがクリアされているときには、第２のゲート回路
９が開状態となっている期間は実質的に第２のカウンタ
のカウント値がＴｃ−ＴｊからＴｃ＋Ｔｊの間に相当す
る値になっている期間である。

【００３２】第２のゲート信号発生回路７はまた、自走
モードフラグ４がセットされているときには第２のカウ
ンタ４のカウント値がＴｃ−２Ｔｊと等しくなったとき
に開状態を示し、第２のカウンタ４がリセットされたと
きに閉状態を示すゲート信号を発生する。自走モードフ
ラグがセットされているときに自走同期パルスが発生
し、第２のカウンタ４をリセットするのは、第２のカウ
ンタ４のカウント値がＴｃと等しくなったときであるか
ら、自走モードフラグがセットされているときに第２の
ゲート回路９が開状態となっている期間は、実質的に第
２のカウンタのカウント値がＴｃ−２ＴｊからＴｃの間
に相当する値になっている期間である。

【００３３】同期パルス生成回路１０は、第２のゲート
回路９の出力がＬレベルとなってから入力端子１がＨレ
ベルとなるまでの期間に等しいパルス幅を有するＬレベ
ルのパルスを同期パルスとして生成し、出力端子１２か
ら水平同期信号として出力する。同期パルス生成回路１
０はまた、自走同期パルス発生回路６が自走同期パルス
を発生したときには、この自走同期パルスを水平同期信
号として出力端子１２から出力する。

【００３４】同期パルス生成回路１０に同期信号を出力
させるために供給される信号は第２のゲート回路の出
力、または自走同期パルス発生回路６で発生した自走同
期パルスのいずれかである。従って、第１のゲート信号
が開状態であり第２のゲート信号が閉状態である場合に
は入力端子１から同期信号が入力されない限り、出力端
子１２に現れる水平同期信号は、自走モードフラグがク
リアされているときにはＴｃ−ＴｊからＴｃ＋Ｔｊの
間、自走モードフラグがセットされているときにはＴｃ
−２ＴｊからＴｃの間の周期を有する信号である。

【００３５】以下、図２から図６にそれぞれ示すタイミ
ングチャートを用いて実施の形態１である同期信号処理
回路の動作を具体的に説明する。これらのタイミングチ
ャートには、入力端子１から入力される水平同期信号、
第１のゲート信号発生回路３が発生する第１のゲート信
号、第２のゲート信号発生回路７が発生する第２のゲー
ト信号、自走同期パルス発生回路６が発生する自走同期
パルス、モード判定回路５が発生する自走モードフラ
グ、出力端子１２より出力される水平同期信号が示され
ている。第１のゲート信号及び第２のゲート信号はＨレ
ベルであるときに開状態を、Ｌレベルであるときに閉状
態を示すものとする。

【００３６】図２は一定の周期Ｔｃで入力端子１より水
平同期信号が入力されている例を示している。この場合
には、第１のカウンタ２と第２のカウンタ４は常に同じ
タイミングでリセットされる。このため、第１のゲート
回路８と第２のゲート回路９はいずれも入力端子１より
水平同期信号が入力されてからＴｃ−Ｔｊ経過した後に
開状態となり、入力端子１よりＴｃ毎に入力される水平
同期信号は第１のゲート回路８及び第２のゲート回路９
の両方を通過することができる。したがって自走同期パ
ルス発生回路６において自走同期パルスは発生されず、
同期パルス生成回路１０から出力端子１２を介して出力
される同期信号は入力端子１から入力される水平同期信
号と同じものとなる。

【００３７】図３は、周期の短い擬似同期パルスが４回
連続して入力端子１より入力された例を示している。こ
れらの周期の短い擬似同期パルスは、いずれも第１のゲ
ート信号と第２のゲート信号の両方が閉状態であるとき
に入力されているため、第１のゲート回路８と第２のゲ
ート回路９のいずれも通過することができず、出力端子
１２にはこれらの擬似同期パルスは現れない。

【００３８】図４は入力端子１より周期Ｔｃで入力され
るべき水平同期信号が一つ欠落し、みかけの水平周期が
２Ｔｃになった例を示している。本来入力されるべき水
平同期信号が、第１のゲート信号と第２のゲート信号の
少なくとも一方が開状態を示しているときに検出されな
い場合には、最後の水平同期信号が入力されてから、Ｔ
ｃ＋Ｔｊが経過した時に自走同期パルスが発生する。こ
れを水平同期信号として同期パルス生成回路１０から出
力することによって、周期の大きな変動を防ぐことがで
きる。なお、自走同期パルスが発生したときにはモード
判定回路５の自走モードフラグがセットされるため、第
２のゲート信号が開状態となるのは自走同期パルスが発
生してから、Ｔｃ−２Ｔｊが経過した後、Ｔｃが経過す
るまでの期間である。従って入力端子１より最後の水平
同期信号が入力されてから２Ｔｃ後に入力端子１より入
力される水平同期信号は第１のゲート回路と第２のゲー
ト回路のいずれも通過することができる。

【００３９】図５は入力端子１より入力される水平同期
信号がある時点を境に無信号状態になった例を示してい
る。最初の自走同期パルスは最後の水平同期信号が入力
されてから本来の水平周期Ｔｃより長いＴｃ＋Ｔｊの時
間が経過した時に発生するが、このとき同時に自走モー
ドフラグがセットされるため、二回目以降の自走同期パ
ルスは本来の水平周期Ｔｃで発生する。

【００４０】図６は一定周期Ｔｃで水平同期信号が入力
されているとき、最後の水平同期信号が入力されてか
ら、短い間隔ｔ（ｔ＞Ｔｊ）を置いて水平同期信号が入
力され、その後、再び一定周期Ｔｃでに水平同期信号が
入力される例を示している。本実施形態では、入力端子
１から入力される水平同期信号に急激な位相変化があっ
た場合でも、第１のカウンタ２は入力端子１から水平同
期信号が入力される度にリセットされる。従って、最後
の水平同期信号が入力されてから短い間隔ｔをおいて水
平同期信号の入力があった後、一水平周期Ｔｃが経過し
た時点で入力端子１より入力される水平同期信号は第１
のゲート信号が開状態を示すときに現れることになり、
第１のゲート回路を通過することができる。また、この
ときにはリセット信号発生回路１１においてリセット信
号が発生するので第２のカウンタ４もリセットされ、さ
らにＴｃが経過した時点で入力される水平同期信号は第
２のゲート回路を通過することが可能になる。このよう
に、本実施形態では出力端子１２から短い間隔をおいて
水平同期信号が出力されることが防止され、且つ、出力
信号を入力端子１より入力される水平同期信号に速やか
に同期させることができる。

【００４１】なお、実施の形態１ではモード判定回路５
を用いることにより、自走モードフラグがセットされて
いるときに発生される自走同期パルスの周期をＴｃとす
ることを可能にしているが、自走同期パルスの周期がＴ
ｃよりも長くなっても問題がないときにはモード判定回
路５を省くことができる。

【００４２】また、実施の形態１では第２のゲート回路
の出力を同期パルス発生回路１０に供給しているが、第
２のゲート回路を省き、第１のゲート回路を同期パルス
発生回路１０に供給するようにしても良い。このときに
は、水平同期信号が図６に示すように入力される場合、
自走同期パルスが出力端子１２より出力された直後に入
力端子１から入力される水平同期信号が出力端子１２に
現れることになるが、この構成は、短い時間間隔を置い
て水平同期信号が出力されるのを防ぐことより、出力端
子１２から出力される同期パルスを入力水平同期信号に
速やかに同期させることを優先する場合には有効であ
る。尚、実施の形態１では入力端子１に水平同期信号が
入力されるが、入力端子１に垂直同期信号を入力しても
同じ効果が得られる。

【００４３】実施の形態２．図７は本発明の同期信号処
理回路の実施の形態２の構成を示すブロック図である。
図７において、図１の要素と同じまたは対応する要素に
は同じ符号を付し、その説明は省略する。

【００４４】実施の形態２は、第１のゲート回路８の出
力が同期パルス生成回路１０に供給される点、及び選択
信号発生回路１３が追加され、この選択信号発生回路１
３で発生する選択信号を同期パルス生成回路１０に出力
する点で実施の形態１と異なる。

【００４５】選択信号発生回路１３が発生する選択信号
は、第１のゲート回路８の出力と自走同期パルス発生回
路１３の発生する自走同期パルスのいずれを優先すべき
かを指示する信号である。即ち、選択信号がセットされ
ているときは、同期パルス生成回路１０は第１のゲート
回路８の出力に基づき生成した同期パルスを出力し、選
択信号がクリアされているときには自走同期パルスまた
は第２のゲート回路９の出力に基づき生成した同期パル
スを出力する。ここで、選択信号がセットされるのは、
モード判定回路５が発生する自走モードフラグがクリア
されており、かつ、第１のゲート信号発生回路３が発生
する第１のゲート信号が閉状態を示しているときに、入
力端子１から水平同期信号が入力された場合である。ま
た選択信号がクリアされるのは、第１のゲート信号が開
状態のときに入力端子１から水平同期信号が入力された
とき、及び自走モードフラグがセットされているときに
第２のカウンタ４のカウント値が第３の値と等しくなっ
たときのいずれかである。

【００４６】実施の形態２の同期信号処理回路は、短い
時間間隔を置いて水平同期信号が相次いで出力されるこ
とを防ぎつつ、入力端子１から入力される水平同期信号
の位相が急激に変化した場合でも、実施の形態１に比
べ、出力される同期パルスをより早く入力水平同期信号
に同期させることが可能である。これを図８、図９に示
すタイミングチャートを用いて具体的に説明する。

【００４７】図８は、入力端子１から入力される水平同
期信号が図６と同じ場合についてのものである。最後の
水平同期信号が入力されてから、短い時間ｔの経過後に
水平同期信号が入力端子１より入力されると、その時点
では第１のゲート信号発生回路３が発生する第１のゲー
ト信号は閉状態を示しているので選択信号がセットされ
る。したがってこの最後の水平同期信号が入力されてか
らＴｃ＋Ｔｊが経過した後に自走同期パルス発生回路６
が自走同期パルスを発生しても、同期パルス生成回路１
０はこれを選択しないため、出力端子１２には自走同期
パルスは現れない。一方、自走同期パルスが発生してか
らｔ−Ｔｊ経過後に入力端子１に入力される水平同期信
号は、選択信号がセットされているために、第１のゲー
ト回路８及び同期パルス生成回路１０を通過して出力端
子１２に現れる。実施の形態１の図６のタイミングチャ
ートと図８の実施の形態２のタイミングチャートを比較
すれば明らかなように、実施の形態２は実施の形態１よ
りも、１水平周期Ｔｃだけ早く、出力同期パルスを入力
同期信号に同期させることができる。

【００４８】図９は入力端子１から入力される水平同期
信号がなく、無信号の状態であったところにある時点か
ら水平同期信号が入力端子１から入力されるようになっ
た例を示すものである。無信号の状態では自走モードフ
ラグがセットされており、第２のカウンタ４のカウント
値が第３の値と等しくなったときに自走同期パルス発生
回路６から自走同期パルスが発生するようになっている
ため選択信号はクリアされており、入力端子１からの水
平同期信号の入力が再開されても第１のゲート回路の出
力は選択されないため、短い時間間隔をおいて水平同期
パルスが相次いで出力されることを防止できる。

【００４９】ＶＴＲ再生時には、図８に示すように、垂
直ブランキング期間に含まれる短周期の等価パルスある
いは切り込みパルスが入力端子１から入力される可能性
がある。一方、一般的な映像機器では、ディジタル映像
信号処理に必要な画素クロックを、水平同期信号をＰＬ
Ｌに供給して得ている。映像有効期間になる前に安定し
た周波数の画素クロックをＰＬＬが出力できるようにす
るためには、自走同期パルスではなく正しい水平同期信
号の基準エッジを可能な限り速やかにＰＬＬに供給する
必要がある。したがって図８のような場合では、同期信
号生成回路１０は自走同期パルスを出力することなく、
次に入力される水平同期信号を待つ方が望ましい。

【００５０】また、ＰＬＬから出力される画素クロック
の周波数が、ディジタル映像信号処理回路の最大動作ク
ロック周波数を超えないようにするためには、短周期の
水平同期信号がＰＬＬに供給されないようにすることが
必要である。したがって図９のような場合、同期信号生
成回路１０は、最後の自走同期パルスを出力した後は第
１のゲート回路８の出力を選択することなく、Ｔｃ後に
現れる次の水平同期信号の入力を待つ方が望ましい。こ
のような理由から、実施の形態２は、短周期の水平同期
パルスが出力されることを防ぎつつ、入力端子１から入
力される水平同期信号の位相が急激に変化した場合、出
力を実施の形態１に比べてすばやく入力される水平同期
信号に同期させることを可能にする構成を有する。

【００５１】実施の形態３．実施の形態３は、水平同期
信号を実施の形態２の同期信号処理回路で処理し、垂直
同期信号を実施の形態１の同期信号処理回路で処理する
ように構成されている。

【００５２】図１０は本発明の実施の形態３の同期信号
処理回路の構成図である。図１０において１４は水平同
期信号を入力する入力端子、１５は垂直同期信号を入力
する入力端子、１６は水平同期信号処理回路、１７は水
平周期計測回路、１８は水平同期パルスの出力端子、１
９は垂直同期信号処理回路、２０は垂直同期パルスの出
力端子である。

【００５３】水平同期信号処理回路１６の構成及び動作
は実施の形態２の同期信号処理回路と同様であるが、第
１の値、第２の値、第３の値、第４の値を水平周期計測
回路１７で計測した入力水平同期信号の周期に基づいて
設定する点で異なる。

【００５４】水平周期計測回路１７は、例えば、水平期
間の長さが互いにほぼ等しい水平同期信号が３２ライン
（３２水平期間）分入力される度に、その計測値を更新
する。具体的には、連続する２つの水平同期信号の水平
期間に関して、先行の同期信号の水平期間とそれに続く
信号の水平期間の差の絶対値が先行の信号の水平期間の
１／６４以下である場合には、後の信号の水平期間は先
行の信号の水平期間とほぼ等しいとみなす。水平周期計
測回路１７は、互いにほぼ等しいとみなした水平期間を
積算して行き、３２ライン連続してほぼ等しいとみなし
た水平期間が積算された場合には、積算値の１／３２の
値を計測周期として水平同期信号処理回路１６に出力す
る。連続する２つの水平同期信号の水平期間が異なると
判断された場合には、今までの積算値をリセットし、積
算をやり直す。

【００５５】水平同期信号処理回路１６は、例えば、水
平周期計測回路１７からの計測周期をＴｃとし、Ｔｃの
１／３２をＴｊとすることにより、第１の値、第２の
値、第３の値、第４の値をそれぞれ設定することができ
る。これにより、水平同期信号処理回路１６は外部から
の制御や設定を行わなくても、任意の水平周波数に対応
することができる。

【００５６】一方、垂直同期信号処理回路１９は、水平
同期信号処理回路１６から出力される水平同期信号の基
準エッジを第１のカウンタ２及び第２のカウンタ４にク
ロックとして供給する点を除けば、実施の形態１の同期
信号処理回路と同じである。垂直期間は水平期間に比べ
て非常に長いため、第１のカウンタ２や第２のカウンタ
４が水平同期信号処理回路１６で用いるクロックと同じ
クロックをカウントするようにすると、カウンタのビッ
ト数が多くなり回路規模が増大する。したがって実施の
形態３では、垂直同期信号処理回路の第１のカウンタ２
及び第２のカウンタ４には水平同期信号の基準エッジを
クロックとして供給し、第１の値、第２の値、第３の
値、第４の値を、水平ライン数を単位とする値とするこ
とにより、垂直同期信号処理回路の回路規模を小さくし
ている。

【００５７】実施の形態２で述べたように水平同期信号
処理回路１６は入力端子１４より入力される水平同期信
号に短周期の擬似同期パルスが含まれていたり、欠落が
あっても、安定した一定周期の水平同期信号を発生する
ことができるため、垂直同期信号の処理を水平ライン数
に基づいて行ったとしても、実用上十分な精度の垂直同
期信号を得ることができる。

【００５８】実施の形態３では、垂直同期信号処理回路
１９には、入力信号の垂直周期を計測する回路は設けて
いないが、水平周期計測回路１７と同様な回路を用意
し、入力される垂直同期信号の周期を計測するようにす
れば、ＰＣ信号など様々な垂直周期を持つ垂直同期信号
を処理することができ、また、ＮＴＳＣ、ＰＡＬなどの
異なる規格に対応することができる。

【００５９】なお、垂直同期信号は一般的にはＰＬＬに
より再生される画素クロックの周波数に影響しないた
め、実施の形態３では、垂直同期処理には実施の形態１
の同期信号処理回路を用いたが、垂直同期信号処理に実
施の形態２の同期信号処理回路を用いることもできる。

【００６０】

【発明の効果】この発明は、以上に説明したように構成
されているので、以下に示すような効果を得ることがで
きる。

【００６１】請求項１に記載の発明によれば、入力され
る同期信号に混入する擬似同期パルスを除去し、欠落し
た同期信号を補償するだけでなく、入力同期信号の位相
が急激に変化した場合でも出力信号を速やかに入力同期
信号に追随させることができる同期信号処理回路が得ら
れる。

【００６２】請求項２に記載の発明によれば、入力同期
信号に混入する擬似同期パルスを除去し、欠落した同期
信号を補償するだけでなく、入力同期信号の位相が急激
に変化した場合でも出力信号を速やかに入力同期信号に
追随させることができ、且つ、短周期の水平同期信号が
出力されることを防止できる同期信号処理回路が得られ
る。

【００６３】請求項３に記載の発明によれば、請求項１
または２に記載の同期信号処理回路において、入力が無
信号状態になった場合でも入力同期信号と同じ周期の同
期パルスを連続的に出力することが可能になる。

【００６４】請求項４に記載の発明によれば、請求項３
に記載の同期信号処理回路において、短周期の水平同期
信号を出力することを防止でき、且つ、入力同期信号の
位相が急激に変化した場合でも出力信号をより速やかに
入力同期信号に追随させることができる。

【００６５】請求項５に記載の発明によれば、請求項１
から４のいずれかに記載の同期信号処理回路において、
回路規模を大きくすることなく、入力垂直同期信号の位
相が急激に変化した場合でも出力信号を速やかに入力さ
れる垂直同期信号に追随させることを可能にする。

【００６６】請求項６に記載の発明によれば、請求項３
に記載の同期信号処理回路において、外部からの調整や
制御を要することなく、任意の周波数の同期信号に対応
することが可能になる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１の同期信号処理回路の
構成を示すブロック図である。

【図２】 実施の形態１の同期信号処理回路の動作を説
明するタイミングチャートである。

【図３】 実施の形態１の同期信号処理回路の動作を説
明するタイミングチャートである。

【図４】 実施の形態１の同期信号処理回路の動作を説
明するタイミングチャートである。

【図５】 実施の形態１の同期信号処理回路の動作を説
明するタイミングチャートである。

【図６】 実施の形態１の同期信号処理回路の動作を説
明するタイミングチャートである。

【図７】 本発明の実施の形態２の同期信号処理回路の
構成を示すブロック図である。

【図８】 実施の形態２の同期信号処理回路の動作を説
明するタイミングチャートである。

【図９】 実施の形態２の同期信号処理回路の動作を説
明するタイミングチャートである。

【図１０】 本発明の実施の形態３の同期信号処理回路
の構成を示すブロック図である。

【図１１】 従来の同期信号処理回路の構成図である。

【図１２】 従来の同期信号処理回路の動作を説明する
タイミングチャートである。

【図１３】 従来の同期信号処理回路の動作を説明する
タイミングチャートである。

【図１４】 従来の同期信号処理回路の動作を説明する
タイミングチャートである。

【図１５】 従来の同期信号処理回路の動作を示すタイ
ミングチャートである。

【図１６】 従来の同期信号処理回路の動作を示すタイ
ミングチャートである。

【符号の説明】

１，１４，２０ 入力端子、 ２ 第１のカウンタ、
３ 第１のゲート信号発生回路、 ４ 第２のカウン
タ、 ５ モード判定回路、 ６ 自走同期パルス発生
回路、 ７ 第２のゲート信号発生回路、 ８ 第１の
ゲート回路、 ９第２のゲート回路、 １０ 同期パル
ス生成回路、 １１ リセット信号発生回路、 １２，
２７ 出力端子、 １３ 選択信号発生回路、 １４
水平同期信号入力端子、 １５ 垂直同期信号入力端
子、 １６ 水平同期信号処理回路、 １７ 水平周期
計測回路、 １８ 水平同期信号出力端子、 １９ 垂
直同期信号処理回路、 ２０ 垂直同期信号出力端子。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C020 AA01 AA31 CA13 5C082 AA01 AA02 BA41 BC03 CA85 EA14 MM01

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力される第１の同期信号に基づき第２
   の同期信号を生成して出力する同期信号処理回路におい
   て、 一定周波数のクロックをカウントし、前記第１の同期信
   号の入力が検出される度にリセットされる第１のカウン
   タと、 前記第１のカウンタのカウント値が第１の値に達したと
   きに開状態に変化し、前記第１のカウンタがリセットさ
   れたとき、及び前記第１のカウンタのカウント値が前記
   第１の値より大きい第２の値に達したときに閉状態に変
   化する第１のゲート信号を発生する第１のゲート信号発
   生回路と、 前記クロックをカウントし、リセット信号が入力される
   度にリセットされる第２のカウンタと、 前記第２のカウンタのカウント値が前記第２の値に達し
   たときに自走同期パルスを発生する自走同期パルス発生
   回路と、 前記第２のカウンタのカウント値が前記第１の値に達し
   たときに開状態に変化し、前記第２のカウンタがリセッ
   トされたときに閉状態に変化する第２のゲート信号を発
   生する第２のゲート信号発生回路と、 前記第１のゲート信号及び前記第２のゲート信号の少な
   くとも一方が開状態を示す期間は前記第１の同期信号を
   通過させ、それ以外は前記第１の同期信号を阻止する第
   １のゲート回路と、 前記第１のゲート回路から前記第１の同期信号が力され
   たとき、及び前記自走同期パルス発生回路から前記自走
   同期パルスが入力されたときに、同期パルスを生成し前
   記第２の同期信号として外部に出力する同期パルス生成
   回路と、 前記第１のゲート回路から前記第１の同期信号が入力さ
   れたとき、及び前記自走同期パルス発生回路から前記自
   走同期パルスが入力されたときに前記リセット信号を前
   記第２のカウンタに出力するリセット信号発生回路と、 を備えることを特徴とする同期信号処理装置。
2. 【請求項２】 入力される第１の同期信号に基づき第２
   の同期信号を生成して出力する同期信号処理回路におい
   て、 一定周波数のクロックをカウントし、前記第１の同期信
   号の入力が検出される度にリセットされる第１のカウン
   タと、 前記第１のカウンタのカウント値が第１の値に達したと
   きに開状態に変化し、前記第１のカウンタがリセットさ
   れたとき、及び前記第１のカウンタのカウント値が前記
   第１の値より大きい第２の値に達したときに閉状態に変
   化する第１のゲート信号を発生する第１のゲート信号発
   生回路と、 前記クロックをカウントし、リセット信号が入力される
   度にリセットされる第２のカウンタと、 前記第２のカウンタのカウント値が前記第２の値に達し
   たときに自走同期パルスを発生する自走同期パルス発生
   回路と、 前記第２のカウンタのカウント値が前記第１の値に達し
   たときに開状態に変化し、前記第２のカウンタがリセッ
   トされたときに閉状態に変化する第２のゲート信号を発
   生する第２のゲート信号発生回路と、 前記第１のゲート信号及び前記第２のゲート信号の少な
   くとも一方が開状態を示す期間は前記第１の同期信号を
   通過させ、それ以外は前記第１の同期信号を阻止する第
   １のゲート回路と、 前記第２のゲート信号が開状態を示す期間は前記第１の
   同期信号を通過させ、それ以外は前記第１の同期信号を
   阻止する第２のゲート回路と 前記第２のゲート回路から前記第１の同期信号が入力さ
   れたとき、及び前記自走同期パルス発生回路から前記自
   走同期パルスが入力されたときに、同期パルスを生成
   し、前記第２の同期信号として外部に出力する同期パル
   ス生成回路と、 前記第１のゲート回路から前記第１の同期信号が入力さ
   れたとき、及び前記自走同期パルス発生回路から前記自
   走同期パルスが入力されたときに前記リセット信号を前
   記第２のカウンタに出力するリセット信号発生回路と、 を備えることを特徴とする同期信号処理装置。
3. 【請求項３】 前記第２のカウンタのカウント値が前記
   第２の値に達したときにセットされ、前記第１の同期信
   号が前記第１のゲート回路を通過したときにクリアされ
   る自走モードフラグを生成するモード判定回路を更に備
   え、 前記自走同期パルス発生回路は、前記自走モードフラグ
   がクリアされているときは前記第２のカウンタのカウン
   ト値が前記第２の値に達したときに、前記自走モードフ
   ラグがセットされているときには、前記第２のカウンタ
   のカウント値が前記第１の値より大きく前記第２の値よ
   り小さい第３の値に達したときに前記自走同期パルスを
   発生し、 前記第２のゲート信号発生回路は、前記自走モードフラ
   グがクリアされているときは前記第２のカウンタのカウ
   ント値が前記第１の値に達したときに前記第２のゲート
   信号を開状態に変化させ、前記自走モードフラグがセッ
   トされているときは前記第２のカウンタのカウント値が
   前記第１の値より小さい第４の値に達したときに前記第
   ２のゲート信号を開状態に変化させることを特徴とする
   請求項１または２に記載の同期信号処理回路。
4. 【請求項４】 前記自走モードフラグがクリアされてお
   り、且つ前記第１のゲート信号が閉状態を示している期
   間に前記第１の同期信号の入力が検出されたときにセッ
   トされ、前記自走モードフラグがセットされているとき
   に前記第２のカウンタのカウント値が前記第３の値に達
   したとき、及び前記自走モードフラグの状態に関らず前
   記第１の同期信号が前記第１のゲートを通過したときに
   クリアされる選択信号を発生する選択信号発生回路を更
   に備え、 前記同期パルス生成回路は、前記選択信号がクリアされ
   ているときは前記第２のゲート回路から前記第１の同期
   信号が入力されたとき、及び前記自走同期パルス発生回
   路から前記自走同期パルスが入力されたときに同期パル
   スを生成し、前記第２の同期信号として外部に出力し、
   前記選択信号がセットされているときは前記第１のゲー
   トを通過した前記第１の同期信号を前記第２の同期信号
   として外部に出力することを特徴とする請求項３に記載
   の同期信号処理回路。
5. 【請求項５】 前記第１の同期信号は、垂直同期信号で
   あり、前記第１及び第２のカウンタには、前記クロック
   として水平同期信号が供給されることを特徴とする請求
   項１から４のいずれか一項に記載の同期信号処理回路。
6. 【請求項６】 入力される前記第１の同期信号の周期を
   計測する周期計測回路と、前記第１から第４の値を該周
   期計測回路の計測した周期の値により設定する手段とを
   更に備えることを特徴とする請求項３に記載の同期信号
   処理回路。