JP2002141796A - 同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 同期信号出力の周期変動を抑制することがで
き、広い範囲の周期を持つ入力の同期信号に対応するこ
とができる同期回路を提供する。 【解決手段】 同期信号ＶＩの入力のたびに計数値をリ
セットするカウンタ４と、このカウンタ４のリセット直
前の計数値Ｎｉを保持するレジスタ５と、リセット信号
発生回路３５と、リセット信号ＲＳが入力されるたびに
計数値をリセットするカウンタ１０と、このカウンタ１
０のリセット直前の計数値Ｎｏを保持するレジスタ１１
と、リセット信号ＲＳに基づいて同期信号ＶＯを生成す
る同期パルス生成回路１２とを有し、リセット信号ＲＳ
の発生タイミングは、カウンタ１０の計数値が所定値Ｎ
と等しくなったときであるか、カウンタ１０の計数値と
Ｎｏとの差の絶対値が所定の周期変動の許容値Ｎｊ以下
である期間内に、同期信号ＶＩの基準エッジが入力され
たときのいずれかである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表示装置又は記録
再生装置等の映像機器に用いられる同期回路に関し、特
に、入力される同期信号の周期変動を抑制して周期変動
の少ない安定な同期信号を出力する同期回路に関するも
のである。

【０００２】

【従来の技術】一般に、映像機器において映像の表示又
は記録に用いられる同期信号は、安定な周期を持つこと
が要求される。しかし、入力が無信号状態になっている
ときには同期信号は検出されず、またアンテナで受信さ
れる電波が弱過ぎる場合や、受信チャンネルの切り替え
が行われた直後等には、一時的に同期信号の周期が乱れ
ることがある。このため、入力された同期信号の周期が
乱れた場合であっても、周期変動の少ない安定な同期信
号を生成する方法が、例えば、特許第２，５８４，３０
９号公報に提案されている。図１０は、この同期回路の
構成を示すブロック図である。

【０００３】図１０において、２２は垂直同期信号が入
力される入力端子、２３は同期微分回路、２４はゲート
信号発生回路、２５はリセット信号発生回路、２６はカ
ウンタである。同期微分回路２３は、入力端子２２から
入力された垂直同期信号の基準エッジを検出する。ゲー
ト信号発生回路２４は、同期微分回路２３の出力と後述
する第２の比較器３０、第３の比較器３１、無信号検出
回路３２の出力とに基づいてゲート信号を生成する。リ
セット信号発生回路２５は、ゲート信号発生回路２４、
同期微分回路２３、及び後述する第１の比較器２９の出
力に基づいてリセット信号を生成する。カウンタ２６
は、クロックに同期して計数を行い、リセット信号発生
回路２５の出力であるリセット信号によって計数値をリ
セットする。

【０００４】また、図１０において、２７は入力端子、
２８は自走周期選択回路である。入力端子２７には、ゲ
ートを開閉するタイミングを決定する２つの異なる値
と、出力信号の自走周期を決定する２つの異なる値の合
計４個のパラメータが入力される。自走周期選択回路２
８は、後述する無信号検出回路３２の出力に応じて入力
端子２７から入力される２つの異なる自走周期のいずれ
か一方を選択する。

【０００５】また、図１０において、２９は第１の比較
器、３０は第２の比較器、３１は第３の比較器、３２は
無信号検出回路、３３は出力制御回路、３４は垂直同期
信号の出力端子である。第１の比較器２９は、カウンタ
２６の出力と自走周期選択回路２８で選択された自走周
期を比較する。第２の比較器３０は、カウンタ２６の出
力と入力端子２７から入力されたパラメータを比較して
ゲートを閉じるタイミングを検出する。第３の比較器３
１は、カウンタ２６の出力と入力端子２７から入力され
たパラメータを比較してゲートを開くタイミングを検出
する。無信号検出回路３２は、同期微分回路２３の出力
と第１の比較器２９の出力から入力端子２２より入力さ
れる垂直同期信号の状態を検出する。出力制御回路３３
は、リセット信号発生回路２５、第１の比較器２９、第
２の比較器３０の出力に基づいて短い周期の垂直同期信
号が発生することを防止する。

【０００６】図１０に示される同期回路は以下のように
動作する。同期微分回路２３は、入力端子２２から入力
される垂直同期信号の基準エッジを検出する毎にハイレ
ベルを出力する。ゲート信号発生回路２４は、第３の比
較器３１がゲートを開くタイミングを検出した後に立ち
上がり、同期微分回路２３がハイレベルを出力するか、
第２の比較器３０がゲートを閉じるタイミングを検出す
るか、無信号検出回路３２が無信号状態を検出してハイ
レベルを出力するかのいずれかの状態になった後に立ち
下がる。リセット信号発生回路２５は、ゲート信号発生
回路２４の出力がローレベルであるときにゲートを閉じ
て同期微分回路２３の出力を阻止し、ハイレベルである
ときにゲートを開いて同期微分回路２３の出力を通過さ
せ、これをカウンタ２６のリセット信号としてカウンタ
２６に出力する。また、リセット信号発生回路２５は、
カウンタ２６の計数値が自走周期選択回路２８によって
選択された自走周期まで達したことを第１の比較器２９
が検出したときにも、リセット信号を発生する。

【０００７】入力端子２７から入力される４個のパラメ
ータのうち、出力信号の出力周期を決定する２つの異な
る値は、テレビジョン信号の規格等に規定されている垂
直周期と、それよりも若干長い周期に相当する。自走周
期選択回路２８は、無信号検出回路３２の出力が無信号
状態を検出してハイレベルを出力しているときには規格
に規定されている垂直周期を選択し、ローレベルを出力
しているときには規格に規定されている垂直周期よりも
若干長い周期を選択して出力する。無信号検出回路３２
にはシフトレジスタが内蔵されており、同期微分回路２
３がハイレベルを出力したときには初段のシフトレジス
タにハイレベルを設定し、カウンタ２６の計数値が自走
周期選択回路２８によって選択された自走周期まで達し
たことを第１の比較器２９が検出したときにはローレベ
ルを設定する。初段のレジスタに値が設定されるときに
は同時に各段のレジスタ値を次段のレジスタにシフトさ
せる。従って、入力端子２２から垂直同期信号が入力さ
れない無信号状態が一定期間続くと、全てのレジスタは
ハイレベルになる。無信号検出回路３２は内蔵シフトレ
ジスタのレジスタ値が全てハイレベルであるときにはハ
イレベルを出力し、それ以外のときにはローレベルを出
力する。出力制御回路３３は、カウンタ２６の計数値が
自走周期選択回路２８によって選択された自走周期まで
達したことを第１の比較器２９が検出してからゲート信
号発生回路２４においてゲートが閉じられるまでの間、
リセット信号発生回路２５の出力であるリセット信号の
通過を阻止する。

【０００８】このような従来の垂直同期回路において
は、極端に長い又は短い垂直同期信号の発生を抑え、入
力端子２２から垂直同期信号が入力されない無信号状態
になったときにも安定した周期を持つ垂直同期信号を発
生させることができる。

【０００９】図１１（ａ）から（ｄ）まではそれぞれ、
同期微分回路２３の出力信号、カウンタ２６の計数値、
ゲート信号発生回路２４から出力されるゲート信号、リ
セット信号発生回路２５で発生するリセット信号、無信
号検出回路３２の出力信号、出力端子３４から出力され
る垂直同期信号を示すタイミングチャートである。

【００１０】図１１（ａ）は、入力端子２２から入力さ
れる垂直同期信号の周期が極端に短くなった場合に、垂
直同期回路から短い周期の垂直同期信号が出力されるの
を阻止する様子を示す。図１１（ａ）において、Ｔ１は
同期微分回路２３の出力がハイレベルになってからゲー
トが開くまでの期間を示す。ゲートが開くタイミング
は、カウンタ２６の計数値がＮ１になるときである。ゲ
ートが閉じている間は同期微分回路２３の出力がリセッ
ト信号発生回路２５を通過できないため、リセット信号
は発生せず、出力端子３４には短い周期の同期信号は現
れない。

【００１１】図１１（ｂ）は、入力端子２２から入力さ
れる垂直同期信号の周期が一時的に極端に長くなった場
合に、自走の垂直同期信号を発生する様子を示す。図１
１（ｂ）において、Ｔ２は規格に規定されている垂直周
期よりも若干長い周期に相当する期間を示す。垂直同期
信号が入力端子２２から定期的に入力されている間は、
無信号検出回路３２の出力がローレベルとなるため、自
走周期選択回路２８において選択される自走周期は規格
に規定されている垂直周期よりも若干長いＴ２となる。
このときのカウンタ２６の計数値はＮ２であるとし、第
１の比較器２９がこのタイミングを検出したときに、リ
セット信号発生回路２５はリセット信号を発生する。ま
た、Ｔ３はカウンタ２６がＮ２を計数してからゲート信
号発生回路２４が第２の比較器３０の出力に基づいてゲ
ートを閉じるまでの期間を示しており、ｔはＴ３よりも
短いある期間を示している。自走の垂直同期信号を発生
してからＴ３の期間が経過するまでに入力端子２２から
入力される垂直同期信号は、出力制御回路３３によって
出力を阻止され、出力端子３４には現れない。

【００１２】図１１（ｃ）は、入力端子２２に入力され
る垂直同期信号がなくなり、無信号状態になった場合
に、一定の周期を持つ自走の垂直同期信号を発生する様
子を示す。図１１（ｃ）において、Ｔ４は規格に規定さ
れている垂直周期に相当する期間である。無信号検出回
路３２に４ビットシフトレジスタを使用した場合には、
垂直同期信号の入力がない場合に自走の垂直同期信号が
４回発生したときにシフトレジスタのレジスタ値が全て
ハイレベルとなって無信号検出回路３２の出力はハイレ
ベルとなり、これ以後に自走周期選択回路２８において
選択される自走周期はＴ２からＴ４に変化する。

【００１３】図１１（ｄ）は、無信号検出回路が無信号
状態を検出しているときに入力端子２２から垂直同期信
号が入力されるようになった場合に、出力端子３４から
出力される垂直同期信号を入力の垂直同期信号に同期す
るように引き込む様子を示す。入力端子２２から垂直同
期信号が入力されると、無信号検出回路３２の出力はハ
イレベルからローレベルに変化し、それに伴って自走周
期選択回路２８は自走周期をＴ４からＴ２に切り替え
る。Ｔ２は規格に規定されている垂直周期よりも若干長
い周期に相当するから、入力端子２２から入力される垂
直同期信号の周期がＴ４に近いときには、当初ゲート信
号発生回路２４で発生するゲート信号によって阻止され
ていた同期微分回路２３の出力は、適当な時間が経過し
た後にゲート信号が開状態である期間に現れ、入出力間
の垂直同期信号の同期が達成される。

【００１４】

【発明が解決しようとする課題】しかしながら、上記し
た従来の垂直同期回路は、ＮＴＳＣやＰＡＬ等の限られ
た幾つかの規格に適用することを想定したものである。
従って、上記垂直同期回路を、上記規格以外の非標準信
号を含む多くの映像信号フォーマットについて、広い範
囲の垂直周期に対応させることは困難である。

【００１５】広い範囲の垂直周期に対応するためには、
ゲートが開く期間Ｔ１を小さくし、自走周期Ｔ２を大き
な値としなければならない。このようにすると期間Ｔ１
に近い周期を持つ垂直同期信号が入力されているときで
も、垂直同期回路が自走状態になるときは一時的に垂直
周期が自走周期Ｔ２と同じ値に大きく変動することにな
る。逆に、自走周期Ｔ２に近い周期を持つ垂直同期信号
が一時的に乱れて期間Ｔ１に近い周期になったとして
も、このときゲートは開状態になっているため短い周期
の垂直同期信号は出力端子３４からそのまま出力され、
出力の垂直同期信号にやはり大きな周期変動が生じてし
まうという問題があった。

【００１６】一方、安定な垂直周期を得るために期間Ｔ
１をなるべく大きく、自走周期Ｔ２をなるべく小さくす
ると、そのままでは広い範囲の垂直周期に対応すること
ができないので、入力される映像信号のフォーマットを
何らかの方法で判別し、その判別結果に応じて入力端子
２７から入力される制御パラメータを適切な値に設定し
直す必要がある。しかし、無数に存在する規格外の非標
準信号までを含めた場合、全てのフォーマットを正確に
判別することは一般的に困難である。例えば、フォーマ
ットの誤判別によって入力端子２２から入力される垂直
同期信号の周期とＴ２がほぼ同じ値に設定されてしまっ
た場合や、非常に安定な垂直周期を得るためにＴ２をな
るべく小さい値に設定する必要が生じた場合等には、図
１１（ｄ）のような場合に入出力間の垂直同期信号に周
期の差がほとんどなくなってしまうため、入出力間の垂
直同期信号を同期させる同期過程に非常に長い時間がか
かってしまうという問題があった。

【００１７】そこで、本発明は、上記したような従来技
術の課題を解決するためになされたものであり、その目
的とするところは、出力される同期信号の周期変動を抑
制しつつ、広い範囲の周期を持つ入力の同期信号に対応
することができる同期回路を提供することにある。

【００１８】

【課題を解決するための手段】請求項１に係る同期回路
は、入力された第１の同期信号に基づいて第２の同期信
号を生成するものであって、所定のクロックで計数を行
い、第１の同期信号の基準エッジが入力されるたびに計
数値をリセットする第１のカウンタと、第１のカウンタ
がリセットされる直前の計数値Ｎｉを保持する第１のレ
ジスタと、リセット信号を発生するリセット信号発生回
路と、所定のクロックで計数を行い、リセット信号発生
回路が発生するリセット信号が入力されるたびに計数値
をリセットする第２のカウンタと、第２のカウンタがリ
セットされる直前の計数値Ｎｏを保持する第２のレジス
タと、リセット信号発生回路が発生したリセット信号に
基づいて第２の同期信号を生成する同期パルス生成回路
とを有し、前記リセット信号発生回路がリセット信号を
発生するタイミングは、第２のカウンタの計数値が所定
値Ｎと等しくなったときであるか、第２のカウンタの計
数値とＮｏとの差の絶対値が所定の周期変動の許容値Ｎ
ｊ以下である期間内に、第１の同期信号の基準エッジが
入力されたときのいずれかであり、前記Ｎの値は、少な
くともＮｉに基づいて決定される所定の基準値ＮｒがＮ
ｏの値と等しいときにはＮｒに等しい値であり、Ｎｒが
Ｎｏの値よりも大きいときにはＮｏより大きく（Ｎｏ＋
Ｎｊ）以下の値であり、ＮｒがＮｏの値よりも小さいと
きには（Ｎｏ−Ｎｊ）以上でＮｏより小さい値であるこ
とを特徴としている。

【００１９】また、請求項２に係る同期回路は、リセッ
ト信号発生回路が、少なくとも第１の同期信号の基準エ
ッジと前記第２のカウンタの計数値に基づいてタイミン
グ信号を発生するタイミング信号発生回路と、第２のカ
ウンタの計数値が所定値以上になってからリセット信号
発生回路がリセット信号を発生するまでの期間に開状態
になり、それ以外のときには閉状態になるゲート信号を
出力するゲート信号発生回路と、ゲート信号が開状態で
あるときにはタイミング信号を通過させてリセット信号
として出力し、ゲート信号が閉状態であるときにはタイ
ミング信号の通過を阻止するゲート回路とを有すること
を特徴としている。

【００２０】また、請求項３に係る同期回路は、第１の
カウンタがリセットされる直前の計数値Ｎｉが、所定の
第１の期間にわたって、所定の下限値Ｎａ以上かつ所定
の上限値Ｎｂ未満であるときには第１のモード判定信号
を出力し、Ｎｉが所定の第２の期間にわたってＮａ未満
あるいはＮｂ以上であるときには第２のモード判定信号
を出力し、いずれも満たされないときには直前に出力さ
れていたモード判定信号を出力するモード判定回路を有
し、モード判定回路から第２のモード判定信号が出力さ
れているときには、第２のカウンタの計数値とＮｏとの
差の絶対値がＮｊ以下である期間内に、第１の同期信号
の基準エッジが入力されても、リセット信号発生回路が
リセット信号を発生しないことを特徴としている。

【００２１】また、請求項４に係る同期回路は、第１の
カウンタがリセットされる直前の計数値Ｎｉに基づい
て、下限値Ｎａと上限値Ｎｂを変更する外部回路を有す
ることを特徴としている。

【００２２】また、請求項５に係る同期回路は、モード
判定回路が第１のモード判定信号を出力しているときに
は、基準値Ｎｒの値を（Ｎｉ＋Ｎｊ）又は（Ｎｉ−Ｎ
ｊ）とし、モード判定回路が第２のモード判定信号を出
力しているときには、基準値Ｎｒの値を所定の自走周期
Ｎｆとすることを特徴としている。

【００２３】また、請求項６に係る同期回路は、第１の
カウンタがリセットされる直前の計数値Ｎｉに基づい
て、自走周期Ｎｆを変更する外部回路を有することを特
徴としている。

【００２４】また、請求項７に係る同期回路は、第１の
レジスタに保持されている値と第２のレジスタに保持さ
れている値が等しいとき、またはリセット信号発生回路
が第１の同期信号の基準エッジが入力されたタイミング
でリセット信号を発生したときのいずれかの場合には、
基準値ＮｒをＮｉより大きく、かつ、（Ｎｉ＋Ｎｊ）よ
りも小さい値とすることを特徴としている。

【００２５】また、請求項８に係る同期回路は、入力さ
れた第１の同期信号の基準エッジを選択的に出力するノ
イズマスク回路を有し、ノイズマスク回路は、第１のカ
ウンタの計数値が所定値以下である場合には第１の同期
信号の基準エッジを出力せず、第１のカウンタは、ノイ
ズマスク回路から出力された第１の同期信号の基準エッ
ジによって計数値をリセットすることを特徴としてい
る。

【００２６】また、請求項９に係る同期回路は、第１の
同期信号の基準エッジが入力されたときの第２のカウン
タの計数値、またはリセット信号発生回路がリセット信
号を発生したときの第１のカウンタの計数値のいずれか
の値を所定の閾値と比較することによって、第１の同期
信号の基準エッジがリセット信号に対して遅れている、
または進んでいることを検出する位相検出回路を有し、
モード判定回路が第１のモード判定信号を出力してお
り、かつ位相検出回路によって第１の同期信号の基準エ
ッジがリセット信号に対して進んでいると判定されたと
きには、基準値Ｎｒを（Ｎｉ−Ｎｊ）以上Ｎｉ以下の値
に設定し、モード判定回路が第１のモード判定信号を出
力しており、かつ位相検出回路によって第１の同期信号
の基準エッジがリセット信号に対して送れていると判定
されたときには、ＮｒをＮｉ以上（Ｎｉ＋Ｎｊ）以下の
値に設定することを特徴としている。

【００２７】また、請求項１０に係る同期回路は、リセ
ット信号発生回路がステートマシンを有し、ステートマ
シンは少なくとも第１のカウンタがリセットされる直前
の計数値Ｎｉに基づいて状態遷移を行い、基準値Ｎｒは
少なくともステートマシンの状態に応じて決定されるこ
とを特徴としている。

【００２８】

【発明の実施の形態】実施の形態１ 図１は、本発明の実施の形態１に係る同期回路の構成を
示すブロック図である。図１において、１は垂直同期信
号ＶＩが入力される入力端子、２は所定の制御パラメー
タが入力される入力端子である。入力端子２に入力され
る制御パラメータとしては、出力される垂直同期信号Ｖ
Ｏの周期変動の許容値Ｎｊ、同期範囲の下限値Ｎａ、同
期範囲の上限値Ｎｂ、及び自走周期Ｎｆがある。

【００２９】また、図１において、３は同期微分回路、
４は第１のカウンタ、５は第１のレジスタである。同期
微分回路３は、入力端子１から入力された垂直同期信号
ＶＩの基準エッジを検出する。第１のカウンタ４は、ク
ロックに同期して計数を行い、同期微分回路３が基準エ
ッジを検出する毎に計数値をリセットする。第１のレジ
スタ５は、同期微分回路３が基準エッジを検出したとき
の第１のカウンタ４の計数値Ｎｉを、入力端子１から入
力される垂直同期信号ＶＩの周期に相当する値として保
持する。

【００３０】また、図１において、６はモード判定回
路、７はタイミング信号発生回路、８はゲート信号発生
回路、９はゲート回路である。尚、タイミング信号発生
回路７、ゲート信号発生回路８、及びゲート回路９は、
リセット信号発生部３５を構成する。モード判定回路６
は、入力端子１から入力される垂直同期信号ＶＩの同期
範囲の下限値Ｎａ及び上限値Ｎｂに基づいて、垂直同期
信号ＶＩの周期が所定の同期範囲内にあるか否かを判定
する。タイミング信号発生回路７は、入力端子２から入
力される周期変動の許容値Ｎｊと自走周期Ｎｆ、同期微
分回路３の出力、第１のレジスタ５の出力、モード判定
回路６の出力、後述する第２のカウンタ１０の出力、及
び第２のレジスタ１１の出力に基づいて、タイミング信
号ＴＳを生成する。ゲート信号発生回路８は、周期変動
の許容値Ｎｊと後述する第２のカウンタ１０の出力とに
基づいてゲート信号ＧＳを生成する。ゲート回路９は、
タイミング信号発生回路７から出力されるタイミング信
号ＴＳとゲート信号発生回路８から出力されるゲート信
号ＧＳとに基づいて、第２のカウンタ１０をリセットす
るリセット信号ＲＳを出力する。

【００３１】また、図１において、１０は第２のカウン
タ、１１は第２のレジスタ、１２は同期パルス生成回
路、１３は同期パルス生成回路１２で生成された垂直同
期信号ＶＯを出力する出力端子である。第２のカウンタ
１０は、クロックに同期して計数を行い、ゲート回路９
がリセット信号ＲＳを出力する毎に計数値をリセットす
る。また、第２のレジスタ１１は、ゲート回路９がリセ
ット信号ＲＳを出力したときの第２のカウンタ１０の計
数値Ｎｏを、出力端子１３から出力される垂直同期信号
ＶＯの周期に相当する値として保持する。同期パルス生
成回路１２は、計数値Ｎｏに基づいて垂直同期信号ＶＯ
を生成する。

【００３２】図１に示される同期回路は、以下のように
動作する。先ず、同期微分回路３は、入力端子１に入力
された垂直同期信号ＶＩの基準エッジを検出する毎にハ
イレベルを出力する。第１のカウンタ４は、同期微分回
路３がハイレベルを出力する毎に計数値を０にリセット
する。第１のレジスタ５は、同期微分回路３がハイレベ
ルを出力したときの第１のカウンタ４の計数値Ｎｉを、
垂直同期信号ＶＩの垂直周期に相当する値として保持す
る。モード判定回路６は、同期微分回路３がハイレベル
を出力したときの第１のカウンタ４の計数値Ｎｉが所定
の下限値Ｎａ以上であり、且つ、所定の上限値Ｎｂ未満
であるときにハイレベル（図において“Ｈ”と表記す
る。）を、それ以外のときにはローレベル（図において
“Ｌ”と表記する。）を出力する。

【００３３】タイミング信号発生回路７は、モード判定
回路６がハイレベルを出力している間は、（Ｎｉ＋Ｎ
ｊ）（即ち、第１のレジスタ５に保持されている値Ｎｉ
に周期変動の許容値Ｎｊを加算した値）を基準値Ｎｒと
して選択し、モード判定回路６がローレベルを出力して
いる間は、Ｎｆ（即ち、自走周期）を基準値Ｎｒとして
選択する。

【００３４】そして、タイミング信号発生回路７は、モ
ード判定回路６がハイレベルを出力している間は、第２
のカウンタ１０の計数値Ｎが基準値Ｎｒ（＝Ｎｉ＋Ｎ
ｊ）と等しくなったときに、タイミング信号ＴＳを発生
する（図２（ｂ）参照）。また、タイミング信号発生回
路７は、第２のカウンタ１０の計数値Ｎが（Ｎｏ＋Ｎ
ｊ）（即ち、第２のレジスタ１１に保持されている値Ｎ
ｏに周期変動の許容値Ｎｊを加算した値）と等しくなっ
たときに、タイミング信号ＴＳを発生する（図２（ｅ）
参照）。

【００３５】また、タイミング信号発生回路７は、モー
ド判定回路６がハイレベルを出力している間は、Ｎｏ−
（Ｎｉ＋Ｎｊ）＞Ｎｊであるとき（即ち、第２のレジス
タ１１に保持されている値Ｎｏと基準値Ｎｒ（＝Ｎｉ＋
Ｎｊ）との差｛Ｎｏ−（Ｎｉ＋Ｎｊ）｝が周期変動の許
容値Ｎｊよりも大きいとき）に、第２のカウンタ１０の
計数値Ｎが（Ｎｏ−Ｎｊ）に等しくなったときにもタイ
ミング信号ＴＳを発生する（図２（ｄ）参照）。また、
タイミング信号発生回路７は、モード判定回路６がロー
レベルを出力している間は、Ｎｏ−Ｎｆ＞Ｎｊであると
き（即ち、（Ｎｏ−Ｎｆ）が周期変動の許容値Ｎｊより
も大きいとき）に、第２のカウンタ１０の計数値が（Ｎ
ｏ−Ｎｊ）と等しくなったときにもタイミング信号ＴＳ
を発生する（図２（ｄ）参照）。

【００３６】さらに、タイミング信号発生回路７は、モ
ード判定回路６がハイレベルを出力している間に、同期
微分回路３がハイレベルを出力したときにもタイミング
信号ＴＳを発生する（図２（ａ）参照）。

【００３７】さらにまた、タイミング信号発生回路７
は、モード判定回路６がローレベルを出力している間
に、第２のカウンタ１０の計数値Ｎが自走周期Ｎｆにな
ったときにも、タイミング信号ＴＳを発生する（図２
（ｂ）参照）。

【００３８】ゲート信号発生回路８は、第２のカウンタ
１０の計数値Ｎが（Ｎｏ−Ｎｊ）と等しくなったときに
立ち上がり、ゲート回路９からリセット信号ＲＳが出力
されたときに立ち下がるゲート信号ＧＳを生成する。

【００３９】ゲート回路９は、ゲート信号発生回路８か
ら出力されるゲート信号ＧＳがローレベルであるときに
ゲートを閉じてタイミング発生回路７で発生したタイミ
ング信号ＴＳの通過を阻止し、ゲート信号ＧＳがハイレ
ベルであるときにゲートを開いてタイミング信号ＴＳを
通過させる。ゲート回路９を通過したタイミング信号Ｔ
Ｓは、第２のカウンタ１０のリセット信号ＲＳとなる。

【００４０】第２のカウンタ１０は、ゲート回路９がリ
セット信号ＲＳを出力する毎に計数値を０にリセットす
る。第２のレジスタ１１は、ゲート回路９がリセット信
号ＲＳを発生したときの第２のカウンタ１０の計数値Ｎ
ｏを、垂直同期信号ＶＯの周期に相当する値として保持
する。同期パルス生成回路１２は、第２のカウンタ１０
の計数値が０と等しいときにハイレベルとなる信号を、
垂直同期信号ＶＯとして出力端子１３から出力する。

【００４１】以上のように構成された垂直同期回路は、
出力される垂直同期信号の周期変動を抑えつつ、広い範
囲の垂直周期に対応することができる。

【００４２】ゲート信号発生回路８で発生するゲート信
号ＧＳが開状態になるのは第２のカウンタ１０の計数値
が（Ｎｏ−Ｎｊ）となった後であり、少なくとも第２の
カウンタ１０の計数値が（Ｎｏ＋Ｎｊ）となったときに
はタイミング信号発生回路７においてタイミング信号Ｔ
Ｓが発生する。このため、リセット信号ＲＳが発生する
タイミングは、必ず（Ｎｏ−Ｎｊ）から（Ｎｏ＋Ｎｊ）
までの間にある。リセット信号ＲＳの周期は、出力端子
１３から出力される垂直同期信号ＶＯの周期に等しい。
従って、出力端子１３から出力される垂直同期信号ＶＯ
の周期変動は必ず−ＮｊからＮｊまでに相当する範囲内
に抑えられる。許容値Ｎｊの値は同期範囲を決定してい
る下限値Ｎａと上限値Ｎｂとは無関係に決められている
ので、出力される垂直同期信号ＶＯの周期変動を抑制し
ながら同期範囲を任意の広い範囲に設定することが可能
である。

【００４３】タイミング信号ＴＳを発生するタイミング
は、出力される垂直同期信号ＶＯの周期変動を抑制する
だけではなく、入力される垂直同期信号ＶＩの周期が安
定であるときには入力される垂直同期信号ＶＩに追随
し、それ以外の場合には一定の自走周期を持つ垂直同期
信号ＶＯを出力するように決められている。

【００４４】以下、図２（ａ）から（ｅ）までを用い
て、タイミング信号発生回路７の動作をより一層詳細に
説明する。図２（ａ）から（ｅ）までには、各タイミン
グ信号ＴＳが発生する条件をも併記している。図２にお
いて、Ｔｊ，Ｔｆ，Ｔｉ，Ｔｏはそれぞれ、制御パラメ
ータＮｊ，Ｎｆ，Ｎｉ，Ｎｏの値に応じて決まる時間で
あり、Ｔｊは周期変動の許容値、Ｔｆは自走周期、Ｔｉ
は入力された垂直同期信号ＶＩの垂直周期、Ｔｏは出力
された垂直同期信号ＶＯの垂直周期を示す。第２のカウ
ンタ１０のリセットは、ゲート信号ＧＳがハイレベルで
ある間に最も早く発生したタイミング信号ＴＳを受信し
たときになされる。

【００４５】図３は、第２のカウンタ１０の計数値をリ
セットするリセット信号ＲＳが発生するときの第２のカ
ウンタ１０の計数値を、第２のレジスタ１１に保持され
ている値Ｎｏに応じて示した図である。図３において
は、モード判定回路６の出力がハイレベルであるとき
と、それ以外の場合とで分けて示している。

【００４６】先ず、図３（ａ）により、モード判定回路
６の出力がハイレベルである場合について説明する。出
力された垂直同期信号ＶＯの垂直周期Ｎｏが入力された
垂直同期信号ＶＩの垂直周期Ｎｉ未満であるときに（図
３（ａ）の下側のＮｉ未満の範囲）、第２のカウンタ１
０の計数値が（Ｎｏ＋Ｎｊ）であると（図３（ａ）の上
側の（Ｎｏ＋Ｎｊ）の範囲）、リセット信号発生回路３
５のゲート回路９からリセット信号ＲＳが出力される。

【００４７】また、出力された垂直同期信号ＶＯの垂直
周期Ｎｏが入力された垂直同期信号ＶＩの垂直周期Ｎｉ
以上であり、且つ、（Ｎｉ＋２Ｎｊ）未満であるときに
（図３（ａ）の下側のＮｉから（Ｎｉ＋２Ｎｊ）までの
範囲）、第２のカウンタ１０の計数値が（Ｎｉ＋Ｎｊ）
であると（図３（ａ）の上側の（Ｎｉ＋Ｎｊ）の範
囲）、リセット信号発生回路３５のゲート回路９からリ
セット信号ＲＳが出力される。

【００４８】また、出力された垂直同期信号ＶＯの垂直
周期Ｎｏが（Ｎｉ＋２Ｎｊ）以上であるときに（図３
（ａ）の下側の（Ｎｉ＋２Ｎｊ）以上の範囲）、第２の
カウンタ１０の計数値が（Ｎｏ−Ｎｊ）であると（図３
（ａ）の上側の（Ｎｏ−Ｎｊ）の範囲）、リセット信号
発生回路３５のゲート回路９からリセット信号ＲＳが出
力される。但し、同期微分回路３の出力が最も早いタイ
ミング信号ＴＳになるときには、Ｎｏの値に関わらず、
同期微分回路３の出力が第２のカウンタ１０のリセット
を行う。

【００４９】次に、図３（ｂ）により、モード判定回路
６の出力がローレベルである場合について説明する。出
力された垂直同期信号ＶＯの垂直周期Ｎｏが（Ｎｆ−Ｎ
ｊ）未満であるときに（図３（ｂ）の下側の（Ｎｆ−Ｎ
ｊ）未満の範囲）、第２のカウンタ１０の計数値が（Ｎ
ｏ＋Ｎｊ）であると（図３（ｂ）の上側の（Ｎｏ＋Ｎ
ｊ）の範囲）、リセット信号発生回路３５のゲート回路
９からリセット信号ＲＳが出力される。

【００５０】また、出力された垂直同期信号ＶＯの垂直
周期Ｎｏが（Ｎｆ−Ｎｊ）以上で、且つ、（Ｎｆ＋Ｎ
ｊ）未満であるときに（図３（ｂ）の下側の（Ｎｆ−Ｎ
ｊ）から（Ｎｆ＋Ｎｊ）までの範囲）、第２のカウンタ
１０の計数値が自走周期Ｎｆであると（図３（ｂ）の上
側のＮｆの範囲）、リセット信号発生回路３５のゲート
回路９からリセット信号ＲＳが出力される。

【００５１】また、出力された垂直同期信号ＶＯの垂直
周期Ｎｏが（Ｎｆ＋Ｎｊ）以上であるときに（図３
（ｂ）の下側の（Ｎｆ＋Ｎｊ）以上の範囲）、第２のカ
ウンタ１０の計数値が（Ｎｏ−Ｎｊ）であると（図３
（ｂ）の上側の（Ｎｏ−Ｎｊ）の範囲）、リセット信号
発生回路３５のゲート回路９からリセット信号ＲＳが出
力される。

【００５２】図３に示される制御は、入力される垂直同
期信号ＶＩの垂直周期が同期範囲内であれば、出力され
る垂直同期信号ＶＯの垂直周期は基本的に（Ｔｉ＋Ｔ
ｊ）（即ち、入力の垂直周期に許容値を加算した値）に
次第に近づき、同期範囲外であれば出力された垂直同期
信号ＶＯの垂直周期は自走周期Ｔｆに次第に近づくこと
を示している。

【００５３】このような制御の特徴が、安定な周期を持
つ垂直同期信号ＶＯを生成することを図４のタイミング
チャートを用いて説明する。図４（ａ）から（ｃ）まで
は、同期微分回路３の出力信号、モード判定回路６の出
力信号、タイミング信号発生回路７で発生するタイミン
グ信号ＴＳ、ゲート信号発生回路８で発生するゲート信
号ＧＳ、ゲート回路９で発生したリセット信号ＲＳを示
す。尚、出力端子１３から出力される垂直同期信号ＶＯ
はリセット信号ＲＳと同じ周期を持つため、図示しな
い。

【００５４】図４（ａ）は、入力端子１から入力される
垂直同期信号ＶＩがなくなり、無信号状態になった場合
に、一定の周期Ｔｆを持つ自走の垂直同期信号ＶＯを発
生する場合を示したものである。ある時点における入力
信号の垂直周期をＴｉと表わし、フィールド毎に変化す
る値について特にｎフィールド目の値であることを示す
ときには、Ｔｉ（ｎ）のように表わす。ｎフィールド目
の垂直同期信号ＶＩが途中から無信号状態になったとす
ると、このとき最後の垂直同期信号ＶＩが入力されてか
ら同期範囲の上限値Ｔｂを経過した直後にモード判定回
路６の出力はローレベルとなり、出力の垂直周期は自走
周期Ｔｆに次第に近づくように制御される。ここで、Ｔ
ｂは制御パラメータＮｂに対応する時間であり、同期範
囲の上限値を示している。仮に、自走周期Ｔｆが（Ｔｉ
（ｎ）＋３Ｔｊ）より大きく、且つ、（Ｔｉ（ｎ）＋４
Ｔｊ）以下である場合には、図に示したように垂直周期
がＴｉ（ｎ）である垂直同期信号ＶＯを出力してから４
フィールド後に出力の垂直周期が自走周期Ｔｆとなっ
て、この後は無信号状態が続く限り一定の周期Ｔｆを持
つ垂直同期信号ＶＯを出力し続ける。

【００５５】図４（ｂ）は、入力の垂直同期信号ＶＩが
欠落したときに、それを補間して出力する場合を示した
図である。最後に入力された垂直同期信号ＶＩの周期が
Ｔｉ（ｎ）であったとすると、補間が行われるのは（Ｔ
ｉ（ｎ）＋Ｔｊ）のタイミングであり、さらにほぼ垂直
周期Ｔｉ（ｎ）後に垂直同期信号が入力されたとする
と、入出力は直ちに同期して動作する。

【００５６】図４（ｃ）は、一時的に非常に短い周期を
持つ垂直同期信号が入力された場合に、周期変動を許容
範囲内に抑えながら、再び入出力の垂直同期信号が同期
する場合を示したものである。ある時点における入力の
垂直周期をＴｉ（ｎ）と書き、次に入力される垂直同期
信号の周期Ｔｉ（ｎ＋１）が同期範囲の下限値Ｔａより
も短い周期であったとする。ここで、下限値Ｔａは制御
パラメータＮａに対応する時間である。このときモード
判定回路６の出力は下限値Ｔａより短い垂直周期を検出
した直後にローレベルとなり、出力の垂直周期を自走周
期Ｔｆに近づけるように制御する。ここで垂直周期Ｔｉ
（ｎ＋２）が下限値Ｔａと上限値Ｔｂで示される同期範
囲内にあったとすると、モード判定回路６の出力は再び
ハイレベルとなり、今度は出力の垂直周期を入力の垂直
周期よりも許容値Ｔｊだけ長い周期に近づけるように制
御する。入力される垂直周期がｎ＋１フィールド目を除
いて全てほぼ同じ周期であるとすると、出力の垂直周期
は図のように変化し、当初はゲート信号ＧＳによって阻
止されていた同期微分回路３の出力信号は、適当な時間
が経過した後でゲート信号ＧＳによって阻止されない期
間に現れ、入出力間の垂直同期信号の同期が達成され
る。ここで、入出力の垂直同期信号の同期が外れてから
再び同期するまでの同期過程において、出力の垂直同期
信号は入力の垂直同期信号よりも必ず許容値Ｔｊだけ長
い周期を持っているため、同期過程に必要な時間は長く
ともせいぜい入力の周期の２乗を許容値Ｔｊで割った値
程度であり、Ｎｊの値を適当に定めれば同期過程が極端
に長くなるようなことはない。

【００５７】以上説明したように、実施の形態１に係る
同期回路では、広い範囲の垂直同期信号の周期に対応し
つつ、常に安定な周期の垂直同期信号を得ることが可能
であり、入力の垂直同期信号の周期が不安定な状態から
安定な状態に変化したときにも、ある程度の短い期間内
で出力の垂直同期信号ＶＯを入力の垂直同期信号ＶＩに
同期するように引き込むことができる。

【００５８】尚、実施の形態１においては、モード判定
回路６は同期範囲の下限値Ｎａと上限値Ｎｂに基づいて
判定を行う場合について説明したが、本発明はこれに限
定されず、例えば、第１のレジスタ５の出力値と許容値
Ｎｊを用いて、モード判定回路６がハイレベルを出力す
る条件を（Ｎｉ−Ｎｊ）以上（Ｎｉ＋Ｎｊ）以下等とし
てもよい。また、モード判定回路６がハイレベルを出力
する条件を、下限値Ｎａ以上上限値Ｎｂ未満、且つ、
（Ｎｉ−Ｎｊ）以上（Ｎｉ＋Ｎｊ）以下等としてもよ
い。

【００５９】さらに、出力の垂直周期として下限値Ｎａ
と上限値Ｎｂで決まる同期範囲の一部範囲を除きたい場
合等は、例外的に許容値Ｎｊよりも大きな周期変動を許
して、前述した一部範囲の垂直周期を出力しないように
しても、この発明の特徴を損うものではない。

【００６０】実施の形態２ 実施の形態１は同期範囲を広く設定することによって広
い範囲の垂直周期に対応する例であるが、実施の形態２
では同期範囲は狭い範囲に保ち、入力の垂直周期の計測
結果に応じて同期範囲を変えることで広い範囲の垂直周
期に対応する例を示す。垂直同期信号は基本的に一定の
周期毎に発生するものであるから、雑音を同期信号とし
て誤検出することを防ぐ等の目的で同期範囲を狭くして
おく方が望ましいことがある。

【００６１】図５は、本発明の実施の形態２に係る同期
回路の構成を示すブロック図である。尚、図５におい
て、図１に示された構成と同一又は対応する構成には、
同一の符号を付す。

【００６２】図５において、１４はノイズマスク回路、
１５は第１のカウンタ、１６は第１のレジスタ、１７は
出力端子、１８はモード判定回路である。ノイズマスク
回路１４は、入力端子２から入力される同期範囲の上限
値と下限値の２つの制御パラメータと、第１のカウンタ
１５の計数値と、モード判定回路１８の出力信号とに基
づいて、同期微分回路３の出力信号の通過又は阻止を決
定する。第１のカウンタ１５は、ノイズマスク回路１４
がハイレベルを出力する毎に計数値を０にリセットす
る。但し、第１のカウンタ１５は、計数値がＮｂに等し
くなったときには、計数値をＮｂとＮｆの差に相当する
値にリセットする。第１のレジスタ１６は、過去４フィ
ールドにわたる入力の垂直周期を保持する。出力端子１
７からは、第１のレジスタ１６に保持されている過去４
フィールド分の入力の垂直周期を出力する。モード判定
回路１８は、過去４フィールドにわたって入力の垂直周
期が同期範囲内にあるか否かを判定する。上記以外の部
分について、実施の形態２は、実施の形態１と同様であ
る。

【００６３】次に、実施の形態１とは異なる部分の動作
について説明する。ノイズマスク回路１４は、モード判
定回路１８の出力信号がローレベルであるか、又は、第
１のカウンタ１５の計数値が同期範囲の下限値Ｎａ以上
且つ上限値Ｎｂ未満であるときに、同期微分回路３の出
力信号を通過させる。これ以外のときには、同期微分回
路３の出力を阻止する。

【００６４】第１のレジスタ１６は、ノイズマスク回路
１４の出力がハイレベルであるときの第１のカウンタ１
５の計数値を入力の垂直周期に相当する値として、過去
４フィールドにわたる入力の垂直周期を保持している。
第１のレジスタ１６は、保持した値のうち最後に計測さ
れた垂直周期だけをタイミング信号発生回路７に出力す
る。出力端子１７からは、過去４フィールド分の入力の
垂直周期が出力される。外部回路は、この値に基づいて
入力端子２から入力される４個の制御パラメータのうち
Ｎｊを除くＮａ，Ｎｂ，Ｎｆの３個のパラメータの値を
変化させる。Ｎａ，Ｎｂ，Ｎｆの値の決め方については
後述する。

【００６５】モード判定回路１８は、４ビットのシフト
レジスタで構成されている。モード判定回路１８は、ノ
イズマスク回路１４の出力がハイレベルとなったときの
第１のカウンタ１５の計数値が同期範囲内であれば初段
のレジスタにハイレベルを、そうでなければローレベル
を設定する。モード判定回路１８は、初段のレジスタに
値が設定されるときには各段のレジスタ値を次段にシフ
トさせる。モード判定回路１８の出力信号は４ビットシ
フトのレジスタ値が全てハイレベルであるときにはハイ
レベルを、全てローレベルであるときにはローレベルを
出力し、これ以外の場合には以前の出力値を保持する。

【００６６】上記のように構成された垂直同期回路は、
雑音等の影響を抑えて安定な垂直同期信号を発生するこ
とができる。

【００６７】雑音を効果的に除去するためには、ノイズ
マスク回路１４の動作を決定する制御パラメータＮａ，
Ｎｂの値が重要である。実施の形態２においては、先
ず、出力端子１７から出力される過去４フィールド分の
入力の垂直周期の平均値を求め、この平均値が下限値Ｎ
ｃ及び上限値Ｎｄで決まる所定の範囲内であるときはＮ
ｆをこの平均値に設定し、ＮａにはＮｆよりも若干小さ
い値を、ＮｂにはＮｆよりも若干大きい値を設定する。
平均値が前述の所定の範囲内にないときには、以前のＮ
ｆ，Ｎａ，Ｎｂを保持するようにする。但し、Ｎａ，Ｎ
ｂ，Ｎｆの決め方はこれに限ることなく、別の方法であ
ってもよい。

【００６８】ノイズマスク回路１４は、同期微分回路３
の出力がハイレベルとなっても、第１のカウンタ１５の
計数値がＮａ未満又はＮｂ以上である場合にはこれを雑
音とみなして出力を阻止する。ＮａとＮｂは入力の垂直
周期に基づいて決定されているため、入力の垂直周期が
安定であれば、入力端子１から入力される本来の垂直同
期信号ＶＩをノイズマスク回路１４が雑音と誤判別する
可能性は少ない。尚、前述したＮｃ及びＮｄは、実施の
形態１におけるＮａ及びＮｂとほぼ同様の意味を持つパ
ラメータであり、入力の垂直周期がＮｃとＮｄで決まる
範囲内にあるときには出力の垂直周期をこれに追随させ
ることができる。

【００６９】以下に実施の形態２の同期回路の動作を説
明する。図６（ａ）は、入力端子１から入力される垂直
同期信号ＶＩに雑音が重畳したときにそれを除去して安
定な垂直同期信号を発生する様子を示したものである。
前述したように、ノイズマスク回路１４によって同期微
分回路３の出力のうち周期がＴａ未満又はＴｂ以上のも
のは除去されるから、タイミング信号発生回路７やモー
ド判定回路１８は雑音の影響を全く受けず、安定に動作
することができる。

【００７０】図６（ｂ）は、入力端子１から入力される
垂直同期信号ＶＩの周期が変化した場合に、周期変動を
抑えながら出力の垂直周期を入力の垂直周期に追随させ
る様子を示したものである。ある時点を境にして入力の
垂直周期がＴｉ１からＴｉ２に変化したとする。ここ
で、垂直周期Ｔｉ２がＴｉ１に基づいて決定されていた
Ｔａよりも短い周期であるとすれば、当初Ｔｉ２毎に入
力される垂直同期信号はノイズマスク回路１４によって
通過を阻止される。しかし、垂直周期Ｔｉ１に基づいて
決定されていた自走周期Ｔｆ及び上限値Ｔｂに関して、
（３Ｔｆ＋Ｔｂ）に相当する周期が経過した後には、モ
ード判定回路１８の４ビットシフトレジスタのレジスタ
値が全てローレベルとなるため、モード判定回路１８の
出力はハイレベルからローレベルに変化し、ノイズマス
ク回路１４は同期微分回路３の出力を無条件に通過させ
るようになる。また、モード判定回路１８の出力がロー
レベルになると、タイミング発生回路７は同期微分回路
３の出力を無視して、垂直周期Ｔｉ１と等しい自走周期
Ｔｆ毎にタイミング信号ＴＳを発生させるようになる。
さらに、ノイズマスク回路１４が周期Ｔｉ２の同期微分
回路３の出力を通過させるようになると、第１のレジス
タ１６に周期Ｔｉ２が保持されるようになるため、過去
４フィールドの入力の垂直周期の平均はＴｉ１から次第
にＴｉ２に近い値に変化する。これに対応して、Ｔａ，
Ｔｂ，Ｔｆの各値も次第にＴｉ２に近い値となる。この
ようにして、例えば、図に示すように、出力の垂直周期
は、実施の形態１で前述したタイミング信号発生回路７
の動作によりフィールド毎に許容値Ｔｊだけ短くなりな
がら、最終的には（Ｔｉ２＋Ｔｊ）に次第に近づくよう
に制御される。図示はされていないが、適当な時間が経
過した後に出力の垂直周期を（Ｔｉ２＋Ｔｊ）に引き込
むと、次は入出力間の垂直同期信号を同期させる同期過
程に移行する。出力の垂直周期をＴｉ２から（Ｔｉ１＋
Ｔｊ）に引き込むまでに必要な時間は、概ねＴｉ１とＴ
ｉ２の差を許容値Ｔｊで割った値にＴｉ１とＴｉ２の平
均値を乗じた程度の時間に相当する。許容値Ｎｊは、同
期範囲を決める下限値Ｎａ及び上限値Ｎｂとは無関係に
決定されているため、許容値Ｎｊを大きくして周期の引
き込みを速めたとしても、同期範囲を任意の狭い範囲に
保っておくことが可能である。

【００７１】図６（ｃ）は、同期の外れた入出力の垂直
同期信号を再び同期させる同期過程を示したものであ
る。入出力の垂直周期がほぼ同じになったある時点でモ
ード判定回路１８の出力がハイレベルになったとする
と、出力の周期は自走周期Ｔｆから入力周期よりも許容
値Ｔｊだけ長い周期に変化し、同期過程が始まる。これ
以降は実施の形態１において図４（ｃ）を用いて説明し
たものと同じ経過をたどって入出力間の垂直同期信号の
同期が達成される。このときも同期過程に必要な時間は
長くともせいぜい入力の垂直周期の２乗を許容値Ｔｊで
割った程度の時間である。許容値Ｎｊは、同期範囲の下
限値Ｎａ及び上限値Ｎｂと無関係に決定されているた
め、許容値Ｎｊを大きくして同期過程を速めたとして
も、同期範囲を任意の狭い範囲に保っておくことが可能
である。

【００７２】このように実施の形態２に係る同期回路で
は、同期範囲を狭く設定し、周期変動の許容範囲を比較
的広い範囲に設定することによって、入力の垂直周期が
安定な状態では出力の垂直周期の取りうる値を狭い同期
範囲内に抑え、また入力の垂直周期が変化したときや、
一時的に入力の垂直周期が乱れて入出力間の同期が外れ
た場合等でも、すばやく入出力間の垂直同期信号を同期
させるようにすることができる。

【００７３】尚、実施の形態２においては、周期変動の
許容範囲を入力の垂直周期によらず−Ｔｊから許容値Ｔ
ｊまでの一定の範囲であるとしたが、必要に応じて周期
変動の許容範囲を入力の垂直周期に応じて変化させても
よい。例えば、Ｎｊを入力の垂直周期の２乗に比例した
値に定めるとすれば、入力の垂直周期によらず同期過程
を一定の時間以下に抑えることができる。

【００７４】実施の形態３ 実施の形態３は、ステートマシンを用いることにより、
状態に応じて適切な周期の垂直同期信号を発生させる同
期回路である。図７は、本発明の実施の形態３に係る同
期回路の構成を示すブロック図である。尚、図７におい
て、図５に示された構成と同一又は対応する構成には同
一の符号を付す。

【００７５】図７において、１９はモード判定回路、２
０は位相検出回路、２１はリセット信号発生回路であ
る。モード判定回路１９は、入力端子２から入力される
同期範囲の下限値Ｎａ及び上限値Ｎｂと、ノイズマスク
回路１４の出力と、第１のカウンタ１５の出力とに基づ
いて、入力された垂直同期信号ＶＩの垂直周期が同期範
囲内であるか否かを判定する。位相検出回路２０は、ノ
イズマスク回路１４の出力と、第２のカウンタ１０の出
力と、第２のレジスタ１１の出力とに基づいて、入力さ
れた垂直同期信号ＶＩと出力される垂直同期信号ＶＯと
の間の位相関係を検出する。リセット信号発生回路２１
は、モード判定回路１９の出力と、ノイズマスク回路１
４の出力と、ゲート信号発生回路８の出力と、位相検出
回路２０の出力とに基づいて状態を遷移させるステート
マシンを内蔵している。リセット信号発生回路２１は、
内蔵されたステートマシンの状態と、ノイズマスク回路
１４及びゲート信号発生回路８の出力信号と、入力端子
２から入力される４つの制御パラメータＮｊ，Ｎａ，Ｎ
ｂ，Ｎｆと、第１のレジスタ１６及び第２のレジスタ１
１に保持されている入出力の垂直周期と、第２のカウン
タ１０の計数値とに基づいて、第２のカウンタ１０をリ
セットするリセット信号ＲＳを生成する。

【００７６】モード判定回路１９は、実施の形態２の場
合と同様に、４ビットのシフトレジスタを内蔵する。こ
のシフトレジスタは、初段と次段のレジスタ値がローレ
ベルになったときにはローレベルを、全てのレジスタ値
がハイレベルとなったときにはハイレベルを、それ以外
のときは以前の出力値を保持する点のみが、実施の形態
２のシフトレジスタと異なる。これによって、モード判
定回路１９は、過去２フィールドにわたって入力の垂直
周期が同期範囲外であるときにはローレベルを、過去４
フィールドにわたって入力の垂直周期が同期範囲内であ
るときにはハイレベルを出力する。

【００７７】位相検出回路２０は、出力の垂直同期信号
ＶＯの位相が入力の垂直同期信号ＶＩの位相に対して進
んでいるか遅れているかを判定する。即ち、位相検出回
路２０は、ノイズマスク回路１４の出力がハイレベルで
ある間に、第２のカウンタの計数値が、第２のレジスタ
１１に保持されている出力の垂直周期の半分の値より大
きければハイレベルを、それ以外のときにはローレベル
を出力する。位相検出回路２０の出力信号は、第２のカ
ウンタ１０の計数値が０にリセットされる毎に更新され
る。位相検出回路２０の出力がハイレベルであるときに
は、出力の垂直同期信号ＶＯの位相が入力の位相に対し
て遅れていることを示している。位相検出回路２０の出
力がローレベルであるときには、出力の垂直同期信号Ｖ
Ｏの位相が入力の位相に対して進んでいるか、又は、入
力の垂直同期信号ＶＩが検出されなかったことを示して
いる。

【００７８】図８は、リセット信号発生回路２１に内蔵
されているステートマシンの状態遷移を示している。ス
テートマシンは、図に示す「同期」、「自走」、「同期
過程１」、「同期過程２」、「同期過程３」の５つの状
態を取る。リセット信号発生回路２１は、ステートマシ
ンの状態に応じてリセット信号ＲＳを出力するタイミン
グを制御する。図において、Ｎはリセット信号ＲＳを発
生するときの第２のカウンタ１０の計数値を示す。

【００７９】リセット信号発生回路２１は、ステートマ
シンの状態が「同期」であれば、第２のカウンタ１０
の計数値が同期範囲の上限値Ｎｂと等しいか、又は、
ゲート信号発生回路８の出力信号がハイレベルであり且
つノイズマスク回路１４の出力信号がハイレベルである
ときに、リセット信号ＲＳを発生する。

【００８０】同様に、リセット信号発生回路２１は、ス
テートマシンの状態が「自走」であれば、第２のレジ
スタ１１に保持されているＮｏと自走周期Ｎｆの差が周
期変動の許容値Ｎｊより大きければ、第２のカウンタ１
０の計数値Ｎが（Ｎｏ−Ｎｊ）であるときにリセット信
号ＲＳを発生し、ＮｏとＮｆの差の絶対値がＮｊ以下
であれば第２のカウンタ１０の計数値ＮがＮｆであると
きにリセット信号ＲＳを発生し、ＮｏからＮｆを引い
た値が−Ｎｊよりも小さければ第２のカウンタ１０の計
数値Ｎが（Ｎｏ＋Ｎｊ）であるときにリセット信号ＲＳ
を発生する。

【００８１】また、ステートマシンの状態が「同期過程
１」であるときには、Ｎｏ−Ｎｉ＞Ｎｊのときに、第
２のカウンタ１０の計数値Ｎが（Ｎｏ−Ｎｊ）であると
き、｜Ｎｏ−Ｎｉ｜≦Ｎｊのときに、第２のカウンタ
１０の計数値ＮがＮｊであるとき、Ｎｏ−Ｎｉ＜Ｎｊ
のときに、第２のカウンタ１０の計数値ＮがＮｏ＋Ｎｊ
であるときに、リセット信号ＲＳを発生する。

【００８２】また、ステートマシンの状態が「同期過程
２」であるときには、第２のカウンタ１０の計数値Ｎ
がＮｉ−Ｎｊであるときに、リセット信号ＲＳを発生す
る。

【００８３】また、ステートマシンの状態が「同期過程
３」であるときには、第２のカウンタ１０の計数値Ｎ
がＮｉ＋Ｎｊであるとき、ゲート信号発生回路出力が
ハイレベルであり、ノイズマスク回路出力がハイレベル
であるときに、リセット信号ＲＳを発生する。

【００８４】さらに、図８は、ステートマシンの遷移条
件についても示している。例えば、現在の状態が「同
期」であるときには、モード判定回路１９の出力信号が
ローレベルであるときには「自走」に遷移し、それ以外
の場合には特に図示していないが「同期」のままであ
る。

【００８５】同様に、現在の状態が「自走」であるとき
にはモード判定回路１９の出力信号がハイレベルになっ
たときには「同期過程３」に遷移し、それ以外のときに
は「自走」のままである。

【００８６】また、現在の状態が「同期過程１」である
ときには、モード判定回路１９の出力信号がローレベル
であるときには「自走」に遷移する。また、「同期過程
１」であるときには、第２のカウンタ１０の値ＮがＮｉ
と等しくなったときにリセット信号ＲＳが発生し、且
つ、このとき位相検出回路２０の出力がハイレベルであ
るときには「同期過程２」に遷移する。さらに、「同期
過程１」であるときには、第２のカウンタ１０の値Ｎが
Ｎｉと等しくなったときにリセット信号ＲＳが発生し、
且つ、このとき位相検出回路２０の出力がローレベルで
あるときには「同期過程３」に遷移する。さらに、「同
期過程１」であるときにおいて上記以外の場合には、
「同期過程１」に留まる。尚、「同期過程１」から「自
走」への遷移はその他の遷移よりも優先され、第２のカ
ウンタ１０の値ＮがＮｉと等しくなったときにリセット
信号ＲＳが発生したとしても、モード判定回路１９の出
力信号がローレベルであるときには「自走」に遷移す
る。このように点線で示す遷移は、他の状態へ遷移する
条件が同時に満たされていたとしても優先される。現在
の状態が「同期過程２」、「同期過程３」であるときの
状態遷移についても図に示したとおりである。基本的に
ステートマシンの状態遷移はクロック毎に行われるが、
「同期過程３」から「自走」に遷移する場合を除いて、
誤動作を避けるためにゲート信号発生回路８の出力がハ
イレベルであるときには状態遷移は禁止される。

【００８７】上記のように構成された同期回路は、現在
の状態に応じた適切な周期の垂直同期信号を発生させる
ことができる。先ず、現在の状態が「同期」であるとき
には、ノイズマスク回路１４とゲート信号発生回路８の
出力信号がともにハイレベルになったときか、第２のカ
ウンタ１０の計数値ＮがＮｂと等しくなったときにリセ
ット信号ＲＳを発生する。ＮａとＮｂの差をＮｊよりも
十分に小さい値に設定するとすれば、例えば、実施の形
態１において図４（ｂ）に示したように入力の垂直同期
信号ＶＩが欠落したときには（Ｎｉ＋Ｎｊ）ではなく、
より周期変動の少ないＮｂで補間することができる。こ
れにより、垂直同期信号ＶＩが欠落したときの周期変動
を抑えるだけでなく、補間後に入力端子１から入力され
る垂直同期信号への同期化を容易にすることができる。
この様子を図９（ａ）に示す。図９には、モード判定回
路１９に内蔵されている４ビットシフトレジスタの値も
例示している。

【００８８】入力の垂直周期が一定の周期Ｔｉ１で入力
され、現在の状態が「同期」であるときに、入力の垂直
同期信号が欠落して見かけの垂直周期がＴｉ１の２倍に
なった。このとき最後に垂直同期信号が入力されてから
Ｔｂ後にモード判定回路１９に内蔵されている４ビット
シフトレジスタの初段のレジスタ値がローレベルとな
り、同時に垂直同期信号が補間される。このとき実施の
形態２で述べたように、第１のカウンタ１５はＮｂとＮ
ｆの差に相当する値にリセットされるから、２Ｔｉ１後
に入力される垂直同期信号の基準エッジは第１のカウン
タ１５の計数値がＮａからＮｂの間にあるときに検出さ
れ、初段のレジスタ値は再びハイレベルとなる。従っ
て、初段と次段のレジスタ値が両方ともローレベルとは
ならないため状態遷移は起こらず、現在の状態は「同
期」に留まり、ＮｂとＮｆの差がＮｊよりも小さくなる
ように設定されていれば、補間後の次の出力の垂直同期
信号として２Ｔｉ１後に現れる入力の垂直同期信号に同
期した垂直同期信号が得られる。実施の形態１では（Ｔ
ｉ１＋Ｔｊ）で補間するため、周期変動量の制約から次
の出力の垂直周期を（Ｔｉ１−Ｔｊ）とすることはでき
ず、２Ｔｉ１後に現れる入力の垂直同期信号に出力を同
期させることはできない。

【００８９】次に、現在の状態が「同期」であり、垂直
周期Ｔｉ１の一定の周期で入力されていた垂直同期信号
ＶＩが、一時的に同期範囲の下限値Ｔａよりも短い周期
になった場合に、出力の垂直周期を再び入力の垂直周期
に追随させる様子を図９（ｂ）に示す。図には、位相検
出回路２０の出力信号とリセット信号発生回路２１に内
蔵されているステートマシンの現在の状態についても示
している。ある時点で下限値Ｔａよりも短い周期ｔの垂
直同期信号が入力されると、周期ｔの値によってはこの
垂直周期Ｔｉ１後に入力端子１から入力される垂直同期
信号ＶＩは第１のカウンタ１５の計数値が下限値Ｎａか
ら上限値Ｎｂまでの間にあるときに現れなくなり、ノイ
ズマスク回路１４によって出力が阻止される。このとき
は同期微分回路３の出力が最後にノイズマスク回路１４
を通過してから（Ｔｆ＋Ｔｂ）後に、モード判定回路１
７の出力がローレベルとなると同時に状態は「同期」か
ら「自走」に遷移する。同時に、ノイズマスク回路１４
は、無条件に同期微分回路３の出力を通過させるように
なり、ある程度の時間経過後、出力端子１７から出力さ
れる入力の垂直周期の平均値がほぼ垂直周期Ｔｉ１に等
しくなるとモード判定回路はハイレベルを出力するよう
になる。このとき状態は「自走」から「同期過程１」に
遷移する。図では、状態が「自走」である期間の図示を
一部省略している。自走周期Ｔｆと垂直周期Ｔｉ１の差
が許容値Ｔｊよりも小さいとすれば、「同期過程１」は
直ぐに終了し、状態は「同期過程２」又は「同期過程
３」に遷移する。このとき、特に、図９（ｂ）に示した
ように出力の垂直同期信号が入力に対して遅れており、
位相検出回路２０の出力がハイレベルであったとすれ
ば、状態は「同期過程３」から「同期過程２」に遷移す
る。「同期過程２」では出力の垂直周期が入力の垂直周
期より許容値Ｔｊだけ短いため、出力の遅れ位相は次第
に減少し、やがて位相検出回路２０の出力がローレベル
になって「同期過程３」に遷移する。「同期過程２」か
ら「同期過程３」に遷移したときには出力の進み位相は
非常に小さいので、ほどなくノイズマスク回路１４の出
力はゲート信号発生回路８によって阻止されない期間に
現れ、「同期」状態に戻って再び入出力の同期が達成さ
れることになる。入出力の垂直同期信号を同期させる同
期過程において入出力の垂直同期信号の位相差を参照し
ているため、「同期過程３」が始まってから「同期」に
戻るまでに必要な時間は長くとも入力周期の２乗を許容
値Ｔｊの２倍で割った程度であり、実施の形態１や実施
の形態２に比べて同期過程を約２倍程度速めることがで
きる。

【００９０】このようにステートマシンを用いて状態に
応じた垂直周期を定めることによって、入出力の垂直同
期信号が同期している状態での入力の周期変動を小さく
抑えたり、同期過程を速めたりする等、より安定な垂直
同期信号を得ることが可能である。

【００９１】尚、実施の形態３においては、状態が「同
期」であるときに第２のカウンタ１０の計数値が上限値
パラメータＮｂになると、リセット信号ＲＳを発生する
場合を説明したが、上限値パラメータＮｂに代えて、入
力の周期よりも若干長い期間に相当する値を用いてもよ
い。

【００９２】また、実施の形態１から３までにおいて
は、垂直同期信号の周期を安定化する垂直同期回路につ
いて説明したが、水平同期信号の周期を安定化する水平
同期回路を構成する場合にもほぼ同様の手法を用いるこ
とができる。水平同期信号を扱う場合には、水平同期信
号をクロックに同期化させることによって水平同期信号
の基準エッジがジッタすることが望ましくない場合があ
るので、このような場合はカウンタを除くいくつかの回
路をクロックを使用しない順序回路で構成する等として
同期回路を実現することが可能である。

【００９３】

【発明の効果】以上に説明したように、請求項１から６
までの発明によれば、出力される同期信号の周期変動を
抑制しつつ、広い範囲の周期を持つ入力の同期信号に対
応することができるという効果がある。

【００９４】また、請求項７の発明によれば、補間の周
期を入力される同期信号の周期よりも若干長い値にする
ことによって、同期信号が一時的に欠落しても安定な周
期の垂直同期信号を得ることができるという効果があ
る。

【００９５】また、請求項８の発明によれば、ノイズマ
スク回路を用いて同期信号に重畳された雑音を除去する
ことによって、雑音の影響を受けにくい安定な同期信号
を発生できるという効果がある。

【００９６】また、請求項９の発明によれば、位相検出
回路を用いて入力される同期信号とリセット信号の位相
差を検出し、位相差が小さくなるようにリセット信号の
周期を決定することによって、入出力間の同期過程を短
くすることができるという効果がある。

【００９７】また、請求項１０の発明によれば、少なく
とも入力信号の周期に基づいて状態遷移を行うステート
マシンを設け、基準値は少なくともステートマシンの状
態に応じて決定されるようにしたため、状態に応じて最
適な基準値を設定することができ、安定な周期の垂直同
期信号を得ることができるという効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る同期回路の構成
を示すブロック図である。

【図２】 （ａ）〜（ｅ）は、図１の同期回路のタイミ
ング信号発生回路の動作を示す図である。

【図３】 （ａ）及び（ｂ）は、図１の同期回路のタイ
ミング信号発生回路の動作を示す図である。

【図４】 （ａ）〜（ｃ）は、図１の同期回路の動作を
示すタイミングチャートである。

【図５】 本発明の実施の形態２に係る同期回路の構成
を示すブロック図である。

【図６】 （ａ）〜（ｃ）は、図５の同期回路の動作を
示すタイミングチャートである。

【図７】 本発明の実施の形態３に係る同期回路の構成
を示すブロック図である。

【図８】 図７の同期回路を構成するステートマシンの
動作を示す状態遷移図である。

【図９】 （ａ）及び（ｂ）は、図７の同期回路の動作
を示すタイミングチャートである。

【図１０】 従来の同期回路の構成を示すブロック図で
ある。

【図１１】 （ａ）〜（ｄ）は、図１０の同期回路の動
作を示すタイミングチャートである。

【符号の説明】

１，２ 入力端子、 ３ 同期微分回路、 ４，１５
第１のカウンタ、 ５，１６ 第１のレジスタ、 ６，
１８，１９ モード判定回路、 ７ タイミング信号発
生回路、 ８ ゲート信号発生回路、 ９ ゲート回
路、 ２１ リセット信号発生回路、 １０ 第２のカ
ウンタ、 １１ 第２のレジスタ、 １２同期パルス生
成回路、 １３，１７ 出力端子、 １４ ノイズマス
ク回路、２０ 位相検出回路、 ３５ リセット信号発
生回路。

Claims (10)

【特許請求の範囲】
1. 【請求項１】 入力された第１の同期信号に基づいて第
   ２の同期信号を生成する同期回路において、 所定のクロックで計数を行い、前記第１の同期信号の基
   準エッジが入力されるたびに計数値をリセットする第１
   のカウンタと、 前記第１のカウンタがリセットされる直前の計数値Ｎｉ
   を保持する第１のレジスタと、 リセット信号を発生するリセット信号発生回路と、 所定のクロックで計数を行い、前記リセット信号発生回
   路が発生する前記リセット信号が入力されるたびに計数
   値をリセットする第２のカウンタと、 前記第２のカウンタがリセットされる直前の計数値Ｎｏ
   を保持する第２のレジスタと、 前記リセット信号発生回路が発生した前記リセット信号
   に基づいて第２の同期信号を生成する同期パルス生成回
   路とを有し、 前記リセット信号発生回路が前記リセット信号を発生す
   るタイミングは、前記第２のカウンタの計数値が所定値
   Ｎと等しくなったときであるか、前記第２のカウンタの
   計数値とＮｏとの差の絶対値が所定の周期変動の許容値
   Ｎｊ以下である期間内に、前記第１の同期信号の基準エ
   ッジが入力されたときのいずれかであり、 前記Ｎの値は、少なくともＮｉに基づいて決定される所
   定の基準値ＮｒがＮｏの値と等しいときにはＮｒに等し
   い値であり、ＮｒがＮｏの値よりも大きいときにはＮｏ
   より大きく（Ｎｏ＋Ｎｊ）以下の値であり、ＮｒがＮｏ
   の値よりも小さいときには（Ｎｏ−Ｎｊ）以上でＮｏよ
   り小さい値であることを特徴とする同期回路。
2. 【請求項２】 前記リセット信号発生回路が、 少なくとも前記第１の同期信号の基準エッジと前記第２
   のカウンタの計数値に基づいてタイミング信号を発生す
   るタイミング信号発生回路と、 前記第２のカウンタの計数値が所定値以上になってから
   前記リセット信号発生回路がリセット信号を発生するま
   での期間に開状態になり、それ以外のときには閉状態に
   なるゲート信号を出力するゲート信号発生回路と、 前記ゲート信号が開状態であるときにはタイミング信号
   を通過させて前記リセット信号として出力し、前記ゲー
   ト信号が閉状態であるときにはタイミング信号の通過を
   阻止するゲート回路とを有することを特徴とする請求項
   １に記載の同期回路。
3. 【請求項３】 前記第１のカウンタがリセットされる直
   前の計数値Ｎｉが、所定の第１の期間にわたって、所定
   の下限値Ｎａ以上かつ所定の上限値Ｎｂ未満であるとき
   には第１のモード判定信号を出力し、Ｎｉが所定の第２
   の期間にわたってＮａ未満あるいはＮｂ以上であるとき
   には第２のモード判定信号を出力し、いずれも満たされ
   ないときには直前に出力されていたモード判定信号を出
   力するモード判定回路を有し、 前記モード判定回路から前記第２のモード判定信号が出
   力されているときには、前記第２のカウンタの計数値と
   Ｎｏとの差の絶対値がＮｊ以下である期間内に、前記第
   １の同期信号の基準エッジが入力されても、前記リセッ
   ト信号発生回路が前記リセット信号を発生しないことを
   特徴とする請求項１又は２のいずれかに記載の同期回
   路。
4. 【請求項４】 前記第１のカウンタがリセットされる直
   前の計数値Ｎｉに基づいて、前記下限値Ｎａと前記上限
   値Ｎｂを変更する外部回路を有することを特徴とする請
   求項３に記載の同期回路。
5. 【請求項５】 前記モード判定回路が前記第１のモード
   判定信号を出力しているときには、前記基準値Ｎｒの値
   を（Ｎｉ＋Ｎｊ）又は（Ｎｉ−Ｎｊ）とし、前記モード
   判定回路が前記第２のモード判定信号を出力していると
   きには、前記基準値Ｎｒの値を所定の自走周期Ｎｆとす
   ることを特徴とする請求項３又は４のいずれかに記載の
   同期回路。
6. 【請求項６】 前記第１のカウンタがリセットされる直
   前の計数値Ｎｉに基づいて、前記自走周期Ｎｆを変更す
   る外部回路を有することを特徴とする請求項５に記載の
   同期回路。
7. 【請求項７】 前記第１のレジスタに保持されている値
   と前記第２のレジスタに保持されている値が等しいと
   き、 または前記リセット信号発生回路が前記第１の同期信号
   の基準エッジが入力されたタイミングで前記リセット信
   号を発生したときのいずれかの場合には、 前記基準値ＮｒをＮｉより大きく、かつ、（Ｎｉ＋Ｎ
   ｊ）よりも小さい値とすることを特徴とする請求項１か
   ら６までのいずれかに記載の同期回路。
8. 【請求項８】 入力された前記第１の同期信号の基準エ
   ッジを選択的に出力するノイズマスク回路を有し、 前記ノイズマスク回路は、前記第１のカウンタの計数値
   が所定値以下である場合には前記第１の同期信号の基準
   エッジを出力せず、 前記第１のカウンタは、前記ノイズマスク回路から出力
   された前記第１の同期信号の基準エッジによって計数値
   をリセットすることを特徴とする請求項１から７までの
   いずれかに記載の同期回路。
9. 【請求項９】 前記第１の同期信号の基準エッジが入力
   されたときの前記第２のカウンタの計数値、または前記
   リセット信号発生回路が前記リセット信号を発生したと
   きの前記第１のカウンタの計数値のいずれかの値を所定
   の閾値と比較することによって、前記第１の同期信号の
   基準エッジが前記リセット信号に対して遅れている、ま
   たは進んでいることを検出する位相検出回路を有し、 前記モード判定回路が前記第１のモード判定信号を出力
   しており、かつ前記位相検出回路によって前記第１の同
   期信号の基準エッジが前記リセット信号に対して進んで
   いると判定されたときには、前記基準値Ｎｒを（Ｎｉ−
   Ｎｊ）以上Ｎｉ以下の値に設定し、 前記モード判定回路が第１のモード判定信号を出力して
   おり、かつ前記位相検出回路によって前記第１の同期信
   号の基準エッジが前記リセット信号に対して送れている
   と判定されたときには、ＮｒをＮｉ以上（Ｎｉ＋Ｎｊ）
   以下の値に設定することを特徴とする請求項３から８ま
   でのいずれかに記載の同期回路。
10. 【請求項１０】 前記リセット信号発生回路がステート
    マシンを有し、前記ステートマシンは少なくとも前記第
    １のカウンタがリセットされる直前の計数値Ｎｉに基づ
    いて状態遷移を行い、前記基準値Ｎｒは少なくとも前記
    ステートマシンの状態に応じて決定されることを特徴と
    する請求項１から９までのいずれかに記載の同期回路。