JPH09501816A - 同期回路及び方法 - Google Patents

同期回路及び方法

Info

Publication number
JPH09501816A
JPH09501816A JP8501881A JP50188196A JPH09501816A JP H09501816 A JPH09501816 A JP H09501816A JP 8501881 A JP8501881 A JP 8501881A JP 50188196 A JP50188196 A JP 50188196A JP H09501816 A JPH09501816 A JP H09501816A
Authority
JP
Japan
Prior art keywords
window
pulse
signal
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8501881A
Other languages
English (en)
Other versions
JP3562815B2 (ja
Inventor
ヨハネス アドリアヌス アナ ヘラルダス マス
ヨハネス ベルナルダス メールテンス
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH09501816A publication Critical patent/JPH09501816A/ja
Application granted granted Critical
Publication of JP3562815B2 publication Critical patent/JP3562815B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • H04N5/10Separation of line synchronising signal from frame synchronising signal or vice versa
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation

Abstract

(57)【要約】 本発明同期回路は周期的窓信号(LW,RW)を発生する窓回路(WINC1,WINC2)と、周期的ゲートパルス(Hp )を供給するゲート回路(GC)を具える。供給された同期パルス)(Hs )が窓信号(LW,RW)内に発生する場合にはゲートパルス(Hp )は供給同期パルスに関連する。ゲート回路(GC)は、供給同期パルス(Hs )が窓信号(LW,RW)の開始前に発生する場合には窓信号(LW)の前縁に関連するゲートパルス(Hp )を発生し、供給同期パルス(Hs )が窓信号(LW,RW)の終了後に発生する場合には窓信号(RW)の後縁に関連するゲートパルス(Hp )を発生する。

Description

【発明の詳細な説明】 同期回路及び方法 本発明は、反復窓信号を発生する窓回路と、供給された同期パルスが窓信号内 に発生する場合に供給同期パルスに関連する反復ゲートパルスを出力するゲート 回路とを具える同期回路に関するものである。 本発明は同期方法にも及び上述の同期回路を含む画像表示装置にも関するもの である。 このタイプの同期回路は米国特許US−A−5,034,815号から既知で ある。垂直及び水平同期パルスを複合ビデオ信号から取り出すとともに、水平同 期パルスを複合ビデオ信号から並列パスを経て分離し、これらの水平同期パルス が高速フェーズロックループ(PLL)(ここでは自動周波数制御回路(AFC )という)を経て窓信号を発生する。 水平同期パルスが窓信号内に発生するかぎり、水平同期パルスの時間情報がゲ ート回路の出力端子から出力される。水平同期パルスが窓信号内に発生しない場 合には、ゲート回路はその出力端子から窓信号を出力する。このようにすると、 例えばビデオカセットレコーダ(VCR)のような周辺装置における不満足な信 号処理又は伝送中における原信号のその他の擾乱のために予測時間窓内に発生し ない供給水平同期パルスをAFC回路により正当に予測された水平同期パルスと 置換することができる。US−A−5,034,815号に記載された発明は供 給水平同期パルスの位置の誤りに対するある程度の保護を与える。 しかし、ゲート回路を出る2つの連続する出力パルス間の時間が大きく変化し うる。2つの連続する出力パルス間の時間は所定の最大値を越えてはならない。 その理由は、さもなければ水平回路内に不所望な高電圧が発生し、水平偏向回路 内の素子の過負荷を生ずるためである。また、出力パルスの位置の誤りにより生 ずる公称水平ライン周期の大きすぎる(長すぎる又は短すぎる)偏差を擾乱状態 において許すと、これらの状態から入力水平同期パルスの繰返し周波数を公称値 又はほぼ公称値に補正するのに必要とされる時間が所望値より長くなり、可視擾 乱が画像の上部に発生しうる。公称繰返し周波数に対する瞬時繰返し周波数のこ のような制限は垂直偏向回路においても、又はLCDのような別の表示装置を駆 動する同期回路においても同一の利点を有する。更に、2つの連続する周期にお ける2つの連続する出力パルス間の期間の大きすぎる変化も水平偏向回路内に不 所望な高電圧を発生する。 また、供給水平同期パルスが窓信号内に発生する場合には、出力パルスの幅が 窓信号に対する水平同期パルスの位置に依存する。水平同期パルスが窓信号内に 発生しない場合には、窓信号が固定の選択された幅を有する出力パルスとして出 力される。このような出力パルスの幅の変化は、後続の水平偏向フェーズロック ループ回路(H−PLL)がこの出力パルスの幅を用いる構成である場合に、こ の回路の動作を妨害する。その結果、前記出力パルスの幅に依存して画像の水平 位置の擾乱が生ずる。 更に、安定状態において、水平同期回路が正しく動作するには窓信号の前縁の 位置が水平同期パルスの後縁の後に生ずる必要がある。これは、ゲート回路が水 平同期パルスを出力端子に通す範囲を不所望に制限する。 本発明の目的は、出力パルスを所定の時間範囲内に発生する同期回路及び方法 を提供することにある。 この目的のために、本発明の第1の特徴は請求の範囲1に記載された同期回路 を提供することにある。ゲート回路の出力端子に発生するゲートパルスの時間位 置は、供給された水平同期パルスが窓信号の開始前に発生する場合には窓信号の 前縁の位置に関連し、供給された水平同期パルスが窓の終了後に発生する場合に は窓信号の後縁の位置に関連する。これは、水平同期パルスの位置に対する窓の 前縁の位置及びゲートパルスの所望の幅の選択の自由をもたらす。パルスが窓の 縁と同一の瞬時に発生する場合又はパルスがこの窓の縁の発生瞬時に対し所定の 遅延だけずれた瞬時に発生する場合、このパルスは窓信号の縁に関連するという 。所定の遅延は信号を処理するのに必要な回路により、又はマイクロコンピュー タの計算時間により生ずる。 本発明同期回路の他の実施例は請求の範囲2に記載されている。基準パルスを ゲート回路の出力パルスの再生とすることができる。 本発明同期回路の更に他の実施例は請求の範囲3に記載されている。この実施 例は、基準パルスを供給同期パルスにできるだけ近接して窓信号内に発生させる ことができる利点を有する。 本発明同期回路の更に他の実施例は請求の範囲4に記載されている。この実施 例は、供給同期パルスが窓信号内に発生する場合には基準パルスをこの同期パル スにできるだけ近接して発生し、その他の場合には基準パルスを窓信号の前縁又 は後縁に発生して、前基準パルスに対するこの基準パルスの時間インターバルを 2つの連続する同期パルスの時間周期にできるだけ近似させる利点を有する。 本発明同期回路の更に他の実施例は請求の範囲5に記載され、更に他の実施例 は請求の範囲6に記載されている。両実施例の利点は、現出力パルス又は基準パ ルスと次の窓信号の前縁との間の最小時間及び現出力パルス又は基準パルスと次 の窓信号の後縁との間の最大時間を所定の限界値内で固定することができる点に ある。 本発明同期回路の更に他の実施例は請求の範囲7に記載され、更に他の実施例 は請求の範囲8に記載されている。これらの2つの実施例は、ゲート回路の3つ の連続する出力パルス間の2つの連続する時間周期が決して窓の幅以上に変化し えないため、偏向回路が周期の急変を受信せず、その回路素子が過負荷になるこ とはない利点を有する。 本発明同期回路の更に他の実施例は請求の範囲9に記載され、更に他の実施例 は請求の範囲10に記載されている。これらの2つの実施例は、窓回路の出力信 号が、別の発振器の選択した安定度に依存して、かなり精密に限定された連続す る出力パルス間の最小及び最大時間周期を有する利点を有する。特に、水平PL Lの一部を構成する水平発振器を公称水平周波数から不必要に大きくずれないよ うにして、水平同期回路に後続する水平偏向回路内の素子が過負荷になることが ないようにするこができる。この構成は、窓信号の前縁及び後縁を次の出力パル スの公称位置に対し非対象に発生させることができる追加の利点がある。これは TV装置に重要であり、これらの装置では異なる水平周波数で動作する複数のT V方式(例えばPAL,NTSC,Muse)を回路の適応調整なしに処理する 必要がある。 更に、高精度のために、PLLの構成時に構成素子の公差を考慮して最小又は 最大ライン周期を固定して実際の最大ライン周期を許容最大ラインより遥に小さ くする必要がなくなる追加の利点がある。従って、周波数及び位相ジャンプ(特 に公称周波数より低い繰返し周波数を有する入力パルスに対する)を補正しうる レートが不必要に制限されない。 本発明同期回路の更に他の実施例はゲート回路がゲートパルスに所望の幅を与 える手段を具えていることを特徴とする。この実施例は、供給されたパルスの幅 を用いるフェーズロックループ回路を無妨害動作させることができる利点を有す る。 請求の範囲12に記載された同期方法は本発明の第2の態様である。 請求の範囲14に記載された画像表示装置は本発明の第3の態様である。 請求の範囲15に記載された画像表示装置は本発明の第4の態様である。 請求の範囲16に記載された同期回路は本発明の第5の態様である。 請求の範囲17に記載された同期方法は本発明の第6の態様である。 本発明のこれらの態様及び他の態様は以下に記載する実施例の説明から明らか になる。 図面において、 図1は画像表示装置に使用する本発明同期回路を示し、 図2は本発明の第1実施例の詳細図であり、 図3は窓回路の第1実施例の動作説明用信号波形図であり、 図4はゲート回路の動作説明用信号波形図であり、 図5は本発明窓回路の第2実施例の詳細図であり、 図6は窓回路の第2実施例の動作説明用信号波形図である。 図1Aは表示管CRTを具えるテレビジョン装置用の本発明による水平同期回 路SCを示す。水平同期回路SCの入力信号は画像信号PIから分離された水平 同期パルスHs の列を具える。図1Aの回路の出力信号は水平駆動段HDR及び ライン出力トランジスタLTを介して水平偏向回路HDEFを制御する駆動信号 である。水平偏向回路HDEFは水平偏向コイルHy により偏向ビームの水平偏 向を制御する。 以下の記載では、窓回路WINC1,WINC2及びゲート回路GCを具える 本発明による回路U(図1B)がないものとする。水平同期パルスHs が水平フ ェーズロックループ回路HPPLの入力端子Ip に供給される。このフェーズロ ックループHPLLは位相弁別器PDを具え、その第1入力端子が入力端子Ip に結合され、その出力端子がループフィルタLFを経て電圧制御発振器VCOに 接続され、この発振器が安定状態において水平同期パルスHs の列の繰り返し周 波数のN倍の周波数を有するクロック信号CLKを発生する。位相弁別器PDは 水平同期パルスHs の位置を、クロック信号CLKを除数Nを有する分周器DN により分周してなる分周パルスDp の位置と比較する。分周回路DNの出力端子 が水平フェーズロックループ回路HPLLの出力端子Up 及び位相弁別器PDの 第2入力端子に接続される。位相弁別器PDの2つの入力信号間の位置の差がル ープフィルタLFの出力端子に電圧の変化を生じ、この電圧変化が電圧制御発振 器VCOを制御するため、この発振器がクロック信号CLKの周波数を、前記位 置の差が若干時間後になくなるように調整する。分周パルスDp の位置はループ フィルタLFにより決まる所定の遅延で水平同期パルスHs の位置に追従する。 水平フェーズロックループ回路HPLLの出力端子Up に得られる分周パルスD p は第2水平フェーズロックループ回路SHPLLの第1入力端子に供給され、 その第2入力端子は、例えばライン出力トランジスタLTのコレクタ又はライン 出力変成器LOTの二次巻線からの水平フライバック情報を含むフライバック信 号Hf を受信する。第2水平フェーズロックループ回路SHPLLの出力端子は 駆動信号Hd を出力し、ライン出力トランジスタLTの制御電極(ベース)に結 合れる。この第2水平フェーズロックループ回路SHPLLは、例えば表示管C RTのビーム電流に依存するライン出力トランジスタLTのコレクタ電流の変化 によるこのトランジスタのスイッチオフ時間の変化を補償する。この目的のため に、分周パルスDp の位置がフライバック信号Hf のパルスの位置と比較される 。検出された差が、ライン出力トランジスタLTのスイッチオフ瞬時を決定する 駆動信号Hd のパルス縁の時間シフトによりできるだけ速く補正される。 駆動信号Hd のパルスの最小及び最大繰り返し周波数を、本発明による回路U を図1Aに示す位置のいずれか一方又は双方に付加することにより制限すること ができる。本発明による回路Uは、その入力信号として画像信号PIから分離さ れた水平同期パルスHs の列を受信し、その出力信号としてゲートパルスHp を 出力し、水平フェーズロックループ回路HPLLの入力端子Ip に供給し、且つ / 又本発明による回路Uはその入力信号として水平フェーズロックループ回路H PLLの出力端子Up に得られる分周回路DNの出力信号を受信し、その出力の ゲート信号Hp を第2水平フェーズロックループ回路SHPLLの入力端子の一 方に供給する。 図2はゲート回路GCと窓回路の第1実施例WINC1とを具える本発明の第 1の実施例を詳細に示し、窓回路WINC1はサンプリング回路SAMP、発振 器回路XOSC及び窓基準パルス発生回路WRC1を具え、この窓基準パルス発 生回路が位相弁別器PD1、ゲート回路G1及び時間パルス発生回路COUNT 1を具える。先ずこの窓回路WINC1について説明する。 発振器回路XOSCは、例えば水晶又は共振器に結合されたリング発振器型で あり、安定なクロック信号XCLKを供給し、ゲート回路(GC)及び窓回路( WINC1,WINC2)がこのクロック信号でクロックされる。この別個の発 振器回路XOSCにより供給されるクロック信号XCLKの代わりに、電圧制御 発振器VCOからのクロック信号CLKを用いることもできる。 水平同期パルスHs がサンプリング回路SAMPの入力端子INに供給され、 そのクロック入力端子CLKがクロック信号XCLKを受信する。サンプリング 回路SAMPの出力端子OUTがクロックド水平同期パルスHsyp を出力する。 サンプリング回路SAMPは、クロック信号XCLKに対し非同時に発生する水 平同期パルスHs をクロック信号XCLKに対し同期させ、同期(クロックド) 回路による後続の処理を可能ならしめるものである。 窓回路WINC1は特に窓決定時間信号、特に窓前縁信号LW及び窓後縁信号 RWを発生する。この目的のために、カウンタ回路CO2が窓基準信号Hv の発 生瞬時からクロック信号XCLKの所定数のクロックパルスをカウントする。窓 基準信号Hv も窓回路WINC1により発生され、この窓基準信号はクロックド 水平同期パルスHsyp が窓内に発生する場合にはこの同期パルスに関連する。窓 基準信号Hv は、クロックド水平同期パルスHsyp が窓の前(従って、窓前縁信 号LWがアクティブになる前)に発生する場合には窓前縁信号LWに関連し、ク ロックド水平同期パルスHsyp が窓の後(従って、窓後縁信号RWがアクティブ になった後)に発生する場合に窓後縁信号RWに関連する。窓回路WINC1に ついて更に詳しく説明する。 時間パルス発生回路COUT1はリスタート可能な9ビットカウンタとカウン ト復号用論理回路とからなる既知のカウンタ回路CO2を具える。カウンタ回路 CO2はクロック信号XCLKに接続されたクロック入力端子CLKと、窓基準 パルス発生回路WRC1からの窓基準信号Hv が供給されるリスタート入力端子 Rc2を有する。カウンタ回路CO2の第1出力端子Qc2,1は、カウンタ回路CO 2のリスタートから所定数N1−1(例えば、344)のクロック周期のカウン ト後にアクティブになる第1時間信号LW−1(窓−1クロック周期の左縁)を 出力する。出力端子Qc2,1は更に第1のクロック周期遅延素子DEL1に接続さ れ、この遅延素子がカウンタのリスタート後のN1クロック周期後にアクティブ になる窓前縁信号LWを出力する。第1のクロック周期遅延素子DEL1は更に 第2のクロック周期遅延素子DEL2に接続され、この遅延素子が第2時間信号 LW+1を出力する。カウンタ回路CO2の第2出力端子Qc2,2は、カウンタ回 路CO2のリスタートから所定数N2(例えば398)のクロック周期のカウン ト後にアクティブになる窓後縁信号RWを出力する。カウンタ回路CO2の第3 出力端子Qc2,3は、カウンタ回路CO2のリスタートから所定数N4(例えば1 92)のクロック周期のカウント後に1クロック周期XCLK中アクティブにな る時間パルスMIDP(水平周期のほぼ中点)を出力する。カウンタ回路CO2 の第4出力端子Qc2,4は、カウンタのリスタート後の所定数N3(例えば192 )のクロック周期のカウント後にアクティブになる第3時間信号MID(水平周 期のほぼ中点)を出力する。カウンタ回路CO2のリスタート入力端子Rc2は窓 基準信号Hv により駆動されるため、次の窓(窓前縁信号LWと窓後縁信号RW により決定される)は窓基準信号Hv がアクティブになる瞬時から所定の選択し たカウント(N1,N2)の終了後に発生する。 位相弁別器PD1は同期セット−リセットフリップフロップSSR3及び論理 ゲートINV1,AND2,AND3,OR2を具える。クロックド水平同期パ ルスHsyp が論理ANDゲートAND2の入力端子に供給される。論理ANDゲ ートAND2の他の入力端子は第3時間信号MIDと、インバータ回路INV1 により第2時間信号LW+1から発生される反転窓前縁信号LWIとを受信する 。論理ANDゲートAND2の出力端子は同期セット−リセットフリップフロッ プSSR3のセット入力端子Sと論理ORゲートOR2の一方の入力端子との接 続点に接続する。 同期セット−リセットフリップフロップSSR3のリセット入力端子Rは窓基 準信号Hv を、そのクロック入力端子CLKはクロック信号XCLKを受信し、 その出力端子Qは論理ORゲートOR2の他方の入力端子に接続される。論理O RゲートOR2の出力は、クロックド水平同期パルスHsyp が信号MID後であ るが窓LW+1前に発生するとき(即ち、信号MID後であるが窓LW+1の左 縁前に発生するとき、即ちクロックド水平同期パルスHsyp が窓の開始前に発生 するとき)にアクティブになる信号Hpd1 を出力し、窓基準信号Hv の発生後に 滅勢される。論理ANDゲートAND3は3つの入力端子を有し、これらの入力 端子がクロックド水平同期パルスHsyp 、第2時間信号LW+1及び第3時間信 号MIDを受信し、その出力端子は、パルスHspy が第3時間信号MID及び第 2時間信号LW+1がアクティブである期間中に(従って窓の開始後に)発生す るときアクティブになる信号Hpw1を出力する。 ゲート回路G1は論理回路AND4及びOR3を具える。論理ANDゲートA ND4の一方の入力端子は信号Hpd1 を受信し、その他方の入力端子は窓前縁信 号LWを受信し、その出力端子は論理ORゲートOR3の一つの入力端子に接続 される。論理ORゲートOR3の他方の入力端子は窓後縁信号RW及び信号Hpw 1 を受信し、その出力端子が窓基準信号Hv を出力する。 窓回路WINC1の動作を図3に示す信号波形を参照して説明する。図3A, 3B及び3Cは、クロックド水平同期パルスHsyp がそれぞれ窓の開始前、窓内 、及び窓終了後に発生する場合の状態を示す。簡単のため、信号LW−1,LW 及びLW+1は等しいものと仮定する。クロックド水平同期パルスHspy 及び窓 後縁信号RWの公称位置は破線で示されている。 論理ORゲートOR3は3つの入力端子を有するため、これらの入力のうちの 一つがアクティブになると窓基準信号Hv がアクティブになる。図3A,3B及 び3Cに示す3つの状態が存在する。 図3Aに示す状態では、第3時間信号MIDが水平周期の中点後の瞬時tMIDに おいてアクティブになり、且つ反転窓前縁信号LWIが既にアクティブであり、 且つその後クロックド水平同期パルスHsyp が瞬時tHsyp に発生する。その結果 、論理ANDゲートAND2のすべての入力がアクティブになり、信号Hpd1 も アクティブになる。瞬時tLW において窓前縁信号LWがアクティブになるとき論 理ANDゲートAND4の出力がアクティブになるため、窓基準信号Hv 及びカ ウンタ回路CO2のリスタート入力Rc2もアクティブになり、これにより第3時 間信号MID、窓前縁信号LW,反転窓前縁信号LWI及び窓後縁信号RWがク ロック信号XCLKの1クロック周期後にそれらの開始位置にリセットされる( tMID前と同様)。このとき新しい時間信号のカウントが開始され、窓前縁信号L W(窓の始点)及び窓後縁信号RW(窓の終点)により決まる次の窓は窓基準信 号Hv がアクティブになる瞬時に関連する。同期セット−リセットフリップフロ ップSSR3及び論理及びOR2の目的は、信号MID後に発生する第1クロッ クド水平同期パルスHsyp のみを検出して、供給された水平同期パルスHs の擾 乱時に窓基準信号Hv の不確定の繰返し時間が発生しないようにすることにある 。クロックド水平同期パルスHsyp が窓の開始前に発生すると、その結果として 窓基準信号Hv が窓の前縁(窓前縁信号LWにより決まる)でアクティブになる 。 図3Bに示す状態では、信号MIDが水平周期の中点後の瞬時tMIDにおいてア クティブになり、その後窓前縁信号LWが瞬時tLW でアクティブになり、次いで クロックド水平同期パルスHsyp が瞬時tHsyp にアクティブになる。その結果、 ANDゲートAND3のすべての入力がアクティブになり、信号Hpw1 及び従っ て窓基準信号Hvもアクティブになる。次いで種々の信号が図3Aにつき述べた と同様にそれらの開始位置にリセットされる。この状態では、クロックド水平同 期パルスHsyp が窓内に発生する瞬時に窓基準信号Hv がアクティブになる。 図3Cに示す状態では、信号MIDが水平周期の中点後の瞬時tMIDにおいてア クティブになり、その後窓前縁信号LWが瞬時tLW でアクティブになる。クロッ クド水平同期パルスHsyp が発生する瞬時tHsyp は窓後縁信号RWがアクティブ になる瞬時tRW 前でないため、信号Hpd1 及びHpw1 はORゲートOR3をアク ティブにしえない。そして瞬時tRW においてはじめて窓後縁信号RWがORゲー トOR3及び従って窓基準信号Hv をアクティブにする。従って、クロックド水 平同期パルスHsyp が窓後縁信号RWの前に発生しない場合には、窓基準信号H v が(窓後縁信号RWにより決まる)窓の後縁でアクティブになる。換言すれば 、クロックド水平同期パルスHsyp が窓後縁RW後に発生する場合には、窓基準 信号Hv は窓後縁RWでアクティブになる。 図2に示すゲート回路GCはゲート信号Hp を発生する。ゲート信号Hp は、 供給水平同期パルスHs が窓内に発生する場合には供給水平同期パルスHs に関 連し、供給水平同期パルスHs が窓の前(従って窓前縁信号LWがアクティブに なる前)に発生する場合には窓前縁信号LWに関連し、供給水平同期パルスHs が窓の後(従って窓後縁信号RWがアクティブになった後)に発生する場合には 窓後縁信号RWに関連する。ここで、ゲート回路GCについて詳細に説明する。 このゲート回路は非同期セット−リセットフリップフロップASR、固定パルス 幅発生回路WIDC及び論理ゲートOR1及びAND1を具える。非同期セット −リセットフリップフロップASRは論理ORゲートOR1の出力端子に接続さ れたセット入力端子SA、時間パルスMIDPを受信するリセット入力端子RA 及び論理ANDゲートAND1及び論理ANDゲートAND5の入力端子に接続 された出力端子QAを有する。論理ORゲートOR1は水平同期パルスHs と窓 後縁信号RWを受信する。論理ANDゲートAND5の第2入力端子は窓前縁信 号LWを受信し、その出力端子は第1同期セット−リセットフリップフロップS SR1のセット入力端子S1に接続される。第1同期セット−リセットフリップ フロップSSR1のリセット入力端子R1は時間パルスMIDPを受信し、その クロック入力端子CLKはクロック信号XCLKに接続され、その出力端子Q1 はインバータ回路INV2を経て同期リセット可能カウンタCO1の非同期リセ ット入力端子Rc1に接続される。カウンタCO1のクロック入力端子CLKはク ロック信号XCLKを受信し、その出力端子Qc1は第2同期セット−リセットフ リップフロップSSR2のリセット入力端子R2に接続される。カウンタCO1 はクロック信号XCLKの所定数Nc1のクロックパルスをカウントする。第2セ ット−リセットフリップフロップSSR2のセット入力端子S2は第1時間信号 LW−1に接続され、そのクロック入力端子CLKはクロック信号XCLKに接 続され、その出力端子Q2は論理ANDゲートAND1の第2入力端子に接続さ れ、このANDゲートの出力端子がゲート信号Hp を出力する。出力端子QA, Q1,Qc1及びQ2に発生する信号は同様にQA,Q1,Qc1及びQ2で示す。 ゲート回路GCの動作を図4を参照して説明する。図4A、4B及び4Cは水 平同期パルスHs が窓の開始前に、窓内に、及び窓の終了後にそれぞれ発生する 状態を示す。簡単のため、1クロック周期程度の時間差は考慮せず、信号LW− 1及びLWは等しいものと仮定する。水平同期パルスHs 及び窓後縁信号RWの 公称位置は破線で示されている。 これらの3つの図の各々において、信号MIDPは水平周期のほぼ中点の瞬時 tMIDにおいて1クロック周期中アクティブになり、この瞬時後に信号QA,Q1 及びQc1がイナクティブ状態になる。2つの瞬時tHs(水平同期パルスHs がアク ティブになる瞬時)又はtRW(窓後縁信号RWがアクティブになる瞬時)の最初の発 生時に、非同期セット−リセットフリップフロップASRが論理ORゲートOR 1を経て直接(即ち、次のクロックパルスXCLKをまたずに)セットされ、信 号QAがアクティブになる。論理ORゲートOR1及び非同期セット−リセット フリップフロップASRの組み合わせは、供給水平同期パルスHs が窓後縁信号 RW前に発生する場合にはこの同期パルスがアクティブになる瞬時にアクティブ になる信号QAを供給し、或いは水平同期パルスが窓後縁信号前に発生しない場 合には窓後縁信号RWがアクティブになる瞬時にアクティブになる信号QAを供 給する。 ここで固定パルス幅発生回路WIDCの動作を説明する。論理ANDゲートA ND5の第1入力端子は窓前縁信号LWに接続され、その第2入力端子は信号Q Aに接続され、両信号LW及びQAがアクティブになる瞬時にその出力がアクテ ィブになり、第1同期セット−リセットフリップフロップSSR1がセットされ る。信号Q1がアクティブになるとカウンタCO1のリセット状態が除去され、 このカウンタがクロック信号XCLKの所定数(NC1)のクロックパルスをカ ウントそた後、即ち固定時間TC1後にアクティブになる信号Qc1を出力し、そ の結果として、瞬時tLW に窓前縁信号LWによりセットされた第2同期セット− リセットフリップフロップSSR2がリセットされ、信号Q2がイナクティブに なる。従って、信号Q2は瞬時tLW にアクティブになり、論理ANDゲートAN D5の入力端子の2つの信号QA,LWがアクティブになる瞬時から期間TC1 後にイナクティブになる。 図4Aの状態では、水平同期パルスHs 及び信号QAが、窓前縁信号LWがア クティブになる瞬時tLW の前の瞬時tHs においてアクティブになる。瞬時tLW に おいて、既にアクティブである信号QAのみならず窓前縁信号LWも論理AND ゲートAND5の入力端子においてアクティブになり、この場合には上述の説明 に従って、瞬時tLW にアクティブになり、瞬時tLW から期間TC1後にイナクテ ィブになる信号Q2が発生する。信号Q2及びQAの論理AND関数(AND1 )はゲート信号Hp として信号Q2を出力する。従って、水平同期パルスHs が 窓の開始前に発生する場合には、その結果としてゲート信号Hp は窓の後縁(窓 後縁信号LWによりきまる)でアクティブになり、固定の期間TC1を有するも のとなる。 図4Bに示す状態では、水平同期パルスHs 及び信号QAが、窓前縁信号LW がアクティブになる瞬時tLW の後の瞬時tHs においてアクティブになる。これに より論理ANDゲートAND5の第2入力端子がアクティブになり、この場合に は上述の説明に従って、瞬時tLW にアクティブになり、瞬時tHs から期間TC1 後にイナクティブになる信号Q2が発生する。信号Q2及びQAの論理AND関 数(AND1)はゲート信号Hp として信号Q2を出力する。信号Q2及び信号 QAの論理AND関数(AND1)は瞬時tHs においてアクティブになり、次い で期間TC1後にイナクティブになるゲート信号Hp を出力する。従って、水平 同期パルスHs が窓内に発生する場合には、その結果としてゲート信号Hp は水 平同期パルスHs がアクティブになる瞬時にアクティブになり、固定の期間TC 1を有するものとなる。 図4Cに示す状態では、窓後縁信号RWがアクティブになる瞬時tRW の後に瞬 時tHs が位置する。この場合には出力信号QAが瞬時tRW にアクティブになる。 この瞬時tRW においては、論理ANDゲートAND5の第1入力信号(LW)が 既にアクティブであるのに加えてその第2入力信号がアクティブになり、この場 合には上述の説明に従って、瞬時tLW においてアクティブになり、瞬時tRW から 期間TC1後にイナクティブになる出力信号Q2が発生する。信号Q2及びQA の論理AND関数(AND1)は瞬時tRW においてアクティブになり、期間TC 1後にイナクティブになるゲート信号Hp を出力する。従って、水平同期パルス Hs が窓後縁信号RWの前に発生しない場合には、その結果としてゲート出力信 号Hp は窓の後縁(窓後縁信号RWによりきまる)でアクティブになり、固定の 期間TC1を有するものとなる。 図5は本発明による窓回路の第2実施例WINC2の詳細構成図であり、本例 窓回路はサンプリング回路SAMP、発振器回路XOSC及び窓基準パルス発生 回路WRC2を具え、窓基準パルス発生回路WRC2は位相弁別器PD2、ゲー ト回路G2及び分周回路COUT2を具える。 発振器回路XOSC及びサンプリング回路SAMPは前述の通りである。 窓回路WINC2は、特に窓前縁信号LW及び窓後縁信号RWのような窓決定 時間信号を発生する。この目的のために、カウンタ回路CO3が窓基準信号Hv の発生瞬時からクロック信号XCLKの所定数のクロックパルスをカウントする 。窓基準信号Hv は、窓回路WINC2において位相弁別器PD2及びゲート回 路G2により、この窓基準信号Hv と前窓基準信号Hv −1との間の時間インタ ーバルがこの窓基準信号Hv 前の2つの連続するクロックド同期パルスHsyp − 1及びHsyp 間の期間にできるだけ近似するように発生させ、窓基準信号Hv が 窓前縁信号LWと窓後縁信号RWにより決定される時間インバータ内に常に位置 するようにする。この窓回路WINC2を以下に詳細に説明する。 時間パルス発生回路COUT2はリスタート可能な9ビットカウンタ及びカウ ント復号論理回路からなるカウンタ回路CO3を具える。カウンタ回路CO3は クロック信号XCLK用のクロック入力端子CLK及び窓基準パルス発生回路W RC2からの窓基準信号Hv を受信するリスタート入力端子RC3を有する。カ ウンタ回路CO3の第1出力端子Qc3,1は、カウンタのリスタートから所定数N 1−1(例えば344)のクロック周期のカウント後にアクティブになる第1時 間信号LW−1(窓−1クロック周期の左縁)を供給する。この出力端子Qc3,1 は更にクロック周期遅延素子DEL1に接続され、この遅延素子がカウンタのリ スタートからN1クロック周期後にアクティブになる窓前縁信号LWを供給する 。カウンタ回路CO3の第2出力端子Qc3,2はカウンタのリスタートから所定数 N2(例えば398)のクロック周期のカウント後にアクティブになる窓後縁信 号RWを供給する。カウンタ回路CO3の第3出力端子Qc3,3はカウンタのリス タートから所定数N4(例えば192)のクロック周期のカウント後に1クロッ ク周期XCLK中アクティブになる時間パルスMIDP(水平周期のほぼ中点) を供給する。カウンタ回路CO3のリスタート入力端子RC3は窓基準信号Hv により駆動されるため、次の窓(窓前縁信号LW及び窓後縁信号RWにより決定 される)は固定の選択されたカウント(N1及びN2)の終了後に発生する。 水平同期パルスHs がサンプリング回路SAMPの一方の入力端子に供給され 、その他方の入力端子がクロック信号XCLKを受信する。サンプリング回路S AMPの出力端子はクロックド水平同期パルスHsyp を出力する。 位相弁別器PD2はリセットがセットに優先するタイプの第1及び第2セット −リセットフリップフロップSSR3及びSSR4と、論理回路INV1,IN V2,AND2,AND3を具える。クロックド水平同期パルスHsyp は論理A NDゲートAND2の第1入力端子及び第2同期セット−リセットフリップフロ ップSSR4のリセット入力端子R4にに供給される。ANDゲートAND2の 第2入力端子はインバータゲートINV1を経て第2同期セット−リセットフリ ップフロップSSR4の出力端子Q4に接続され、このANDゲートの出力端子 は第1同期セット−リセットフリップフロップSSR3のセット入力端子S3に 接続される。第1同期セット−リセットフリップフロップSSR3のリセット入 力端子R3は窓基準信号Hv を受信し、そのクロック入力端子CLKはクロック 信号XCLKを受信し、その出力端子Q3は信号Hpd2 を出力し、インバータゲ ートINV2を経て論理ANDゲートAND3の第1入力端子に接続される。論 理ANDゲートAND3の第2入力端子は窓基準信号Hv を受信し、その出力端 子が第2同期セット−リセットフリップフロップSSR4のセット入力端子S4 に接続される。第2同期セット−リセットフリップフロップSSR4のクロック 入力端子CLKはクロック信号XCLKを受信し、その出力端子が信号Hpw2 を 出力する。 ゲート回路G2は論理回路AND4及びOR3を具える。ORゲートOR3の 第1入力端子は信号Hpd2 を受信し、その第2入力端子は窓後縁信号RWを受信 し、その出力端子は論理ANDゲートAND4の第1入力端子に接続される。論 理ANDゲートAND4の第2入力端子は窓前縁信号LWを受信し、その出力端 子が窓基準信号Hv を出力する。 窓回路WINC2の動作を図6に示す波形を参照して更に説明する。図6A, 6B及び6Cは、連続するクロックド水平同期パルスHsyp 間の時間が公称値を 有しクロックド水平同期パルスHsyp が常に窓内の同一位置に発生する状態、こ の時間が短すぎる状態、及びこの時間が長すぎる状態をそれぞれ示す。窓後縁信 号RWの公称位置は破線で示されている。 時間パルス発生回路COUNT2は第2時間信号LW+1及び第3時間信号M IDを発生する必要がない点を除いて時間パルス発生回路COUNT1に等しい ため、時間パルス発生回路COUNT2の動作の説明は省略する。 位相弁別器PD2の開始状態においては、第1及び第2同期セット−リセット フリップフロップSSR3及びSSR4の出力信号Hpd2 及びHpw2 はアクティ ブでないため、ANDゲートAND2及びAND3の入力端子の一方が論理イン バータゲートINV1及びINV2を経て常にアクティブである。次いで、位相 弁別器PD2の入力信号のクロックド同期パルスHsyp と窓基準信号H vのうち どちらが先にアクティブになるかに応じて2つの状態が生ずる。先ず第1の状態 について述べる。(水平同期パルスHs の発生の結果として)クロックド同期パ ルスHsyp が最初にアクティブになると、第1同期セット−リセットフリップフ ロップSSR3のセット入力端子S3が論理ANDゲートAND2を経てアクテ ィブになり、出力信号Hpd2 がクロック信号XCLKの次のクロック周期CPに おいてアクティブになる。同時に、第2同期セット−リセットフリップフロップ SSR4のリセット入力端子R4がアクティブになり、出力信号Hpw2 が次のク ロック周期中イナクティブのままになる。 図6Aに示す状態では、窓前縁信号LWが瞬時tLW1においてアクティブになり 、論理ANDゲートAND4の第2入力端子がアクティブになる。瞬時tHsyp1に おいて、クロックド水平同期パルスHsyp がアクティブになると、上述の説明に 従って、信号Hpd2 が1クロック周期CP後にアクティブになるとともに、信号 Hpw2 がイナクティブのままになる。信号Hpd2 は論理ORゲートOR3を経て 論理ANDゲートAND4の第1入力端子をアクティブにし、従って窓基準信号 Hv をアクティブにするとともに、第1同期セット−リセットフリップフロップ SSR3のリセット入力端子R3をアクティブにして信号Hpd2 及び窓基準信号 Hv を1クロック周期後にイナクティブにする。窓基準信号Hv のアクティブ状 態中信号Hpd2 もアクティブであるため、論理ANDゲートAND3は論理イン バータゲートINV2を経てイナクティブに維持され、従って信号Hpw2 はイナ クティブのままである。窓基準信号Hv がアクティブになる結果として、カウン タ回路CO3が1クロック周期CP後の瞬時tOにリセットされ、窓前縁信号LW がイナクティブになる。カウンタ回路CO3はこの瞬時から開始し、次の窓基準 信号Hv がアクティブになることによりリセットされるまで動作する。瞬時t0を 以後開始瞬時という。クロックド水平同期パルスHsyp が開始瞬時t0の前にアク ティブにならなかった場合には、次の窓前縁信号LWが開始瞬時t0からクロック 信号XCLKのN1クロック周期に等しい時間Tmin 後の瞬時比W2にアクティブ になるとともに、窓後縁信号RWが開始瞬時t0からクロック信号XCLKのN2 クロック周期に等しい時間Tmax 後にアクティブになる。瞬時tHsyp2に発生する 第2クロックド水平同期パルスHsyp は瞬時tHsyp1について説明したと同様に処 理される。Tmin 及びTmax 間の期間に供給され窓内に入るクロックド同期パル スHsyp が窓基準パルスHv として(1クロック周期CPの遅延で)出力される 。 図6Bに示す状態では、クロックド同期信号Hsyp 2が瞬時t0後であって窓前 縁信号LWがアクティブになる前の瞬時tHsyp2においてアクティブになる。上述 したように、出力信号Hpd2 が次のクロック周期においてアクティブになり、出 力信号Hpw2 がイナクティブのままである。この信号Hpd2 がORゲートOR3 を経てANDゲートAND4の第1入力端子をアクティブにする。瞬時比W2にお いて、窓前縁信号LWがアクティブになり、従って窓基準信号Hv 及び第1同期 セット−リセットフリップフロップSSR3のリセット入力端子R3もアクティ ブになるため、1クロック周期CP後に信号Hpd2 及び窓基準信号Hv がイナク ティブになる。窓基準信号Hv がアクティブである期間中信号Hpd2 もアクティ ブであるため、論理アクティブAND3は論理インバータゲートINV2を経て イナクティブに維持され、従って従ってHpw2 はイナクティブに維持される。2 つの連続するクロックド同期パルスHsyp の周期がTmin より短い場合には、窓 基準信号Hv は窓前縁信号LWに等しくなる。この実施例は、クロックド同期パ ルスHsyp が瞬時t0に発生する基準信号Hv と瞬時比W2に発生する次の窓前縁信 号LWとの間の時間インバータ内に発生するか否かを検出する。基準信号Hv が 上述の規定の時間インバータ内に発生する場合には、窓の前の発生であるものと 決定する。これは、窓の前を信号MIDと次の窓前縁信号LWとの間の時間イン バータ内に発生するものとして決定する図2の実施例と異なるところである。信 号MIDは前基準信号Hvの後の約半ライン周期の点で始まる。 図6Cに示す状態では、窓前縁信号LW及び従って論理アクティブAND4の 第2入力端子が開始瞬時t0後の瞬時比W2においてアクティブになる。瞬時tRW2に おいて、論理ORゲートOR3の第2入力端子の窓後縁信号RWがアクティブに なり、論理ANDゲートAND4の第1入力端子及び従って窓基準信号Hv がア クティブになる。第2同期セット−リセットフリップフロップSSR4のセット 入力端子S4が論理ANDゲートAND3を経てANDゲートになり、出力信号 Hpw2 が次のクロック周期XCLK中アクティブになる。また、第1同期セット −リセットフリップフロップSSR3のリセット入力端子R3がアクティブにな り、出力信号Hpd2 は次のクロック周期XCLK中イナクティブに維持される。 窓基準信号Hv がアクティブになる結果として、カウンタキロCO3がリセット され、窓前縁信号LW及び窓後縁信号RWが1クロック周期CP後の開始瞬時t0 ’にイナクティブになる。瞬時tHsyp2においてクロックド水平同期パルスHsyp が発生し、これが第2セット−リセットフリップフロップSSR4のリセット入 力端子R4をアクティブにし、信号Hpw2 が1クロック周期後にイナクティブに なる。この瞬時では論理ANDゲートAND2の一方の入力端子がアクティブ信 号Hpw2 により論理インバータゲートを経てイナクティブであるため、第1セッ ト−リセットフリップフロップSSR3の状態は変化せず、出力信号Hpd2 はイ ナクティブに維持される。このとき第1及び第2同期セット−リセットフリップ フロップSSR3及びSSR4は瞬時t0と同一の状態になり、次のクロックド水 平同期パルスHsyp が発生する瞬時に応じて、上述した状態の一つが発生しうる 。2つの連続するクロックド同期パルスHsyp がTmax より長い場合には、窓基 準信号Hv は窓後縁信号RW(瞬時tRW2)に等しくなる。 カウンタ回路CO2,CO3のリセット信号として、実際上非同期ゲート信号 Hp の同期レプリカである同期式に発生させた窓基準パルスHv の代わりに、非 同期ゲート信号Hp 又は同期されたゲート信号Hp を使用することもできる。 更に、上述したディジタル実施例の代わりにアナログ実施例も可能である。デ ィジタルカウンタCO2,CO3の代わりにトリガ可能な三角波発生器を使用す ることができる。カウンタCO2,CO3はリセットコマンド(例えばHv )か らカウントを時間の関数として上昇し、そのカウンタ値が経過時間を表す。慣例 のトリガ可能な三角波発生器はキャパシタに電流を蓄積し、トリガパルスからの 経過時間を表す電圧を発生する。カウントを読み取り関連するパルス縁又はパル スを発生するアナログ等価物として電圧レベル比較器を使用することができる。 上述したディジタル実施例により行われる機能はマイクロコンピュータにより 実現することもできる。マイクロコンピュータは本願明細書に述べられているパ ルスを表す瞬時を計算することができる。 一例として、窓パルスLW,RWはそれぞれ窓の前縁LWの発生瞬時及び窓の 後縁RWの発生瞬時により表すことができる。これらの瞬時は計算値により表す ことができる。マイクロコンピュータはパルスを発生することもできる。 上述した実施例は本発明の範囲を限定するものでなく、当業者であれば本発明 の範囲を逸脱することなく多くの他の変形がかのうである。請求の範囲において 括弧内の参照符号も本発明の範囲を制限するものではない。

Claims (1)

  1. 【特許請求の範囲】 1.反復窓信号(LW,RW)を発生する窓回路(WINC1,WINC2)と 、 供給された同期パルス(Hs )が窓信号(LW,RW)内に発生する場合に は供給同期パルス(Hs )に関連する反復ゲートパルス(Hp )を出力し、供給 同期パルス(Hs )が窓信号(LW,RW)内に発生しない場合には窓信号(L W,RW)に関連するゲートパルス(Hp )を出力するゲート回路(CG)とを 具えた同期回路において、 前記ゲート回路(GC)は、供給同期パルス(Hs )が窓信号(LW,RW )の開始前に発生する場合には窓信号(LW)の前縁に関連するゲートパルス( Hp )を出力し、供給同期パルス(Hs )が窓信号(LW,RW)の終了後に発 生する場合には窓信号(RW)の後縁に関連するゲートパルス(Hp )を出力す る手段(OR1,ASR,AND1,WIDC)を具えていることを特徴とする 同期回路。 2.前記窓回路(WINC1,WINC2)は、供給同期パルス(Hs )に関連 するパルス(Hsyp )が窓信号(LW,RW)内に発生する場合には供給同期パ ルス(Hs )に関連する基準パルス(Hv )を発生し、供給同期パルス(Hs ) が窓信号(LW,RW)内に発生しない場合には窓信号(LW,RW)の前縁( LW)又は後縁(RW)に関連する基準パルス(Hv )を発生する手段(XOS C,SAMP,PD1,PD2,G1,G2及びCOUNT1,COUNT2) を具え、前記基準パルス(Hv )が次の窓信号(LW,RW)を決定する時間基 準を与えることを特徴とする請求の範囲1記載の同期回路。 3.前記窓回路(WINC1)は、供給同期パルス(Hs )に関連するパルス( Hsyp )が窓信号(LW,RW)の開始前に発生する場合には窓信号(LW)の 前縁に関連する基準パルス(Hv )を発生し、供給同期パルス(Hs )に関連す るパルス(Hsyp )が窓信号(LW,RW)の終了後に発生する場合には窓信号 (RW)の後縁に関連する基準パルス(Hv )を発生する手段(XOSC,SA MP,PD1,G1,COUNT1)を具えていることを特徴とする 請求の範囲2記載の同期回路。 4.前記窓回路(WINC2)は、基準パルス(Hv )を、この基準パルスと前 基準パルス(Hv −1)との間の時間インターバルの長さが供給同期パルス(H s )に関連する2つの連続するパルス(Hsyp −1及びHsyp )間の期間にでき るだけ近似するような瞬時に発生させる手段(XOSC,SAMP,PD2,G 2,COUNT2)を具え、前記瞬時が窓信号(LW)の前縁及び窓信号(RW )の後縁により決定される窓内に常に位置するようにしたことを特徴とする請求 の範囲2記載の同期回路。 5.前記窓回路(WINC1,WINC2)は前記ゲート回路(GC)の前出力 パルス(Hp −1)に関連して窓信号(LW,RW)の前縁(LW)及び後縁( RW)を発生する縁発生手段(COUNT1,COUNT2)を具えていること を特徴とする請求の範囲1記載の同期回路。 6.前記窓回路(WINC1,WINC2)は前記基準パルス(Hv )に関連し て窓信号(LW,RW)の前縁(LW)及び後縁(RW)を発生する縁発生手段 (COUNT1,COUNT2)を具えていることを特徴とする請求の範囲2、 3又は4記載の同期回路。 7.前記窓回路(WINC1,WINC2)及び前記ゲート回路(GC)が供給 同期パルス(Hs )を受信し、ゲートパルス(Hp )をフェーズロックループ回 路(HPLL)に供給するように結合され、或いは前記窓回路(WINC1,W INC2)及び前記ゲート回路(GC)の入力端子(I)がフェーズロックルー プ回路(HPLL)の出力端子(Up)に結合され、且つ前記フェーズロックル ープ回路(HPLL)の入力端子(Ip)が供給同期パルス(Hs )を受信する よう結合され、更に、前記フェーズロックループ回路(HPLL)の発振器(V CO)に関連するクロック信号(CLK)を発生する手段(OSC)を具え、前 記縁発生手段(COUNT1,COUNT2)が前記フェーズロックループ回路 (HPLL)の発振器(VCO)からの所定数のパルスをカウントして現ゲート パルス(Hp )から次の窓信号(LW,RW)の前縁(LW)及び後縁(RW) までの期間を決定するように構成されていることを特徴とする請求の範囲5記載 の同期回路。 8.前記窓回路(WINC1,WINC2)及び前記ゲート回路(GC)が供給 同期パルス(Hs )を受信し、ゲートパルス(Hp )をフェーズロックループ回 路(HPLL)に供給するように結合され、或いは前記窓回路(WINC1,W INC2)及び前記ゲート回路(GC)の入力端子(I)がフェーズロックルー プ回路(HPLL)の出力端子(Up)に結合され、且つ前記フェーズロックル ープ回路(HPLL)の入力端子(Ip)が供給同期パルス(Hs )を受信する よう結合され、更に、前記フェーズロックループ回路(HPLL)の発振器(V CO)に関連するクロック信号(CLK)を発生する手段(OSC)を具え、前 記縁発生手段(COUNT1,COUNT2)が前記フェーズロックループ回路 (HPLL)の発振器(VCO)からの所定数のパルスをカウントして現基準パ ルスス(Hv )から次の窓信号(LW,RW)の前縁(LW)及び後縁(RW) までの期間を決定するように構成されていることを特徴とする請求の範囲6記載 の同期回路。 9.前記窓回路(WINC1,WINC2)は更にクロック信号(XCLK)を 発生する別の発振器(XOSC)を具え、前記縁発生手段(COUNT1,CO UNT2)が前記別の発振器(XOSC)からの所定数のパルスをカウントして 現ゲートパルス(Hp )から次の窓信号(LW,RW)の前縁(LW)及び後縁 (RW)までの期間を決定するように構成されていることを特徴とする請求の範 囲5記載の同期回路。 10.前記窓回路(WINC1,WINC2)は更にクロック信号(XCLK) を発生する別の発振器(XOSC)を具え、前記縁発生手段(COUNT1,C OUNT2)が前記別の発振器(XOSC)からの所定数のパルスをカウントし て現基準パルスス(Hv )から次の窓信号(LW,RW)の前縁(LW)及び後 縁(RW)までの期間を決定するように構成されていることを特徴とする請求の 範囲6記載の同期回路。 11.前記ゲート回路(GC)はゲートパルス(Hp )に所望の幅を与える手段 (WIDC)を具えていることを特徴とする請求の範囲1記載の同期回路。 12.反復窓信号(LW,RW)を発生するステップと、 供給された同期パルス(Hs )が窓信号(LW,RW)内に発生する場合に は供給同期パルス(Hs )に関連する反復ゲートパルス(Hp )を発生し、供給 同期パルス(Hs )が窓信号(LW,RW)内に発生しない場合には窓信号(L W,RW)に関連するゲートパルス(Hp )を発生するステップとを具える同期 パルス発生方法において、 供給同期パルス(Hs )が窓信号(LW,RW)の開始前に発生する場合に は窓信号(LW)の前縁に関連するゲートパルス(Hp )を発生し、供給同期パ ルス(Hs )が窓信号(LW,RW)の終了後に発生する場合には窓信号(RW )の後縁に関連する反復ゲートパルス(Hp )を発生することを特徴とする同期 パルス発生方法。 13.供給同期パルス(Hs )が窓信号(LW,RW)内に発生する場合には供 給同期パルス(Hs )に関連する基準パルス(Hv )を発生し、供給同期パルス (Hs )が窓信号(LW,RW)内に発生しない場合に窓信号(LW,RW)の 前縁(LW)又は後縁(RW)に関連する基準パルス(Hv )を発生することを 特徴とする請求の範囲12記載の同期パルス発生方法。 14.画像情報(PI)受信用入力端子(T)と、水平同期パルス(Hs )を分 離する手段(SS)と、画像表示装置の水平アドレッシング(HDEF,HY) を制御する同期回路(SC)と、表示スクリーン(CRT)とを具え、前記同期 回路が、反復窓信号(LW,RW)を発生する窓回路(WINC1,WINC2 )と、供給された同期パルス(Hs )が窓信号(LW,RW)内に発生する場合 には供給同期パルス(Hs )に関連する反復ゲートパルス(Hp )を出力し、供 給同期パルス(Hs )が窓信号(LW,RW)内に発生しない場合には窓信号( LW,RW)に関連するゲートパルス(Hp )を出力するゲート回路(CG)と を具えている画像表示装置において、 前記ゲート回路(GC)は、供給同期パルス(Hs )が窓信号(LW,RW )の開始前に発生する場合には窓信号(LW)の前縁に関連するゲートパルス( Hp )を出力し、供給同期パルス(Hs )が窓信号(LW,RW)の終了後に発 生する場合には窓信号(RW)の後縁に関連するゲートパルス(Hp )を出力す る手段(OR1,ASR,AND1,WIDC)を具えていることを特徴とする 画像表示装置。 15.入力端子(T)に画像情報(PI)を受信し、水平同期パルス(Hs )を 分離し、水平アドレッシング(HDEF,HY)を制御し、画像情報(PI)を 表示スクリーン(CRT)上に表示する画像表示装置であって、前記水平アドレ ッシング(HDEF,HY)の制御が、 反復窓信号(LW,RW)を発生するステップと、 供給された同期パルス(Hs )が窓信号(LW,RW)内に発生する場合に は供給同期パルス(Hs )に関連する反復ゲートパルス(Hp )を発生し、供給 同期パルス(Hs )が窓信号(LW,RW)内に発生しない場合には窓信号(L W,RW)に関連する反復ゲートパルス(Hp )を発生するステップとを具える 表示装置において、 供給同期パルス(Hs )が窓信号(LW,RW)の開始前に発生する場合に は前記ゲートパルス(Hp )が窓信号(LW)の前縁に関連し、供給同期パルス (Hs )が窓信号(LW,RW)の終了後に発生する場合には前記ゲートパルス (Hp )が窓信号(RW)の後縁に関連することを特徴とする画像表示装置。 16.窓開始瞬時(LW)及び窓終了瞬時(RW)を有する反復窓瞬時(LW, RW)を発生する窓回路(WINC1,WINC2)と、 供給された同期パルス(Hs )が窓開始瞬時(LW)と窓終了瞬時(RW) との間に発生する場合には供給同期パルス(Hs )に関連する反復ゲートパルス (Hp )を出力し、供給同期パルス(Hs )が窓開始瞬時(LW)と窓終了瞬時 (RW)との間に発生しない場合に窓瞬時(LW,RW)に関連するゲートパル ス(Hp )を出力するゲート回路(CG)とを具えた同期回路において、 前記ゲート回路(GC)は、供給同期パルス(Hs )が窓開始瞬時(LW) 前に発生する場合には窓開始瞬時(LW)に関連するゲートパルス(Hp )を出 力し、供給同期パルス(Hs )が窓終了瞬時(RW)後に発生する場合には窓終 了瞬時(RW)に関連するゲートパルス(Hp )を出力する手段(OR1,AS R,AND1,WIDC)を具えていることを特徴とする同期回路。 17.窓開始瞬時(LW)及び窓終了瞬時(RW)を有する反復窓瞬時(LW ,RW)を発生するステップと、 供給された同期パルス(Hs )が窓開始瞬時(LW)と窓終了瞬時(RW) との間に発生する場合には供給同期パルス(Hs )に関連する反復ゲートパルス (Hp )を発生し、供給同期パルス(Hs )が窓開始瞬時(LW)と窓終了瞬時 (RW)との間に発生しない場合に窓瞬時(LW,RW)に関連するゲートパル ス(Hp )を発生するステップとを具える同期瞬時発生方法において、 供給同期パルス(Hs )が窓開始瞬時(LW)前に発生する場合には窓開始 瞬時(LW)に関連するゲートパルス(Hp )を出力し、供給同期パルス(Hs )が窓終了瞬時(RW)後に発生する場合には窓終了瞬時(RW)に関連するゲ ートパルス(Hp )を発生することを特徴とする同期回路。
JP50188196A 1994-06-10 1995-06-06 同期回路及び方法 Expired - Fee Related JP3562815B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP94201661.9 1994-06-10
EP94201661 1994-06-10
PCT/IB1995/000433 WO1995034987A1 (en) 1994-06-10 1995-06-06 Synchronizing arrangement and method

Publications (2)

Publication Number Publication Date
JPH09501816A true JPH09501816A (ja) 1997-02-18
JP3562815B2 JP3562815B2 (ja) 2004-09-08

Family

ID=8216941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50188196A Expired - Fee Related JP3562815B2 (ja) 1994-06-10 1995-06-06 同期回路及び方法

Country Status (7)

Country Link
US (1) US5608462A (ja)
EP (1) EP0713627B1 (ja)
JP (1) JP3562815B2 (ja)
KR (1) KR100376631B1 (ja)
DE (1) DE69515600T2 (ja)
ES (1) ES2146312T3 (ja)
WO (1) WO1995034987A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141796A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 同期回路
JP2016123009A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置、電子デバイス・モジュール、及びネットワークシステム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844622A (en) * 1995-12-12 1998-12-01 Trw Inc. Digital video horizontal synchronization pulse detector and processor
JP2838995B2 (ja) * 1995-12-27 1998-12-16 日本電気株式会社 水平同期信号発生回路
FR2748882B1 (fr) * 1996-05-14 1998-06-26 Thomson Multimedia Sa Procede et dispositif de correction d'erreur de synchronisation
JPH11205627A (ja) * 1998-01-19 1999-07-30 Sony Corp 水平偏向装置、自動周波数制御装置および映像信号受信装置
JPH11355603A (ja) * 1998-06-09 1999-12-24 Fuji Film Microdevices Co Ltd 水平同期検出回路
KR100425107B1 (ko) * 2001-10-12 2004-03-30 엘지전자 주식회사 영상표시장치의 수평위상고정루프 속도 제어장치 및 그 방법
FR2831756B1 (fr) * 2001-10-26 2004-01-30 St Microelectronics Sa Procede et dispositif de synchronisation d'un signal de reference sur un signal video
JP2003304560A (ja) * 2002-04-10 2003-10-24 Sony Corp デジタルビデオエンコーダ
WO2006003633A1 (en) * 2004-07-02 2006-01-12 Philips Intellectual Property & Standards Gmbh Noise elimination device for the detection of the vertical sync pulse in video signals
US7576771B1 (en) * 2005-03-08 2009-08-18 Advanced Micro Devices, Inc. Method and apparatus of providing video synchronization

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843469A (en) * 1987-04-13 1989-06-27 The Grass Valley Group, Inc. Rapid signal acquisition and phase averaged horizontal timing from composite sync
JPH01144738A (ja) * 1987-11-30 1989-06-07 Nec Home Electron Ltd ウインドウ法同期保護回路
JPH0813096B2 (ja) * 1989-05-29 1996-02-07 日本ビクター株式会社 同期分離回路
US4974081A (en) * 1990-03-13 1990-11-27 Pioneer Electronic Corporation Clock pulse generating circuit
JPH05130448A (ja) * 1991-11-01 1993-05-25 Sony Corp 水平afc回路
US5418573A (en) * 1993-07-22 1995-05-23 Philips Electronics North America Corporation Apparatus and method for producing periodic synchronization references forming a synchronization signal

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141796A (ja) * 2000-11-02 2002-05-17 Mitsubishi Electric Corp 同期回路
JP2016123009A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置、電子デバイス・モジュール、及びネットワークシステム
US10038827B2 (en) 2014-12-25 2018-07-31 Renesas Electronics Corporation Semiconductor device, electronic device module and network system
US10728428B2 (en) 2014-12-25 2020-07-28 Renesas Electronics Corporation Semiconductor device, electronic device module and network system

Also Published As

Publication number Publication date
US5608462A (en) 1997-03-04
DE69515600D1 (de) 2000-04-20
EP0713627A1 (en) 1996-05-29
KR100376631B1 (ko) 2003-07-22
ES2146312T3 (es) 2000-08-01
DE69515600T2 (de) 2000-09-21
WO1995034987A1 (en) 1995-12-21
JP3562815B2 (ja) 2004-09-08
EP0713627B1 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
JPH09501816A (ja) 同期回路及び方法
JP2982810B2 (ja) 信号発生回路
JPS581785B2 (ja) 陰極線管の表示装置
JPS6046912B2 (ja) テレビジヨン受像機
JPH0644818B2 (ja) 表示装置
US6018273A (en) Externally-synchronized voltage-controlled oscillator in phase locked loop
JP2944676B2 (ja) テレビジョン装置
KR100210715B1 (ko) 화상표시 장치를 위한 동기장치
JP2880187B2 (ja) デジタルテレビジョン受像機
JP4008108B2 (ja) 同期信号処理回路
JP2001358969A (ja) ディジタルテレビジョン受信機の水平同期
JPH1056581A (ja) 表示装置用のpll回路
JP2669949B2 (ja) 位相同期回路
JP4540246B2 (ja) 偏向回路
JP3519878B2 (ja) 垂直同期動作の制御回路
JPH0125011Y2 (ja)
JPH024087A (ja) Pll回路
JP3433092B2 (ja) 水平同期信号処理回路
JPH0752843B2 (ja) Pll回路
JPH02165779A (ja) 水平afc回路
KR950001186Y1 (ko) 시간축 보정 안정화회로
KR0159313B1 (ko) 수평동기신호 발생회로
JPH0139020Y2 (ja)
JPS6323711B2 (ja)
JPH0695638A (ja) サンプリングスタートパルス発生回路

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040601

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080611

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees