JP3433092B2 - 水平同期信号処理回路 - Google Patents
水平同期信号処理回路Info
- Publication number
- JP3433092B2 JP3433092B2 JP4237298A JP4237298A JP3433092B2 JP 3433092 B2 JP3433092 B2 JP 3433092B2 JP 4237298 A JP4237298 A JP 4237298A JP 4237298 A JP4237298 A JP 4237298A JP 3433092 B2 JP3433092 B2 JP 3433092B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- gate
- period
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、テレビジョン受像
機などで使用される映像信号の水平同期信号を処理する
水平同期信号処理回路に関するもので、特に家庭用ＶＴ
Ｒにおける違法なコピーを防止する目的で挿入されてい
るマクロビジョン信号を含んだ映像信号に対しても安定
に動作する水平同期信号処理回路に関する。
機などで使用される映像信号の水平同期信号を処理する
水平同期信号処理回路に関するもので、特に家庭用ＶＴ
Ｒにおける違法なコピーを防止する目的で挿入されてい
るマクロビジョン信号を含んだ映像信号に対しても安定
に動作する水平同期信号処理回路に関する。
【０００２】
【従来の技術】テレビジョン受像機などで使用される映
像信号の水平同期信号を処理する回路として水平ＡＦＣ
回路（ＰＬＬ回路）が知られている。水平ＡＦＣ回路
は、位相比較器とＶＣＯと水平カウントダウン回路（さ
まざまなタイミングの信号を発生する分周回路）とＬＰ
Ｆとを含み外部から到来する水平同期信号に同期して動
作する。
像信号の水平同期信号を処理する回路として水平ＡＦＣ
回路（ＰＬＬ回路）が知られている。水平ＡＦＣ回路
は、位相比較器とＶＣＯと水平カウントダウン回路（さ
まざまなタイミングの信号を発生する分周回路）とＬＰ
Ｆとを含み外部から到来する水平同期信号に同期して動
作する。
【０００３】水平ＡＦＣ回路の位相比較器は、映像信号
からの水平同期信号と、前記水平カウントダウン回路か
らのＡＦＣリファレンス信号との位相比較を行う。水平
同期信号はノイズを含む。ノイズが発生すると、位相比
較器が正しく動作できないので、位相比較器を必要な時
だけ動作させている。そのような位相比較器を必要な時
だけ動作させることをゲートをかけると称し、位相比較
器の動作期間をゲート期間と称する。
からの水平同期信号と、前記水平カウントダウン回路か
らのＡＦＣリファレンス信号との位相比較を行う。水平
同期信号はノイズを含む。ノイズが発生すると、位相比
較器が正しく動作できないので、位相比較器を必要な時
だけ動作させている。そのような位相比較器を必要な時
だけ動作させることをゲートをかけると称し、位相比較
器の動作期間をゲート期間と称する。
【０００４】このようなゲートをかけることでゲート期
間以外は、水平同期信号中のノイズの影響を受けない。
間以外は、水平同期信号中のノイズの影響を受けない。
【０００５】
【発明が解決しようとする課題】しかしながら、家庭用
ＶＴＲから再生された信号は、ＶＴＲの回転ヘッドのヘ
ッド切換に起因して垂直同期信号の直前のタイミングで
水平同期信号の位相がずれる。すると、引き込みを早く
するため、水平カウントダウン回路は前記ゲートをはず
すように動作する。
ＶＴＲから再生された信号は、ＶＴＲの回転ヘッドのヘ
ッド切換に起因して垂直同期信号の直前のタイミングで
水平同期信号の位相がずれる。すると、引き込みを早く
するため、水平カウントダウン回路は前記ゲートをはず
すように動作する。
【０００６】このとき、マクロビジョン信号を含んだ水
平同期信号が水平ＡＦＣ回路に印加されていると、マク
ロビジョン信号期間において前記ゲートがかからず、マ
クロビジョン信号がノイズとして水平ＡＦＣ回路の動作
を乱してしまう。水平ＡＦＣ回路の動作が乱れると、水
平偏向が正しく行われなくなりＴＶ画面の上部の画像が
曲がるなどの影響がでる。
平同期信号が水平ＡＦＣ回路に印加されていると、マク
ロビジョン信号期間において前記ゲートがかからず、マ
クロビジョン信号がノイズとして水平ＡＦＣ回路の動作
を乱してしまう。水平ＡＦＣ回路の動作が乱れると、水
平偏向が正しく行われなくなりＴＶ画面の上部の画像が
曲がるなどの影響がでる。
【０００７】
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、外部から到来する水平同期信号に同
期して動作し、ゲート制御信号によりゲート期間のみ位
相比較動作を行う水平ＡＦＣ回路と、前記水平同期信号
が前記水平ＡＦＣ回路からのゲート信号期間内に存在す
るか否かを検出し、前記ゲート信号期間内に存在すれば
同期状態と判定して前記水平ＡＦＣ回路をゲート期間の
み位相比較動作させ、前記ゲート信号期間内に存在しな
ければ非同期状態と判定して前記水平ＡＦＣ回路のゲー
ト動作を停止させる同期検出回路と、前記水平同期信号
の間にあるマクロビジョン信号の発生期間には前記水平
ＡＦＣ回路の応答感度を低下させる切換手段とを備える
ことを特徴とする。
みなされたもので、外部から到来する水平同期信号に同
期して動作し、ゲート制御信号によりゲート期間のみ位
相比較動作を行う水平ＡＦＣ回路と、前記水平同期信号
が前記水平ＡＦＣ回路からのゲート信号期間内に存在す
るか否かを検出し、前記ゲート信号期間内に存在すれば
同期状態と判定して前記水平ＡＦＣ回路をゲート期間の
み位相比較動作させ、前記ゲート信号期間内に存在しな
ければ非同期状態と判定して前記水平ＡＦＣ回路のゲー
ト動作を停止させる同期検出回路と、前記水平同期信号
の間にあるマクロビジョン信号の発生期間には前記水平
ＡＦＣ回路の応答感度を低下させる切換手段とを備える
ことを特徴とする。
【０００８】
【発明の実施の形態】図１に本発明の水平同期信号処理
回路を示す。１は位相比較器２とＶＣＯ３と水平カウン
トダウン回路４を含み外部から到来する水平同期信号ａ
に同期して動作し、ゲート制御信号によりゲート期間の
み位相比較動作を行う水平ＡＦＣ回路、５は前記水平同
期信号が前記水平ＡＦＣ回路１からのゲート信号期間内
に存在するか否かを検出し、前記ゲート信号期間内に存
在すれば同期状態と判定して前記水平ＡＦＣ回路１をゲ
ート期間のみ位相比較動作させ、前記ゲート信号期間内
に存在しなければ非同期状態と判定して前記水平ＡＦＣ
回路１のゲート動作を停止させる同期検出回路、６は前
記水平同期信号中に存在するマクロビジョン信号の発生
期間には前記同期検出回路５の判定結果に拘わらず強制
的に前記水平ＡＦＣ回路１のゲート動作を停止させ、連
続的に位相比較動作させるとともに水平ＡＦＣ回路の応
答感度を低下させる強制切換信号を発生する垂直カウン
トダウン回路である。
回路を示す。１は位相比較器２とＶＣＯ３と水平カウン
トダウン回路４を含み外部から到来する水平同期信号ａ
に同期して動作し、ゲート制御信号によりゲート期間の
み位相比較動作を行う水平ＡＦＣ回路、５は前記水平同
期信号が前記水平ＡＦＣ回路１からのゲート信号期間内
に存在するか否かを検出し、前記ゲート信号期間内に存
在すれば同期状態と判定して前記水平ＡＦＣ回路１をゲ
ート期間のみ位相比較動作させ、前記ゲート信号期間内
に存在しなければ非同期状態と判定して前記水平ＡＦＣ
回路１のゲート動作を停止させる同期検出回路、６は前
記水平同期信号中に存在するマクロビジョン信号の発生
期間には前記同期検出回路５の判定結果に拘わらず強制
的に前記水平ＡＦＣ回路１のゲート動作を停止させ、連
続的に位相比較動作させるとともに水平ＡＦＣ回路の応
答感度を低下させる強制切換信号を発生する垂直カウン
トダウン回路である。
【０００９】入力端子７には家庭用ＶＴＲから再生され
たマクロビジョン信号を含んだ水平同期信号が印加され
る。位相比較器２には前記水平同期信号ａと、水平カウ
ントダウン回路４からのＡＦＣリファランス信号ｃが印
加され位相比較される。水平同期信号ａを図２（イ）
に、ＡＦＣリファランス信号ｃを図２（ロ）に示す。図
２（イ）の信号が「Ｈ」レベルで、図２（ロ）の信号も
「Ｈ」レベルであると図２（ニ）の信号ｄ１が「Ｈ」レ
ベルで発生する。
たマクロビジョン信号を含んだ水平同期信号が印加され
る。位相比較器２には前記水平同期信号ａと、水平カウ
ントダウン回路４からのＡＦＣリファランス信号ｃが印
加され位相比較される。水平同期信号ａを図２（イ）
に、ＡＦＣリファランス信号ｃを図２（ロ）に示す。図
２（イ）の信号が「Ｈ」レベルで、図２（ロ）の信号も
「Ｈ」レベルであると図２（ニ）の信号ｄ１が「Ｈ」レ
ベルで発生する。
【００１０】又、図２（イ）の信号が「Ｈ」レベルで、
図２（ロ）の信号が「Ｌ」レベルであると図２（ホ）の
信号ｄ２が「Ｈ」レベルで発生する。図２（ニ）及び
（ホ）の信号がＬＰＦ８に印加される。例えば、図２
（ニ）の信号ｄ１が「Ｈ」レベルの期間、ＬＰＦ８に対
して充電を行う。逆に、図２（ホ）の信号ｄ２が「Ｈ」
レベルの期間、ＬＰＦ８に対して放電を行う。この充電
期間と放電期間の時間割合に応じてＬＰＦ８の出力直流
電圧が変化し、ＶＣＯ３の発振周波数が変化する。
図２（ロ）の信号が「Ｌ」レベルであると図２（ホ）の
信号ｄ２が「Ｈ」レベルで発生する。図２（ニ）及び
（ホ）の信号がＬＰＦ８に印加される。例えば、図２
（ニ）の信号ｄ１が「Ｈ」レベルの期間、ＬＰＦ８に対
して充電を行う。逆に、図２（ホ）の信号ｄ２が「Ｈ」
レベルの期間、ＬＰＦ８に対して放電を行う。この充電
期間と放電期間の時間割合に応じてＬＰＦ８の出力直流
電圧が変化し、ＶＣＯ３の発振周波数が変化する。
【００１１】図２（イ）の信号と図２（ロ）の信号のタ
イミングは、丁度位相が同期している安定状態を示す。
水平カウントダウン回路４は、ＶＣＯ３の発振出力信号
を分周して複数のタイミング信号を作る。そのタイミン
グ信号として、前述のＡＦＣリファランス信号ｃ、ゲー
ト信号ｂを含む。
イミングは、丁度位相が同期している安定状態を示す。
水平カウントダウン回路４は、ＶＣＯ３の発振出力信号
を分周して複数のタイミング信号を作る。そのタイミン
グ信号として、前述のＡＦＣリファランス信号ｃ、ゲー
ト信号ｂを含む。
【００１２】一方、同期検出回路５は、図２（ハ）のゲ
ート信号の「Ｈ」レベル期間内に図２（イ）の信号が存
在するか否かを検出し、「Ｈ」レベル又は「Ｌ」レベル
のゲート制御信号ｆを発生する。ゲート制御信号は、位
相比較器２のゲート動作を切り換える。例えば、ゲート
制御信号が「Ｈ」レベルであると、通常のゲート動作を
行い、特定のゲート期間のみ位相比較動作を行う。又、
ゲート制御信号が「Ｌ」レベルであると、一切のゲート
動作を停止し、連続的に位相比較動作を行う。
ート信号の「Ｈ」レベル期間内に図２（イ）の信号が存
在するか否かを検出し、「Ｈ」レベル又は「Ｌ」レベル
のゲート制御信号ｆを発生する。ゲート制御信号は、位
相比較器２のゲート動作を切り換える。例えば、ゲート
制御信号が「Ｈ」レベルであると、通常のゲート動作を
行い、特定のゲート期間のみ位相比較動作を行う。又、
ゲート制御信号が「Ｌ」レベルであると、一切のゲート
動作を停止し、連続的に位相比較動作を行う。
【００１３】水平カウントダウン回路４は、垂直カウン
トダウン回路６に水平同期信号周波数２ｆＨ（ｆＨは水
平同期信号周波数）の信号をクロック信号として供給し
ている。垂直カウントダウン回路６は、水平カウントダ
ウン回路４と同様に前記クロック信号を分周して複数の
タイミング信号を作る。そのタイミング信号として、垂
直偏向回路９に加える垂直駆動パルスと、位相比較器２
に加える強制切換信号ｅがある。一方、垂直偏向回路９
はブラウン管１０に垂直偏向電流を流す。 又、 水平
偏向回路１１は、ブラウン管１０に水平偏向電流を流
す。今、図３（イ）に示すＶＴＲから再生された水平同
期信号が図１の入力端子７に印加されたとする。該水平
同期信号は、フィ−ルドとフィールドの間の期間を含ん
でいる。等価パルス期間の前で回転ヘッドの切り替えに
起因して同期信号の位相が変動してしまう。すると、同
期検出回路５は、同期がずれていると判別し、ゲート制
御信号として「Ｌ」レベルのパルスを発生する。する
と、位相比較器２は、一切のゲート動作を停止し、連続
的に位相比較動作を行う。その後、同期検出回路５は、
継続して検出を行い、４回連続して範囲内にあれば、同
期状態と判別する。一般的には図３（イ）に示されるマ
クロビジョン信号の開始までに同期状態にはなれない。
トダウン回路６に水平同期信号周波数２ｆＨ（ｆＨは水
平同期信号周波数）の信号をクロック信号として供給し
ている。垂直カウントダウン回路６は、水平カウントダ
ウン回路４と同様に前記クロック信号を分周して複数の
タイミング信号を作る。そのタイミング信号として、垂
直偏向回路９に加える垂直駆動パルスと、位相比較器２
に加える強制切換信号ｅがある。一方、垂直偏向回路９
はブラウン管１０に垂直偏向電流を流す。 又、 水平
偏向回路１１は、ブラウン管１０に水平偏向電流を流
す。今、図３（イ）に示すＶＴＲから再生された水平同
期信号が図１の入力端子７に印加されたとする。該水平
同期信号は、フィ−ルドとフィールドの間の期間を含ん
でいる。等価パルス期間の前で回転ヘッドの切り替えに
起因して同期信号の位相が変動してしまう。すると、同
期検出回路５は、同期がずれていると判別し、ゲート制
御信号として「Ｌ」レベルのパルスを発生する。する
と、位相比較器２は、一切のゲート動作を停止し、連続
的に位相比較動作を行う。その後、同期検出回路５は、
継続して検出を行い、４回連続して範囲内にあれば、同
期状態と判別する。一般的には図３（イ）に示されるマ
クロビジョン信号の開始までに同期状態にはなれない。
【００１４】このため、位相比較器２ではＡＦＣリファ
ランス信号とマクロビジョン信号との位相比較を連続的
に行う。マクロビジョン信号の期間にも水平同期信号は
存在するので、位相比較結果の情報は欲しい。しかし、
マクロビジョン信号と水平同期信号との位相比較に起因
する不要な情報が混入されている。そこで本発明では、
マクロビジョン信号が存在する期間があらかじめ解って
いることを利用してその存在期間には連続した位相比較
を行わせた上で水平AFC回路の応答感度を低下させてい
る。これにより、ノイズとなるマクロビジョン信号の混
入量が減らされ、悪影響が低減される。
ランス信号とマクロビジョン信号との位相比較を連続的
に行う。マクロビジョン信号の期間にも水平同期信号は
存在するので、位相比較結果の情報は欲しい。しかし、
マクロビジョン信号と水平同期信号との位相比較に起因
する不要な情報が混入されている。そこで本発明では、
マクロビジョン信号が存在する期間があらかじめ解って
いることを利用してその存在期間には連続した位相比較
を行わせた上で水平AFC回路の応答感度を低下させてい
る。これにより、ノイズとなるマクロビジョン信号の混
入量が減らされ、悪影響が低減される。
【００１５】即ち、垂直カウントダウン回路６から強制
切換信号ｅを図３（ロ）のように発生させてこの期間に
は同期検出回路５の判定結果に拘わらず強制的に連続的
な位相比較動作をさせている。図４は、図１の位相比較
器２の具体回路図を示す。図４の端子２０には図２
（イ）の水平同期信号ａが印加され、端子２１には図２
（ロ）のＡＦＣリファランス信号が印加される。いま、
アンドゲート２２、２３に加わる信号ラインlが「Ｈ」
レベルであるとすると、図２（イ）の水平同期信号ａと
図２（ロ）のＡＦＣリファランス信号との位相比較がア
ンドゲート２２、２３で行われる。図２の期間Ｔ１では
アンドゲート２２から「Ｈ」レベルが発生し、アンドゲ
ート２３からは「Ｌ」レベルが発生する。すると、この
２つの信号はインバータ２４、２５で反転されトランジ
スタ２６をオフさせトランジスタ２７をオンさせる。す
ると、トランジスタ２８がオンし、トランジスタ２９が
オフする。すると、ＬＰＦ８に対して放電がおこなわれ
る。
切換信号ｅを図３（ロ）のように発生させてこの期間に
は同期検出回路５の判定結果に拘わらず強制的に連続的
な位相比較動作をさせている。図４は、図１の位相比較
器２の具体回路図を示す。図４の端子２０には図２
（イ）の水平同期信号ａが印加され、端子２１には図２
（ロ）のＡＦＣリファランス信号が印加される。いま、
アンドゲート２２、２３に加わる信号ラインlが「Ｈ」
レベルであるとすると、図２（イ）の水平同期信号ａと
図２（ロ）のＡＦＣリファランス信号との位相比較がア
ンドゲート２２、２３で行われる。図２の期間Ｔ１では
アンドゲート２２から「Ｈ」レベルが発生し、アンドゲ
ート２３からは「Ｌ」レベルが発生する。すると、この
２つの信号はインバータ２４、２５で反転されトランジ
スタ２６をオフさせトランジスタ２７をオンさせる。す
ると、トランジスタ２８がオンし、トランジスタ２９が
オフする。すると、ＬＰＦ８に対して放電がおこなわれ
る。
【００１６】逆に、図２の期間Ｔ２には、トランジスタ
２８がオフし、トランジスタ２９がオンする。すると、
ＬＰＦ８に対して電流ミラー回路３０から充電がおこな
われる。図４の端子３１にはゲート制御信号ｆが印加さ
れ、そのレベルが「Ｈ」であれば端子３２に印加される
ゲート信号ｂがアンドゲート３３を介してアンドゲート
２２、２３に印加される。このゲート信号ｂのレベル変
化によりアンドゲート２２、２３の開閉が制御される。
２８がオフし、トランジスタ２９がオンする。すると、
ＬＰＦ８に対して電流ミラー回路３０から充電がおこな
われる。図４の端子３１にはゲート制御信号ｆが印加さ
れ、そのレベルが「Ｈ」であれば端子３２に印加される
ゲート信号ｂがアンドゲート３３を介してアンドゲート
２２、２３に印加される。このゲート信号ｂのレベル変
化によりアンドゲート２２、２３の開閉が制御される。
【００１７】ここで、端子３４には強制切換信号ｅが
「Ｌ」レベルで加わる。すると、アンドゲート３３には
ゲート制御信号ｆに関わらず、「L」レベルが加わるこ
とになる。そのため、ゲート信号ｂがアンドゲート２
２、２３に加わわらなくなる。従って、水平ＡＦＣ回路
１は連続的に位相比較する。同時に、端子３４からの強
制切換信号ｅは、端子３４Aからスイッチ６０に印加さ
れる。スイッチ６０は、接点ｈから接点ｉに切り替わ
る。すると、トランジスタ２８，２９に加わる電圧は、
バイアス源６１からバイアス源６２に変化する。バイア
ス源６１の電圧はバイアス源６２のそれより大きい。こ
のため、トランジスタ２８，２９に流れる電流は減少
し、ＬＰＦ８に対する充放電電流の量が減る。
「Ｌ」レベルで加わる。すると、アンドゲート３３には
ゲート制御信号ｆに関わらず、「L」レベルが加わるこ
とになる。そのため、ゲート信号ｂがアンドゲート２
２、２３に加わわらなくなる。従って、水平ＡＦＣ回路
１は連続的に位相比較する。同時に、端子３４からの強
制切換信号ｅは、端子３４Aからスイッチ６０に印加さ
れる。スイッチ６０は、接点ｈから接点ｉに切り替わ
る。すると、トランジスタ２８，２９に加わる電圧は、
バイアス源６１からバイアス源６２に変化する。バイア
ス源６１の電圧はバイアス源６２のそれより大きい。こ
のため、トランジスタ２８，２９に流れる電流は減少
し、ＬＰＦ８に対する充放電電流の量が減る。
【００１８】そのため、水平ＡＦＣ回路１の感度が低下
し、ノイズとなるマクロビジョン信号の混入量が減らさ
れ、悪影響が低減される。図５は、同期検出回路５の具
体回路例を示す。端子４０には水平同期信号ａが印加さ
れ、端子４１にはゲート信号ｂが印加される。ゲート内
に水平同期信号が存在すればアンドゲート４２から
「Ｈ」レベルの信号が４進カウンタ４３に印加される。
４進カウンタ４３は、４回パルスが印加されると「Ｈ」
レベルの信号をＲＳ−ＦＦ（セットリセット型フリップ
フロップ）４４のセット入力に印加する。このため、同
期状態を示す信号が端子４５から「Ｈ」レベルの信号と
して発生する。
し、ノイズとなるマクロビジョン信号の混入量が減らさ
れ、悪影響が低減される。図５は、同期検出回路５の具
体回路例を示す。端子４０には水平同期信号ａが印加さ
れ、端子４１にはゲート信号ｂが印加される。ゲート内
に水平同期信号が存在すればアンドゲート４２から
「Ｈ」レベルの信号が４進カウンタ４３に印加される。
４進カウンタ４３は、４回パルスが印加されると「Ｈ」
レベルの信号をＲＳ−ＦＦ（セットリセット型フリップ
フロップ）４４のセット入力に印加する。このため、同
期状態を示す信号が端子４５から「Ｈ」レベルの信号と
して発生する。
【００１９】又、同期がはずれると、アンドゲート４６
「から「Ｈ」レベルの信号が１進カウンタ４７に印加さ
れる。１進カウンタ４７は、１回パルスが印加されると
「Ｈ」レベルの信号をＲＳ−ＦＦ（セットリセット型フ
リップフロップ）４４のリセット入力に印加する。この
ため、非同期状態を示す信号が端子４５から「Ｌ」レベ
ルの信号として発生する。
「から「Ｈ」レベルの信号が１進カウンタ４７に印加さ
れる。１進カウンタ４７は、１回パルスが印加されると
「Ｈ」レベルの信号をＲＳ−ＦＦ（セットリセット型フ
リップフロップ）４４のリセット入力に印加する。この
ため、非同期状態を示す信号が端子４５から「Ｌ」レベ
ルの信号として発生する。
【００２０】
【発明の効果】以上述べた如く、本発明によれば、水平
同期信号中に存在するマクロビジョン信号の発生期間に
は同期検出回路の判定結果に拘わらず強制的に連続的な
位相比較動作するとともに水平ＡＦＣ回路の応答感度を
低下している。これにより、ノイズとなるマクロビジョ
ン信号の影響量が減らされ、必要な水平同期信号のタイ
ミング情報が得られ、水平ＡＦＣ回路に対する悪影響が
低減される。
同期信号中に存在するマクロビジョン信号の発生期間に
は同期検出回路の判定結果に拘わらず強制的に連続的な
位相比較動作するとともに水平ＡＦＣ回路の応答感度を
低下している。これにより、ノイズとなるマクロビジョ
ン信号の影響量が減らされ、必要な水平同期信号のタイ
ミング情報が得られ、水平ＡＦＣ回路に対する悪影響が
低減される。
【図１】本発明の水平同期信号処理回路を示すブロック
図である。
図である。
【図２】図１の動作説明に供する波形図である。
【図３】図１の動作説明に供する波形図である。
【図４】位相比較器２の具体回路図である。
【図５】同期検出回路５の具体回路図である。
（１） 水平ＡＦＣ回路
（２） 位相比較器
（５） 同期検出回路
（６） 垂直カウントダウン回路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04N 5/04 - 5/12
Claims (2)
- 【請求項１】外部から到来する水平同期信号に同期して
動作し、ゲート制御信号によりゲート期間のみ位相比較
動作を行う水平ＡＦＣ回路と、 前記水平同期信号が前記水平ＡＦＣ回路からのゲート信
号期間内に存在するか否かを検出し、前記ゲート信号期
間内に存在すれば同期状態と判定して前記水平ＡＦＣ回
路をゲート期間のみ位相比較動作させ、前記ゲート信号
期間内に存在しなければ非同期状態と判定して前記水平
ＡＦＣ回路のゲート動作を停止させる同期検出回路と、前記水平同期信号の間にある マクロビジョン信号の発生
期間には前記水平ＡＦＣ回路の応答感度を低下させる切
換手段とを備えることを特徴とする水平同期信号処理回
路。 - 【請求項２】外部から到来する水平同期信号に同期して
動作し、ゲート制御信号によりゲート期間のみ位相比較
動作を行う水平ＡＦＣ回路と、 前記水平同期信号が前記水平ＡＦＣ回路からのゲート信
号期間内に存在するか否かを検出し、前記ゲート信号期
間内に存在すれば同期状態と判定して前記水平ＡＦＣ回
路をゲート期間のみ位相比較動作させ、前記ゲート信号
期間内に存在しなければ非同期状態と判定して前記水平
ＡＦＣ回路のゲート動作を停止させる同期検出回路と、前記水平同期信号の間にある マクロビジョン信号の発生
期間には前記水平ＡＦＣ回路の位相比較器の出力電流値
を低下させる切換手段とを備えることを特徴とする水平
同期信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237298A JP3433092B2 (ja) | 1998-02-24 | 1998-02-24 | 水平同期信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4237298A JP3433092B2 (ja) | 1998-02-24 | 1998-02-24 | 水平同期信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11239282A JPH11239282A (ja) | 1999-08-31 |
| JP3433092B2 true JP3433092B2 (ja) | 2003-08-04 |
Family
ID=12634224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4237298A Expired - Fee Related JP3433092B2 (ja) | 1998-02-24 | 1998-02-24 | 水平同期信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3433092B2 (ja) |
-
1998
- 1998-02-24 JP JP4237298A patent/JP3433092B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11239282A (ja) | 1999-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4962427A (en) | TV receiver including multistandard OSD | |
| KR100546541B1 (ko) | Ｐｌｌ회로및영상재생장치 | |
| US5347365A (en) | Device for receiving closed captioned broadcasts | |
| US4769705A (en) | Deflection synchronizing apparatus | |
| JP3562815B2 (ja) | 同期回路及び方法 | |
| US4396948A (en) | Dual mode horizontal deflection circuit | |
| JPS649791B2 (ja) | ||
| EP0342634B1 (en) | Circuitry for and method of generating vertical drive pulse in video signal receiver | |
| JP3433092B2 (ja) | 水平同期信号処理回路 | |
| US5469220A (en) | Vertical synchronizing circuit | |
| KR930005185B1 (ko) | 동기 주파수 자동 조절장치 | |
| WO1996026604A2 (en) | Device for deriving a clock signal from a synchronizing signal and a video recorder provided with the device | |
| JPH10136229A (ja) | ビデオ画像の表示を制御するための方法および装置 | |
| JPH11215397A (ja) | 水平同期信号処理回路 | |
| JP2880187B2 (ja) | デジタルテレビジョン受像機 | |
| JP3439143B2 (ja) | 水平同期回路 | |
| CA1259129A (en) | Television fault protection apparatus | |
| US5977802A (en) | Circuit for processing vertical synchronization signals including a polarity detection circuit | |
| US7184096B2 (en) | Method and circuit for providing a horizontal scan signal for a television set | |
| US6281889B1 (en) | Moire cancellation circuit | |
| CA2013532C (en) | Synchronizing signal separating circuit | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JP2669949B2 (ja) | 位相同期回路 | |
| JPS6348968A (ja) | 同期ａｆｃ回路 | |
| KR0129029B1 (ko) | 와이드텔레비젼의 화면개폐효과처리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080523 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090523 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100523 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |