JP2853137B2 - 垂直同期回路 - Google Patents
垂直同期回路Info
- Publication number
- JP2853137B2 JP2853137B2 JP1447289A JP1447289A JP2853137B2 JP 2853137 B2 JP2853137 B2 JP 2853137B2 JP 1447289 A JP1447289 A JP 1447289A JP 1447289 A JP1447289 A JP 1447289A JP 2853137 B2 JP2853137 B2 JP 2853137B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- circuit
- vertical
- period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はクロックを計数することにより垂直同期信号
を形成するカウントダウン方式の垂直同期回路に関す
る。
を形成するカウントダウン方式の垂直同期回路に関す
る。
入力される垂直同期信号の周期を判別し、その判別出
力に基いてノイズマスク用入力禁止帯の幅を変えること
により、ノイズの阻止能力を最適にした垂直同期回路で
ある。
力に基いてノイズマスク用入力禁止帯の幅を変えること
により、ノイズの阻止能力を最適にした垂直同期回路で
ある。
鋸歯状波発振器を垂直同期信号でトリガする垂直同期
回路では、垂直同期信号の引込み範囲（トリガ範囲）の
中に弱電界時のノイズ、イグニッションノイズ及びVTR
のノイズバー等のノイズが混入すると、このノイズによ
って鋸歯状波発振器がトリガされてしまうことがある。
この場合、垂直同期が乱れてジッターが発生し、表示面
上において正常な垂直走査が行われなくなる。
回路では、垂直同期信号の引込み範囲（トリガ範囲）の
中に弱電界時のノイズ、イグニッションノイズ及びVTR
のノイズバー等のノイズが混入すると、このノイズによ
って鋸歯状波発振器がトリガされてしまうことがある。
この場合、垂直同期が乱れてジッターが発生し、表示面
上において正常な垂直走査が行われなくなる。
そこで、例えば特開昭56−84079号で示されるような
カウントダウン方式の垂直同期回路においては、垂直カ
ウンタをリセットするための外部垂直同期信号の入力回
路に入力禁止帯（ノイズマスク）を設けてノイズの通過
を阻止している。しかし、入力禁止帯のない期間、即ち
垂直同期信号の引込み範囲の中にノイズが混入すると、
やはり同期が乱れて同期流れ又はジッターが発生する。
このような不都合を防止するには、入力禁止帯の幅をで
きるだけ広くしてノイズの通過範囲を狭くすればよい。
カウントダウン方式の垂直同期回路においては、垂直カ
ウンタをリセットするための外部垂直同期信号の入力回
路に入力禁止帯（ノイズマスク）を設けてノイズの通過
を阻止している。しかし、入力禁止帯のない期間、即ち
垂直同期信号の引込み範囲の中にノイズが混入すると、
やはり同期が乱れて同期流れ又はジッターが発生する。
このような不都合を防止するには、入力禁止帯の幅をで
きるだけ広くしてノイズの通過範囲を狭くすればよい。
しかし、垂直同期信号の周期は変わることがある。例
えば、ビデオテープレコーダでは変速再生時に擬似垂直
同期信号を挿入しているが、擬似垂直同期信号の挿入間
隔を早送り再生時に短くすると共に、巻戻し再生時に長
くしている。したがって、ビデオテープレコーダから出
力される映像信号は再生モードによって垂直同期信号の
周期が変化する。このため、入力禁止帯の幅は、最も短
い垂直周期に合わせて設定する必要があり、長い垂直周
期に対してはノイズ通過範囲が広く、ジッターが生じ易
くなる。
えば、ビデオテープレコーダでは変速再生時に擬似垂直
同期信号を挿入しているが、擬似垂直同期信号の挿入間
隔を早送り再生時に短くすると共に、巻戻し再生時に長
くしている。したがって、ビデオテープレコーダから出
力される映像信号は再生モードによって垂直同期信号の
周期が変化する。このため、入力禁止帯の幅は、最も短
い垂直周期に合わせて設定する必要があり、長い垂直周
期に対してはノイズ通過範囲が広く、ジッターが生じ易
くなる。
本発明は上述の問題点にかんがみ、垂直同期信号の周
期に追従して最適なノイズ阻止が行われるようにするこ
とを目的とする。
期に追従して最適なノイズ阻止が行われるようにするこ
とを目的とする。
本発明の垂直同期回路は、クロックパルスを略垂直同
期周期の間計数し、外部入力垂直同期信号若しくは自己
リセット信号の何れかのリセット入力でリセットされる
垂直カウンタ７と、上記外部入力垂直同期信号を通過さ
せた直後に入力禁止状態となり上記垂直カウンタ７が所
定計数値に達した時に発生する解除パルスにより上記入
力禁止状態を解除すると共に、通過させた上記外部入力
垂直同期信号を上記垂直カウンタ７にリセット入力とし
て供給する入力禁止回路２と、上記垂直カウンタ７のカ
ウントに伴って生じる予め設定された複数個の計数値群
に応答して、隣接計数値間を窓とする一連の複数の周期
検出窓を生成し、上記入力禁止回路２を通過した外部入
力垂直同期信号が何れの周期検出窓に含まれるかを検出
すると共に、同一の周期検出窓による所定回数連続した
周期検出が生じた時に各窓に対応した周期判別信号を出
力する周期判別回路10と、各周期検出窓の前端を決定し
ている計数値よりも若干前に設定された計数値において
生じるタイミングパルス群が上記垂直カウンタ７から供
給され、上記周期判別信号に応答して対応する周期検出
窓の直前の上記タイミングパルスを選択して上記入力禁
止回路２に上記解除パルスとして供給することにより、
上記入力禁止帯幅を外部入力垂直同期信号の周期変化に
追従させるようにした入力禁止帯幅切換回路11とを具備
する。
期周期の間計数し、外部入力垂直同期信号若しくは自己
リセット信号の何れかのリセット入力でリセットされる
垂直カウンタ７と、上記外部入力垂直同期信号を通過さ
せた直後に入力禁止状態となり上記垂直カウンタ７が所
定計数値に達した時に発生する解除パルスにより上記入
力禁止状態を解除すると共に、通過させた上記外部入力
垂直同期信号を上記垂直カウンタ７にリセット入力とし
て供給する入力禁止回路２と、上記垂直カウンタ７のカ
ウントに伴って生じる予め設定された複数個の計数値群
に応答して、隣接計数値間を窓とする一連の複数の周期
検出窓を生成し、上記入力禁止回路２を通過した外部入
力垂直同期信号が何れの周期検出窓に含まれるかを検出
すると共に、同一の周期検出窓による所定回数連続した
周期検出が生じた時に各窓に対応した周期判別信号を出
力する周期判別回路10と、各周期検出窓の前端を決定し
ている計数値よりも若干前に設定された計数値において
生じるタイミングパルス群が上記垂直カウンタ７から供
給され、上記周期判別信号に応答して対応する周期検出
窓の直前の上記タイミングパルスを選択して上記入力禁
止回路２に上記解除パルスとして供給することにより、
上記入力禁止帯幅を外部入力垂直同期信号の周期変化に
追従させるようにした入力禁止帯幅切換回路11とを具備
する。
垂直同期信号の周期Ｔに合わせて入力禁止帯25の幅Ｗ
が変わり、幅Ｗは垂直同期信号の周期Ｔに対応させて最
大限に広く設定される。
が変わり、幅Ｗは垂直同期信号の周期Ｔに対応させて最
大限に広く設定される。
また、入力信号の周期の連続性の検出により垂直同期
信号の周期判別を行い、ランダムノイズによる誤判別や
判別結果のばたつきを排除している。
信号の周期判別を行い、ランダムノイズによる誤判別や
判別結果のばたつきを排除している。
第１図は本発明の一実施例を示す垂直同期回路の構成
図、第２図〜第８図は動作波形図である。第１図におい
て、入力端子１に供給される垂直同期信号Vsyncは、例
えばビデオテープレコーダで再生された映像信号から抽
出されたもので、第２図Ａに示すように方形波の信号で
ある。この方形波の入力垂直同期信号Vsyncは入力禁止
回路２に与えられる。入力禁止回路２はアンド回路３、
RSフリップフロップ４及び微小遅延器５から成り、垂直
同期信号の入力後の次の垂直同期信号の直前までノイズ
等の擬似パルスの通過を禁止するゲート回路又はノイズ
マスク回路として機能する。
図、第２図〜第８図は動作波形図である。第１図におい
て、入力端子１に供給される垂直同期信号Vsyncは、例
えばビデオテープレコーダで再生された映像信号から抽
出されたもので、第２図Ａに示すように方形波の信号で
ある。この方形波の入力垂直同期信号Vsyncは入力禁止
回路２に与えられる。入力禁止回路２はアンド回路３、
RSフリップフロップ４及び微小遅延器５から成り、垂直
同期信号の入力後の次の垂直同期信号の直前までノイズ
等の擬似パルスの通過を禁止するゲート回路又はノイズ
マスク回路として機能する。
入力禁止回路２では、入力垂直同期信号Vsyncがアン
ド回路３からフリップフロップ（FF）４のセット入力に
与えられる。FF4がセット状態になると、そのＱ出力
（ロー）が遅延器４で微小時間τだけ遅延されてアンド
回路３に帰還され、アンド回路３が閉じる。従ってアン
ド回路３が閉じるまでの時間τをパルス巾とする微分垂
直同期信号Vs（第２図Ｂ）が形成されると共に、アンド
回路３が閉じた後は、FF4のリセット入力に後述の入力
禁止解除信号S5が供給されるまで入力禁止状態となる。
ド回路３からフリップフロップ（FF）４のセット入力に
与えられる。FF4がセット状態になると、そのＱ出力
（ロー）が遅延器４で微小時間τだけ遅延されてアンド
回路３に帰還され、アンド回路３が閉じる。従ってアン
ド回路３が閉じるまでの時間τをパルス巾とする微分垂
直同期信号Vs（第２図Ｂ）が形成されると共に、アンド
回路３が閉じた後は、FF4のリセット入力に後述の入力
禁止解除信号S5が供給されるまで入力禁止状態となる。
入力禁止回路２のアンド回路３から出力された垂直同
期信号Vsはオア回路６に供給される。オア回路６は垂直
カウンタ７のリセット回路として設けられているもの
で、垂直同期信号Vsが所定の周期で入力されない場合は
自己リセット信号Seがリセット制御回路８から与えられ
る。オア回路６はこれらの信号VsまたはSeが与えられる
ごとにリセットパルス信号Srを垂直カウンタ７のリセッ
ト入力端子Ｒに出力する。
期信号Vsはオア回路６に供給される。オア回路６は垂直
カウンタ７のリセット回路として設けられているもの
で、垂直同期信号Vsが所定の周期で入力されない場合は
自己リセット信号Seがリセット制御回路８から与えられ
る。オア回路６はこれらの信号VsまたはSeが与えられる
ごとにリセットパルス信号Srを垂直カウンタ７のリセッ
ト入力端子Ｒに出力する。
垂直カウンタ７は、略垂直走査周期（Ｖ）の期間クロ
ック入力端子Ｃに供給されるクロックパルスCK（例えば
バースト同期APCのクロック出力を分周したパルス）を
計数し、外部からの垂直同期信号Vsでリセットされるこ
とにより、外部と同期結合される。前記の自己リセット
信号Seはリセット制御回路８から常に262.5H（1V）＋2.
5H（H:水平走査周期、V:垂直走査周期）のタイミングで
形成される。従って外部からの垂直同期信号が欠損した
ときには、カウンタ７は自己リセットにより、安定に動
作する。
ック入力端子Ｃに供給されるクロックパルスCK（例えば
バースト同期APCのクロック出力を分周したパルス）を
計数し、外部からの垂直同期信号Vsでリセットされるこ
とにより、外部と同期結合される。前記の自己リセット
信号Seはリセット制御回路８から常に262.5H（1V）＋2.
5H（H:水平走査周期、V:垂直走査周期）のタイミングで
形成される。従って外部からの垂直同期信号が欠損した
ときには、カウンタ７は自己リセットにより、安定に動
作する。
オア回路６から得られる外部信号Vs又は内部信号S
eは、安定な垂直同期信号として例えば受像機内の垂直
偏向回路に供給される。
eは、安定な垂直同期信号として例えば受像機内の垂直
偏向回路に供給される。
垂直カウンタ７は、第２図Ｃ〜Ｆに示すＶ周期に近い
ａカウント目、ｂカウント目、ｃカウント目、ｄカウン
ト目のタイミングで周期範囲検出用信号Sa〜Sdを端子7a
〜7dからそれぞれ出力する。前記自己リセット信号Seに
対応するカウント値ｅは第２図Ｇに示すように、ａ、
ｂ、ｃ…の並びの最後に位置している。
ａカウント目、ｂカウント目、ｃカウント目、ｄカウン
ト目のタイミングで周期範囲検出用信号Sa〜Sdを端子7a
〜7dからそれぞれ出力する。前記自己リセット信号Seに
対応するカウント値ｅは第２図Ｇに示すように、ａ、
ｂ、ｃ…の並びの最後に位置している。
これらの信号Sb、Sd及びSeが周期判別回路10に与えら
れると共に、信号Sa、Scが入力禁止帯幅切換回路11に与
えられる。
れると共に、信号Sa、Scが入力禁止帯幅切換回路11に与
えられる。
周期判別回路10は３個のカウンタ12、13、14と、オア
ゲートを備えた３個のRSフリップフロップ15、16、17と
で構成されている。周期範囲検出用信号Sb、Sd、Seに基
いて入力端子１に与えられる垂直同期信号Vsyncの周期
Ｔを周期判別回路10が判別し、垂直同期信号Vsyncの周
期Ｔに応じて周期判別信号S3またはS4を入力禁止帯幅切
換回路11に出力する。
ゲートを備えた３個のRSフリップフロップ15、16、17と
で構成されている。周期範囲検出用信号Sb、Sd、Seに基
いて入力端子１に与えられる垂直同期信号Vsyncの周期
Ｔを周期判別回路10が判別し、垂直同期信号Vsyncの周
期Ｔに応じて周期判別信号S3またはS4を入力禁止帯幅切
換回路11に出力する。
入力禁止帯幅切換回路11は、信号Sa、Scを選択する第
１及び第２のアンド回路20、21と、これらのアンド回路
の出力が与えられるオア回路22とで構成され、オア回路
22の出力の選択された信号Sa、Scの何れかを第３図Ｃに
示す入力禁止解除信号S5として入力禁止回路３に導出す
る。この信号S5が与えられると入力禁止回路２のフリッ
プフロップ４がリセットされ入力禁止が解除される。従
って第３図Ｅに示すように、垂直同期信号Vsから解除信
号S5までの区間が禁止帯25（幅Ｗ）として形成される。
１及び第２のアンド回路20、21と、これらのアンド回路
の出力が与えられるオア回路22とで構成され、オア回路
22の出力の選択された信号Sa、Scの何れかを第３図Ｃに
示す入力禁止解除信号S5として入力禁止回路３に導出す
る。この信号S5が与えられると入力禁止回路２のフリッ
プフロップ４がリセットされ入力禁止が解除される。従
って第３図Ｅに示すように、垂直同期信号Vsから解除信
号S5までの区間が禁止帯25（幅Ｗ）として形成される。
なお、垂直同期信号Vsによって垂直カウンタ７がリセ
ットされてる限り、自己リセット信号Seは第３図Ｄに示
すように発生しない。
ットされてる限り、自己リセット信号Seは第３図Ｄに示
すように発生しない。
第４図の動作波形図Ａに示すように、入力の垂直同期
信号Vsyncが消失したときには、第４図Ｅに示すように
入力禁止帯25が入力禁止回路２において形成されず、回
路は垂直同期信号Vsyncが供給されるのを待っている状
態で動作する。この場合、垂直カウンタ７は自己リセッ
ト信号Se（第４図Ｄ）によってリセットされ続ける。
信号Vsyncが消失したときには、第４図Ｅに示すように
入力禁止帯25が入力禁止回路２において形成されず、回
路は垂直同期信号Vsyncが供給されるのを待っている状
態で動作する。この場合、垂直カウンタ７は自己リセッ
ト信号Se（第４図Ｄ）によってリセットされ続ける。
次に、第５図〜第８図の動作波形図にしたがって第１
図の回路の動作を詳細に説明する。電源が投入されると
端子26にパワーオンリセット信号S6が供給され、周期判
別回路10の第１のフリップフロップ（FF）15がセットさ
れると共に第２のフリップフロップ（FF）16がリセット
される。入力端子１に垂直同期信号Vsyncが供給された
とき、第１図の回路は表１に示す第１または第２の動作
状態のＩ、IIの何れかで動作する。
図の回路の動作を詳細に説明する。電源が投入されると
端子26にパワーオンリセット信号S6が供給され、周期判
別回路10の第１のフリップフロップ（FF）15がセットさ
れると共に第２のフリップフロップ（FF）16がリセット
される。入力端子１に垂直同期信号Vsyncが供給された
とき、第１図の回路は表１に示す第１または第２の動作
状態のＩ、IIの何れかで動作する。
（１）、状態Ｉでｂ＜Ｖ＜ｄのとき（第５図） この場合、第５図Ｃ〜Ｇに示すように垂直カウンタ７
から信号Sa及びSbが出力され、信号Sc〜Seは形成されな
い。
から信号Sa及びSbが出力され、信号Sc〜Seは形成されな
い。
信号Saは切換回路11のアンド回路20に与えられ、周期
範囲検出用信号Sbは周期判別回路10の第１のカウンタ12
のクロック入力端子Ｃに加えられる。第１のカウンタ12
は第５図Ｉに示すように入力された信号Sbをカウント
し、ｌカウント目にカウントアップ信号Slを出力すると
共にカウント零に戻る動作を繰り返すｌ進カウンタであ
る。ｌは例えば４である。
範囲検出用信号Sbは周期判別回路10の第１のカウンタ12
のクロック入力端子Ｃに加えられる。第１のカウンタ12
は第５図Ｉに示すように入力された信号Sbをカウント
し、ｌカウント目にカウントアップ信号Slを出力すると
共にカウント零に戻る動作を繰り返すｌ進カウンタであ
る。ｌは例えば４である。
カウントアップ信号Slは第１のフリップフロップ15の
セット入力端子Ｓに設けられているアオゲート15a及び
第２のフリップフロップ16のリセット入力端子Ｒに設け
られたオアゲート16aにそれぞれ与えられる。したがっ
て、カウンタ７から周期範囲検出用信号Sbがｌ個出力さ
れるごとに第１のフリップフロップ15がセットされると
共に、第２のフリップフロップ16がリセットされる。こ
れにより、第５図Ｋ及びＬに示すように第１及び第２の
フリップフロップ15、16の各Ｑ端子からそれぞれ出力さ
れる周期判別信号S3、S4は、S3が高レベルでS4が低レベ
ルとなる（第１の動作状態Ｉ）。
セット入力端子Ｓに設けられているアオゲート15a及び
第２のフリップフロップ16のリセット入力端子Ｒに設け
られたオアゲート16aにそれぞれ与えられる。したがっ
て、カウンタ７から周期範囲検出用信号Sbがｌ個出力さ
れるごとに第１のフリップフロップ15がセットされると
共に、第２のフリップフロップ16がリセットされる。こ
れにより、第５図Ｋ及びＬに示すように第１及び第２の
フリップフロップ15、16の各Ｑ端子からそれぞれ出力さ
れる周期判別信号S3、S4は、S3が高レベルでS4が低レベ
ルとなる（第１の動作状態Ｉ）。
この状態Ｉでは、アンド回路20が開き、ａカウント目
の信号Saが入力禁止解除信号S5として入力禁止回路２の
フリップフロップ４にリセット信号として供給される。
従って入力禁止帯25は第５図Ｍに示すようにVs〜Vaの間
となる。即ち、入力禁止帯25が垂直同期信号Vsyncの周
期T2より若干短い幅W2に設定される。
の信号Saが入力禁止解除信号S5として入力禁止回路２の
フリップフロップ４にリセット信号として供給される。
従って入力禁止帯25は第５図Ｍに示すようにVs〜Vaの間
となる。即ち、入力禁止帯25が垂直同期信号Vsyncの周
期T2より若干短い幅W2に設定される。
（２）、状態Ｉでｄ＜Ｖ＜ｅのとき（第６図） この場合には、第６図Ｃ〜Ｆに示すように、信号Sa〜
Sdが垂直カンンタ７から出力され、信号Scが変換回路11
の第２のアンド回路21に与えられると共に、信号Sdが周
期判別回路10の第１のカウンタ12のリセット入力端子Ｒ
及び第２のカウンタ13のクロック入力端子Ｃに与えられ
る。
Sdが垂直カンンタ７から出力され、信号Scが変換回路11
の第２のアンド回路21に与えられると共に、信号Sdが周
期判別回路10の第１のカウンタ12のリセット入力端子Ｒ
及び第２のカウンタ13のクロック入力端子Ｃに与えられ
る。
第２のカウンタ13はｍ進カウンタとして動作し、ｍカ
ウント目にカウントアップ信号Smを出力して第２のフリ
ップフロップ16をセットすると共に、第１のフリップフ
ロップ15及び第３のカウンタ14をリセットする（状態I
I）。ｍの値は例えば４である。これにより、第１のア
ンド回路20に与えられる周期判別信号S3が第６図Ｋに示
すように低レベルに反転すると共に、第２のアンド回路
21に与えられる周期判別信号S4が第６図Ｌに示すように
高レベルに反転する。したがって、第１のアンド回路20
から周期範囲検出用信号Saが出力されなくなると共に、
第２のアンド回路21から周期範囲検出用信号Scが出力さ
れるようになる。
ウント目にカウントアップ信号Smを出力して第２のフリ
ップフロップ16をセットすると共に、第１のフリップフ
ロップ15及び第３のカウンタ14をリセットする（状態I
I）。ｍの値は例えば４である。これにより、第１のア
ンド回路20に与えられる周期判別信号S3が第６図Ｋに示
すように低レベルに反転すると共に、第２のアンド回路
21に与えられる周期判別信号S4が第６図Ｌに示すように
高レベルに反転する。したがって、第１のアンド回路20
から周期範囲検出用信号Saが出力されなくなると共に、
第２のアンド回路21から周期範囲検出用信号Scが出力さ
れるようになる。
このため、第６図Ｈに示すように、周期範囲検出用信
号Scが入力禁止解除信号S5として入力禁止回路２に出力
されるようになる。即ち、回路の動作状態が状態Ｉから
状態IIに切り換わり、幅W2で形成されていた入力禁止帯
25が第６図Ｍに示すように、W2よりも広く入力Vsの周期
T3に近い幅W3に切換わる。
号Scが入力禁止解除信号S5として入力禁止回路２に出力
されるようになる。即ち、回路の動作状態が状態Ｉから
状態IIに切り換わり、幅W2で形成されていた入力禁止帯
25が第６図Ｍに示すように、W2よりも広く入力Vsの周期
T3に近い幅W3に切換わる。
この場合、垂直カウンタ７からカウント値検出信号Sb
が出力され、第１のカウンタ12がこれをカウントする。
しかし、第１のカウンタ12は信号Sbを１個カウントした
後に信号Sdによって直ぐにリセットされるので、第６図
Ｉに示すようにカウント値がｌカウントまで増加しな
い。したがって、第１のカウンタ12から信号Slが出力さ
れず、第１のフリップフロップ15がセットされないと共
に第２のフリップフロップ16がリセットされない。この
ため、動作状態が状態IIから状態Ｉに切換わることはな
い。
が出力され、第１のカウンタ12がこれをカウントする。
しかし、第１のカウンタ12は信号Sbを１個カウントした
後に信号Sdによって直ぐにリセットされるので、第６図
Ｉに示すようにカウント値がｌカウントまで増加しな
い。したがって、第１のカウンタ12から信号Slが出力さ
れず、第１のフリップフロップ15がセットされないと共
に第２のフリップフロップ16がリセットされない。この
ため、動作状態が状態IIから状態Ｉに切換わることはな
い。
（３）、状態IIでｂ＜Ｖ＜ｄのとき（第７図） この場合には、禁止帯25の幅W3が入力Vsyncの周期T2
よりも長いので、入力Vsyncは禁止帯25によって禁止さ
れる。入力Vsyncが禁止されると、入力禁止回路２のフ
リップフロップ４がセットされないので、次の入力V5に
対する禁止帯25は形成されない。次の入力Vsyncが通過
すると再び禁止帯25が形成される。即ち、第７図Ｍに示
すように、幅W3の禁止帯25は1Vおきに形成され、通過し
た垂直同期信号Vsは第７図Ｂに示すように１つ置きにな
る。また入力Vsyncが禁止されたとき、垂直カウンタ７
は第７図Ｇの自己リセット信号Seの発生により自己リセ
ットされる。
よりも長いので、入力Vsyncは禁止帯25によって禁止さ
れる。入力Vsyncが禁止されると、入力禁止回路２のフ
リップフロップ４がセットされないので、次の入力V5に
対する禁止帯25は形成されない。次の入力Vsyncが通過
すると再び禁止帯25が形成される。即ち、第７図Ｍに示
すように、幅W3の禁止帯25は1Vおきに形成され、通過し
た垂直同期信号Vsは第７図Ｂに示すように１つ置きにな
る。また入力Vsyncが禁止されたとき、垂直カウンタ７
は第７図Ｇの自己リセット信号Seの発生により自己リセ
ットされる。
自己リセット信号Seは第２のカウンタ13のリセット入
力端子及びオアゲート17aを介して第３のフリップフロ
ップ17のリセット入力端子に供給され、これらがリセッ
トされる。また第１のカウンタ12は信号Sdによりリセッ
トされるので、第１及び第２のカウンタ12、13は両方共
に垂直同期信号Vsの１つおきに必ずリセットされる。し
たがって、これらのカウンタ12、13からカウントアップ
信号Sl、Smが出力されるためのカウント数ｌ、ｍを２よ
りも大きく、例えば４に設定しておけば、各カウンタ1
2、13からカウントアップ信号は出力されない。
力端子及びオアゲート17aを介して第３のフリップフロ
ップ17のリセット入力端子に供給され、これらがリセッ
トされる。また第１のカウンタ12は信号Sdによりリセッ
トされるので、第１及び第２のカウンタ12、13は両方共
に垂直同期信号Vsの１つおきに必ずリセットされる。し
たがって、これらのカウンタ12、13からカウントアップ
信号Sl、Smが出力されるためのカウント数ｌ、ｍを２よ
りも大きく、例えば４に設定しておけば、各カウンタ1
2、13からカウントアップ信号は出力されない。
これに対し、第３のフリップフロップ17は、１周期お
きに入力禁止回路３から出力される垂直同期信号Vsでセ
ットされ、自己リセット信号Seでリセットされる。した
がって、第３のフリップフロップ17のＱ端子からは、第
７図Ｎに示すような入力禁止状態が生じていることを示
すパルス状の入力禁止検出信号S7が得られる。この信号
S7が第３のｎ進カウンタ14のクロック入力端子Ｃに与え
られる。例えばｎ＝４が計数されると、カウンタ14のカ
ウントアップ信号Snが第１のフリップフロップ15のオア
回路15a及び第２のフリップフロップ16のオア回路16aに
与えられる。これにより、フリップフロップ15がセッ
ト、フリップフロップ16がリセットとなり、第２の状態
IIから第１の動作状態Ｉに切換わる。以後は第５図で説
明した動作を繰り返す。
きに入力禁止回路３から出力される垂直同期信号Vsでセ
ットされ、自己リセット信号Seでリセットされる。した
がって、第３のフリップフロップ17のＱ端子からは、第
７図Ｎに示すような入力禁止状態が生じていることを示
すパルス状の入力禁止検出信号S7が得られる。この信号
S7が第３のｎ進カウンタ14のクロック入力端子Ｃに与え
られる。例えばｎ＝４が計数されると、カウンタ14のカ
ウントアップ信号Snが第１のフリップフロップ15のオア
回路15a及び第２のフリップフロップ16のオア回路16aに
与えられる。これにより、フリップフロップ15がセッ
ト、フリップフロップ16がリセットとなり、第２の状態
IIから第１の動作状態Ｉに切換わる。以後は第５図で説
明した動作を繰り返す。
（４）、状態IIでｄ＜Ｖ＜ｅのとき（第８図） この場合には、第８図Ｃ〜Ｆに示すように、信号Sa〜
Sdが形成され、第８図Ｇのように自己リセット信号Seは
形成されない。従って第３のカウンタ13が周期範囲検出
用信号Sdをｍ個カウントするごとに第２のフリップフロ
ップ16をセットすると共に、第１のフリップフロップ15
及び第３のカウンタ14をリセットする。したがって、第
２の動作状態IIが保持され、第８図Ｋ、Ｌに示すように
周期判別信号S4の高レベル及びS3の低レベルが持続され
る。
Sdが形成され、第８図Ｇのように自己リセット信号Seは
形成されない。従って第３のカウンタ13が周期範囲検出
用信号Sdをｍ個カウントするごとに第２のフリップフロ
ップ16をセットすると共に、第１のフリップフロップ15
及び第３のカウンタ14をリセットする。したがって、第
２の動作状態IIが保持され、第８図Ｋ、Ｌに示すように
周期判別信号S4の高レベル及びS3の低レベルが持続され
る。
以上の動作を図で示すと第９図の状態遷移説明図のよ
うになる。即ち、第１のカウンタ12がカウント動作し、
そのカウントアップ出力Slが第１のフリップフロップ15
のセット入力端子Ｓに与えられるときは、第１の動作状
態Ｉが保持される。また、第２のカウンタ13がカウント
動作し、そのカウントアップ出力Smが第２のフリップフ
ロップ16に与えられるときは、第２の動作状態IIが保持
される。
うになる。即ち、第１のカウンタ12がカウント動作し、
そのカウントアップ出力Slが第１のフリップフロップ15
のセット入力端子Ｓに与えられるときは、第１の動作状
態Ｉが保持される。また、第２のカウンタ13がカウント
動作し、そのカウントアップ出力Smが第２のフリップフ
ロップ16に与えられるときは、第２の動作状態IIが保持
される。
一方、第１の動作状態のときに、第２のカウンタ13が
カウント動作して第２のフリップフロップ16がセットさ
れると、第２の動作状態IIに移る。また、第２の動作状
態のときに第３のフリップフロップ17からパルス信号S7
が出力され、これを第３のカウンタ14が所定数カウント
したときに第１の動作状態Ｉに移る。
カウント動作して第２のフリップフロップ16がセットさ
れると、第２の動作状態IIに移る。また、第２の動作状
態のときに第３のフリップフロップ17からパルス信号S7
が出力され、これを第３のカウンタ14が所定数カウント
したときに第１の動作状態Ｉに移る。
各状態遷移には、ｌ、ｍ、ｎ＝４の連続性判定条件が
与えられているので、4Vにわたって同一Ｖ周期の入力が
無い限り、周期判定結果が変化することが無く、ランダ
ムノイズ等では状態遷移しない。従ってノイズにより誤
動作したり、切換動作がばたつくことがない。
与えられているので、4Vにわたって同一Ｖ周期の入力が
無い限り、周期判定結果が変化することが無く、ランダ
ムノイズ等では状態遷移しない。従ってノイズにより誤
動作したり、切換動作がばたつくことがない。
以上のように、実施例の垂直同期回路では、入力垂直
同期信号の複数種の周期T2、T3…に追従して入力禁止帯
の幅を自動的に変化させ、最大幅の禁止帯を形成するよ
うにしている。禁止帯幅を設定するカウントａ、ｃ等
は、予定されている複数種の入力ビデオ信号の垂直周期
に対応させて予め最適値にしておく。例えば日本及びヨ
ーロッパで使用できるマルチモード受像機では、垂直周
波数60Hz（NTSC）及び50Hz（PAL又はSECAM）に対応させ
てカウント値ａ、ｃを設定する。また放送受信とパーソ
ナルコンピュータの出力表示とを兼ねるマルチスキャン
モニタでも同様に垂直周波数に合わせて最適禁止帯を設
定する。
同期信号の複数種の周期T2、T3…に追従して入力禁止帯
の幅を自動的に変化させ、最大幅の禁止帯を形成するよ
うにしている。禁止帯幅を設定するカウントａ、ｃ等
は、予定されている複数種の入力ビデオ信号の垂直周期
に対応させて予め最適値にしておく。例えば日本及びヨ
ーロッパで使用できるマルチモード受像機では、垂直周
波数60Hz（NTSC）及び50Hz（PAL又はSECAM）に対応させ
てカウント値ａ、ｃを設定する。また放送受信とパーソ
ナルコンピュータの出力表示とを兼ねるマルチスキャン
モニタでも同様に垂直周波数に合わせて最適禁止帯を設
定する。
なお、上述の例では周期を判別する範囲が２種類の例
を示したが、実際には３種類以上の多数の判別範囲が設
定される。例えばVTRの場合、ノーマル、ポーズ、巻戻
し及び早送りの４種類の再生状態がある。したがって、
４つの異なる周期の垂直同期信号がVTRから出力される
ことが考えられるので、周期判別回路10の判別範囲を４
種類以上にしておけば、何れの再生状態においても最適
幅の入力禁止帯25が得られる。
を示したが、実際には３種類以上の多数の判別範囲が設
定される。例えばVTRの場合、ノーマル、ポーズ、巻戻
し及び早送りの４種類の再生状態がある。したがって、
４つの異なる周期の垂直同期信号がVTRから出力される
ことが考えられるので、周期判別回路10の判別範囲を４
種類以上にしておけば、何れの再生状態においても最適
幅の入力禁止帯25が得られる。
周期検出に用いているカウント値ｂ、ｄについては、
夫々禁止帯幅を定める夫々カウント値ａ、ｃと同じであ
ってもよい。しかし入力Vsyncの微細なジッターにより
周期検出動作がばたつくのを防止するために、周期検出
範囲ｂ−ｄ、ｄ−ｅを第10図のように禁止帯25の後縁
（ａ、ｃ）から後方に少しずらした方がよい。即ち、カ
ウント値ａ、ｃの少し後のカウント値ｂ、ｄで周期検出
範囲を定める。このようにｂ、ｄを設定すると、例えば
第10図のカウント値ｄの近傍に入力Vsyncがあるとき、
微細なジッターでその位置がゆらいでも、直ちに禁止帯
25（W3）にかかることはない。従って自己リセットパル
スSeが生じない状態で禁止帯幅W3からW2、またはW2から
W3への移行が生じる。
夫々禁止帯幅を定める夫々カウント値ａ、ｃと同じであ
ってもよい。しかし入力Vsyncの微細なジッターにより
周期検出動作がばたつくのを防止するために、周期検出
範囲ｂ−ｄ、ｄ−ｅを第10図のように禁止帯25の後縁
（ａ、ｃ）から後方に少しずらした方がよい。即ち、カ
ウント値ａ、ｃの少し後のカウント値ｂ、ｄで周期検出
範囲を定める。このようにｂ、ｄを設定すると、例えば
第10図のカウント値ｄの近傍に入力Vsyncがあるとき、
微細なジッターでその位置がゆらいでも、直ちに禁止帯
25（W3）にかかることはない。従って自己リセットパル
スSeが生じない状態で禁止帯幅W3からW2、またはW2から
W3への移行が生じる。
これに対して、例えば第10図のカウント値ｃ（禁止帯
25の後縁）が周期検出の境界になっているような場合を
考えると、状態遷移を決定する判定条件に自己リセット
状態が必ず含まれることになるので、境界の近傍に入力
Vsyncがあるとき、周期検出結果がばたついたり、誤検
出することがある。従って入力禁止帯25の幅を３種、４
種のように多くする場合には特にａ−ｂ間、ｃ−ｄ間の
ような緩衝帯を作っておくと、段階的でなめらかな状態
遷移動作が得られる。
25の後縁）が周期検出の境界になっているような場合を
考えると、状態遷移を決定する判定条件に自己リセット
状態が必ず含まれることになるので、境界の近傍に入力
Vsyncがあるとき、周期検出結果がばたついたり、誤検
出することがある。従って入力禁止帯25の幅を３種、４
種のように多くする場合には特にａ−ｂ間、ｃ−ｄ間の
ような緩衝帯を作っておくと、段階的でなめらかな状態
遷移動作が得られる。
本発明は上述のように、入力される垂直同期信号の周
期を判別して判別結果に基づいて、対応の周期検出窓の
若干前に設定された禁止解除パルスを選択して入力禁止
帯の幅を決定するようにしたので、入力禁止帯の幅を入
力垂直同期信号の周期に対して最大限広く設定すること
が可能になり、入力信号に対するノイズマスク効果を周
期変化に追従して最適にすることができる。また解除パ
ルスを各周期検出窓の前縁より若干前に設定したので、
入力禁止動作と周期判別動作とが互いに干渉して誤検出
や動作のばたつきが生じることがなくなり、滑らかな動
作がえられる。従ってVTRのように変速再生時（ポー
ズ、スロー、早送り再生、巻戻し再生）に挿入する疑似
垂直同期信号の周期をテープ速度及び方向に応じて変え
ている場合や、NTSC/PAL（SECAM）両用受像機のように
受信信号の垂直同期周期が変化する場合に周期変化に追
従した最適なノイズ除去効果が得られる。特に弱電界時
にノイズが増加しても垂直同期が非常に安定した映像が
得られる。
期を判別して判別結果に基づいて、対応の周期検出窓の
若干前に設定された禁止解除パルスを選択して入力禁止
帯の幅を決定するようにしたので、入力禁止帯の幅を入
力垂直同期信号の周期に対して最大限広く設定すること
が可能になり、入力信号に対するノイズマスク効果を周
期変化に追従して最適にすることができる。また解除パ
ルスを各周期検出窓の前縁より若干前に設定したので、
入力禁止動作と周期判別動作とが互いに干渉して誤検出
や動作のばたつきが生じることがなくなり、滑らかな動
作がえられる。従ってVTRのように変速再生時（ポー
ズ、スロー、早送り再生、巻戻し再生）に挿入する疑似
垂直同期信号の周期をテープ速度及び方向に応じて変え
ている場合や、NTSC/PAL（SECAM）両用受像機のように
受信信号の垂直同期周期が変化する場合に周期変化に追
従した最適なノイズ除去効果が得られる。特に弱電界時
にノイズが増加しても垂直同期が非常に安定した映像が
得られる。
第１図は本発明の一実施例を示す垂直同期回路の構成
図、第２図はカウンタの動作を説明するための動作波形
図、第３図は入力禁止帯が形成される様子を説明するた
めの動作波形図、第４図は無信号時に入力禁止帯が形成
されない様子を説明するための動作波形図、第５図〜第
８図は入力垂直同期信号の周期に対応する各部の動作を
示し、第５図は短い周期に対応する動作状態が持続され
る様子を説明するための動作波形図、第６図は短い周期
に対応する動作状態から長い周期に対応する動作状態に
移る様子を説明するための動作波形図、第７図は長い周
期に対応する動作状態から短い周期に対応する動作状態
に移る様子を説明するための動作波形図、第８図は長い
周期に対応する動作状態が持続される様子を説明するた
めの動作波形図、第９図は動作状態の遷移を示す図、第
10図は入力禁止帯と周期検出幅とを示す図である。 なお図面に用いた符号において、 ２……入力禁止回路 ７……垂直カウンタ 10……周期判別回路 11……入力禁止帯幅切換回路 12、13、14……カウンタ 25……入力禁止帯 である。
図、第２図はカウンタの動作を説明するための動作波形
図、第３図は入力禁止帯が形成される様子を説明するた
めの動作波形図、第４図は無信号時に入力禁止帯が形成
されない様子を説明するための動作波形図、第５図〜第
８図は入力垂直同期信号の周期に対応する各部の動作を
示し、第５図は短い周期に対応する動作状態が持続され
る様子を説明するための動作波形図、第６図は短い周期
に対応する動作状態から長い周期に対応する動作状態に
移る様子を説明するための動作波形図、第７図は長い周
期に対応する動作状態から短い周期に対応する動作状態
に移る様子を説明するための動作波形図、第８図は長い
周期に対応する動作状態が持続される様子を説明するた
めの動作波形図、第９図は動作状態の遷移を示す図、第
10図は入力禁止帯と周期検出幅とを示す図である。 なお図面に用いた符号において、 ２……入力禁止回路 ７……垂直カウンタ 10……周期判別回路 11……入力禁止帯幅切換回路 12、13、14……カウンタ 25……入力禁止帯 である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭60−162385（ＪＰ，Ａ) 特開 昭55−79583（ＪＰ，Ａ) 特開 昭63−193980（ＪＰ，Ａ) 特開 昭63−286070（ＪＰ，Ａ) 特開 昭60−111577（ＪＰ，Ａ) 特開 昭59−183591（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/06
Claims (1)
- 【請求項１】クロックパルスを略垂直同期周期の間計数
し、外部入力垂直同期信号若しくは自己リセット信号の
何れかのリセット入力でリセットされる垂直カウンタ
と、 上記外部入力垂直同期信号を通過させた直後に入力禁止
状態となり上記垂直カウンタが所定計数値に達した時に
発生する解除パルスにより上記入力禁止状態を解除する
と共に、通過させた上記外部入力垂直同期信号を上記垂
直カウンタにリセット入力として供給する入力禁止回路
と、 上記垂直カウンタのカウントに伴って生じる予め設定さ
れた複数個の計数値群に応答して、隣接計数値間を窓と
する一連の複数の周期検出窓を生成し、上記入力禁止回
路を通過した外部入力垂直同期信号が何れの周期検出窓
に含まれるかを検出すると共に、同一の周期検出窓によ
る所定回数連続した周期検出が生じた時に各窓に対応し
た周期判別信号を出力する周期判別回路と、 各周期検出窓の前端を決定している計数値よりも若干前
に設定された計数値において生じるタイミングパルス群
が上記垂直カウンタから供給され、上記周期判別信号に
応答して対応する周期検出窓の直前の上記タイミングパ
ルスを選択して上記入力禁止回路に上記解除パルスとし
て供給することにより、上記入力禁止帯幅を外部入力垂
直同期信号の周期変化に追従させるようにした入力禁止
帯幅切換回路とを具備する垂直同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1447289A JP2853137B2 (ja) | 1989-01-24 | 1989-01-24 | 垂直同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1447289A JP2853137B2 (ja) | 1989-01-24 | 1989-01-24 | 垂直同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02194774A JPH02194774A (ja) | 1990-08-01 |
| JP2853137B2 true JP2853137B2 (ja) | 1999-02-03 |
Family
ID=11862002
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1447289A Expired - Fee Related JP2853137B2 (ja) | 1989-01-24 | 1989-01-24 | 垂直同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853137B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3998410B2 (ja) * | 2000-11-02 | 2007-10-24 | 三菱電機株式会社 | 同期回路 |
-
1989
- 1989-01-24 JP JP1447289A patent/JP2853137B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02194774A (ja) | 1990-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0342634B1 (en) | Circuitry for and method of generating vertical drive pulse in video signal receiver | |
| JP3998410B2 (ja) | 同期回路 | |
| JP2853137B2 (ja) | 垂直同期回路 | |
| US5963267A (en) | Delay correction circuit | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| KR950006356B1 (ko) | 동기회로 | |
| KR100190788B1 (ko) | 디지탈 동기화 장치 | |
| US4291335A (en) | Vertical synchronizing signal detector | |
| US5301033A (en) | Circuit for preventing false detection of video sync pulses in a video signal which also contains copy guard signals | |
| US5502501A (en) | Field type detector for video signal | |
| US5784121A (en) | Vertical synchronisation signal detector | |
| EP0249987B1 (en) | Vertical driving pulse generating circuit | |
| JP3209741B2 (ja) | 同期装置 | |
| JPH02202778A (ja) | 垂直同期回路 | |
| JP2714221B2 (ja) | テレビジョン方式判別装置 | |
| JP2888551B2 (ja) | 非標準信号検出回路 | |
| JPH02246685A (ja) | 同期信号発生装置 | |
| JP2635669B2 (ja) | 信号検出回路 | |
| JP3519878B2 (ja) | 垂直同期動作の制御回路 | |
| JPH02200064A (ja) | 垂直同期回路の入力有無判定回路 | |
| EP0737004A1 (en) | Field type detector for video signal | |
| JPH08251445A (ja) | 弱電界検出回路 | |
| JPH0490269A (ja) | 同期信号判別回路 | |
| JPH0211065A (ja) | フィールド判定回路 | |
| JPH0514831A (ja) | フイールド周波数判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |