JPH027224B2 - - Google Patents

Info

Publication number
JPH027224B2
JPH027224B2 JP2261080A JP2261080A JPH027224B2 JP H027224 B2 JPH027224 B2 JP H027224B2 JP 2261080 A JP2261080 A JP 2261080A JP 2261080 A JP2261080 A JP 2261080A JP H027224 B2 JPH027224 B2 JP H027224B2
Authority
JP
Japan
Prior art keywords
counter
output
vertical synchronization
synchronization signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2261080A
Other languages
English (en)
Other versions
JPS56119579A (en
Inventor
Shoji Oomori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2261080A priority Critical patent/JPS56119579A/ja
Publication of JPS56119579A publication Critical patent/JPS56119579A/ja
Publication of JPH027224B2 publication Critical patent/JPH027224B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Description

【発明の詳細な説明】 この発明はテレビジヨン受像機の垂直偏向回路
系に適用して好適なデジタル式の垂直同期回路に
係る。
垂直同期回路はこれより外部垂直同期信号に同
期した垂直同期信号(以下これを内部垂直同期信
号という。)、が得られるように構成されたもので
ある。外部垂直同期信号としては現在のところ主
としてテレビジヨン放送波から分離したものと、
VTR出力より分離したものの2種類が考えられ
る。
この場合、VTR出力のうちでテープの移送速
度や移送方向を記録時とは異ならせて再生するい
わゆる変速再生モードのとき得られるVTR出力
は、周知のようにスキユー及び垂直走査方向のジ
ツタを除去するため垂直ブランキング期間外ある
いは期間内に本来の垂直同期信号とは別に、ある
いはこの垂直同期信号に代えて疑似垂直同期信号
を挿入すると共に、垂直同期を揺らせるようにし
たテレビジヨン放送波とは異なる同期形態となつ
ている。
従つて、通常とは異るこの同期形態をもつ
VTR出力が入力してもこれより分離された循環
的な周期変動をもつ疑似垂直同期信号に同期した
内部垂直同期信号が得られるように上述の垂直同
期回路を構成する必要がある。同期形態の異る2
種類の垂直同期信号に夫々同期して内部垂直同期
信号を発生させるには1つの回路では達成できな
いから、夫々独立した2系統の信号処理系が必要
となる。
従つて、その場合の垂直同期回路は第1図のよ
うに構成すればよい。図はデジタル処理して内部
垂直同期信号を形成する回路の一例であつて、ク
ロツク発振器1は外部水平同期信号PHに同期し
た基準クロツクCPを発生する。その周波数は
2mfHである。ここに、mは整数、fHは水平周波数
で、図ではm=65である。
クロツクパルスCPは分周用のカウンタ2に供
給されて、1/525mに分周された標準垂直周期の内 部垂直同期信号PVOが出力される。3は垂直ドラ
イブ回路、4は垂直偏向回路である。また、端子
5に供給されたテレビジヨン放送波あるいは
VTR出力より分離された複合同期信号COMP・
Sは分離回路6に供給されて垂直同期信号(疑次
垂直同期信号を含む)PVIが分離される。
この外部垂直同期信号PVIは2つのリセツトパ
ルス形成回路7,8に供給され、テレビジヨン放
送波あるいはノーマル再生モード時のVTR出力
のように同期形態が標準の場合には一方の形成回
路7より得た第1のリセツトパルスPR1が選択回
路9で選択されてカウンタ2に供給され、そして
変速再生モード時のVTR出力のように標準とは
異る同期形態の場合には、他方の形成回路8で得
た第2のリセツトパルスPR2がカウンタ2に供給
される。
すなわち、標準時は外部垂直同期信号PVIとカ
ウンタ出力つまり内部垂直同期信号PVOとの位相
比較を行ない、位相が不一致のときだけ第1のリ
セツトパルスPR1を出力してカウンタ2をリセツ
トするという通常のカウンタ方式を採つている。
標準時以外は外部垂直同期信号にもとずいて第
2のリセツトパルスPR2を形成する。例えば、2
〜3Hのパルス幅をもつ第2のリセツトパルスPR2
を形成し、その前縁のパルスでカウンタ2をリセ
ツトし、この状態を後縁まで続け、そして後縁以
降再びカウンタ2がカウントを開始するように制
御され、前縁のパルス発生時点が疑似垂直同期信
号のタイミングで制御されるものである。
これによれば、垂直周期が標準より短かい場合
でも、長い場合でも常にこの周期に合つた内部垂
直同期信号PVOが得られることになる。
なお、選択回路9は疑似垂直同期信号の判別回
路11の出力で制御される。
さて、複合同期信号から垂直同期信号を分離す
る同期分離回路6は一般に積分回路が利用され、
その積分時定数は耐ノイズ性を考慮してあまり小
さく選定できないために次のような現象が起るこ
とがある。
すなわち、奇数フイールドと偶数フイールドで
は、最終水平同期信号から垂直同期信号の同期始
端までの時間幅に0.5H分だけ差があり、この時
間差の影響がでないようにするために等化パルス
が挿入されている訳であるが、上述したように耐
ノイズ性を考慮して積分時定数を大きく選んだ場
合には、等化パルスの挿入によつても0.5H分の
時間差を等化できなくなり垂直同期信号のジツタ
が発生する。垂直同期信号のジツタは画面上では
ラスターの粗密現象となつて表われる。これを一
般にペアリングと呼んでいる。
第2図Aはペアリングのない正常時のラスター
位置を示す。図において、実線は奇数フイールド
のときのラスターで、破線は偶数フイールドのと
きのラスターである。ペアリングが発生すると、
同図Bに示すように偶数フイールドのラスター位
置が上方又は下方にずれ、奇数フイールドのラス
ター位置に異常接近する。
ペアリングは疑似垂直同期信号の挿入された複
合同期信号でも発生する。また、工業用のテレビ
ジヨン受像機のような簡易型のテレビジヨンシス
テムでは等化パルスがないために0.5Hの時間差
が全く吸収されず、ペアリングが発生する。
そこで、この発明は積分時定数を従来と同じく
比較的大きく選定してもペアリングが発生しない
デジタル式の垂直同期回路を提案するものであ
る。以下この発明の一例を、従来とは全く異る同
期方式を採る垂直同期回路に適用した場合につき
第3図以下を参照して説明する。
第3図はこの発明に係る垂直同期回路10の一
例の系統図であつて、複数のカウンタA〜Eが設
けられ、カウンタC,Dは固定のカウンタとして
構成され、カウンタAは可変カウンタとして構成
され、固定カウンタCと定常時の可変カウンタA
の合計カウント周期が標準時の1垂直周期となる
ように固定カウンタCの分周比が選定されてい
る。
カウンタBは可変カウンタAの出力パルスPa
と外部垂直同期信号PVIとの位相差を検出するた
めのもので、この検出出力PBに基づく制御出力
PPで可変カウンタAにプリセツトつまりロード
する値が異る。そして、可変カウンタAの出力パ
ルスPaで制御される固定カウンタDはこれより
得られる内部垂直同期信号PVOを外部垂直同期信
号PVIの位相に合わせるために使用される。
なお、カウンタEはループゲインを設定するた
めのもので、回路20は後述するペアリングの防
止回路である。
さて、この回路10では外部垂直同期信号PVI
の周期が変動すると、検出出力PB(パルス幅TB
対応した出力)が変更される結果、第4図のよう
に可変カウンタAに対するプリセツト値が変更さ
れてその分周比が変る。検出出力PBは可変カウ
ンタAの出力パルスPaに基いて形成されるもの
であるから、出力PPで制御される可変カウンタ
Aの分周比で異なつた値をとる。従つて、次に検
出される検出出力PBも変り、結局外部垂直同期
信号PVIの周期が変動すると、内部垂直同期信号
PVOの周期もそれに追従するようなAFC動作が行
なわれる。続いて、このAFC動作を第5図の具
体回路に基いて説明する。なお、第6図は定常状
態の波形図である。
可変カウンタAはダウンカウンタとして構成さ
れ、零カウントのときのパルスPa(第6図B)で
フリツプフロツプ回路15がセツトされ、外部垂
直同期信号PVIでリセツトされる結果、そのフリ
ツプフロツプ出力PGB(同図C)のパルス幅TB
パルスPaと外部垂直同期信号PVIとの位相差に対
応する。一方、後述するようにループゲイン設定
用のカウンタEではクロツクパルスCPが1/3に分
周され、その分周出力が上述の位相差検出用のカ
ウンタBに対するクロツクとして供給される。分
周出力はフリツプフロツプ出力PGBで制御される
ため、パルス幅TBの間だけカウンタBは計数す
る。16がそのためのゲート回路である。
カウンタBの出力PBはラツチ回路20Aと平
均値回路20Bで構成されたこの発明に係るペア
リング防止回路20に供給され、これより得られ
る連続する2フイールドの検出出力PBの平均値
出力PPが可変カウンタAにプリセツトされてそ
の分周比が変更される。分周比が変更されると、
可変カウンタAの零カウントまでの時間TAが変
るから、これによつてフリツプフロツプ出力PGB
のパルス幅TBが変る。そのため、カウンタCの
検出出力PBの内容が変つて平均値出力PPが変更
される。
このような制御ループの存在で、平均値出力
PPが所定の値になるまで制御される。この所定
の値は外部垂直同期信号PVIの周期によつて相異
する。周期が長ければそれに伴つて平均値出力
PPが増加し、短かければ減少する。従つて、出
力パルスPaでその計数動作の開始時点が制御さ
れる固定カウンタDの出力である内部垂直同期信
号PVO(同図J)もこの外部垂直周期に追従して変
化することになる。すなわち、AFC動作となる。
さて、ペアリングとは上述したように奇数フイ
ールドと偶数フイールドとの間で発生する最終の
水平同期信号から垂直同期信号の始端までの時間
差の違いを等化パルスで吸収できないときに生ず
る垂直同期信号、従つてこの回路では内部垂直同
期信号PVOのジツタに起因するものである。内部
垂直同期信号PVOは固定カウンタDの出力であり、
この固定カウンタDは可変カウンタAの出力パル
スPaによつて制御されるものであるから、ペア
リングを防止するには可変カウンタAの出力パル
スPaのジツタ成分を除去すればよい。そのため、
連続する2フイールドの検出出力PBの平均値出
力PPで可変カウンタAが制御される。
そのため、ラツチ回路20Aで1フイールド前
の検出出力PB(そのカウント数をbo-1とする)が
ラツチされ、平均値回路20Bで現フイールドの
検出出力PB(そのカウント数をboとする)との平
均化が行なわれ、その出力PPが可変カウンタA
に対するプリセツト出力となる。
プリセツトタイミングは次のようになる。ま
ず、可変カウンタAの出力パルスPaで固定カウ
ンタCが計数動作を開始し、所定数(この例では
225Hに相当する29244パルス目)計数したときの
出力パルスPc1(第6図D)を受けてシフトレジ
スタ18が動作し、1クロツクシフトしたパルス
PF1(同図E)で可変カウンタAがプリセツトエネ
ーブルとなり、2クロツクシフトしたパルスPF2
(同図F)で検出出力PBがラツチされ、3クロツ
ク目のパルスPF3(同図G)でカウンタCがリセツ
トされ、次のフイールドでの位相差検出の待期状
態となる。
また、30は可変カウンタAに供給されるクロ
ツクパルスCPの制御回路であつて、図のように
フリツプフロツプ回路31と2個のゲート回路3
2,33とで構成される。フリツプフロツプ回路
31は可変カウンタAの出力パルスPaでセツト
され、固定カウンタCのもう1つの出力パルス
Pc2(同図H、この例では出力パルスPc1より7パ
ルス遅れて出力される。)でリセツトされ、また
前段のゲート回路32にはこのフリツプフロツプ
回路31の出力と出力パルスが供給されてい
るので、これより得られる後段のゲート回路32
に対するゲートパルスPGAは第6図のようにな
るから、この区間TAだけクロツクパルスCPが可
変カウンタAに供給される。
なお、外部垂直同期信号PVIに対する禁止ゲー
ト回路35はカウンタBの出力パルスPg(図示せ
ず)で制御される。
ところで、上述したAFC制御ループのループ
ゲインは正確にはカウンタEから平均値回路20
Bの出力までの制御系のゲインで決まる。ループ
ゲインの最適値は次のようにして求める。
今、第7図のように複数のカウンタA〜Dのn
フイールド目のカウント数を夫々ao,bo,co,do
とし、外部垂直同期信号PVIの1周期T内に存在
するクロツク数をtoとすれば、nフイールドで
は、(1)、(2)式が成り立つ。
bo=do+xo …(1) to=bo+ao+co−bo-1 …(2) ここに、xo:PVOとPVIの位相差に相当するクロ
ツク数でxoが指数関数的に零に収斂するように条
件付けると xo=Pxo-1(0<P<1) …(3) であらわされ、そのときの収斂時定数(同期引き
込み時間)τは τ=T/ln1/P …(4) (1)、(2)式より xo-1=bo-1−do-1 …(5) xo=−ao+bo-1−co−do+to …(6) (3)、(5)、(6)式から ao=(1−P)bo-1+(to−co−do+Pdo-1) …(7) ここで、テレビジヨン放送波の場合、toは一定
であるから、カウンタC,Dを上述のように固定
カウンタで構成する場合には、第3図の制御系が
完全に収斂した後では、カウンタDが固定である
なら do=bo …(8) でなければならず、カウンタCが固定でるなら ao=bo …(9) でなかればならないから、結局 do=ao=to−co …(10) でなければならない。
依つて、カウンタCをCo(時間)に固定する
と、カウンタDの値は T−Co …(11) となつて、(7)式は ao=(1−P)bo-1+P(T−Co)…(12) (12)式において、aoは可変カウンタAであり、bo
が位相差検出出力であるために、bo-1の(1−
P)倍がaoの一部となつて反映される。従つて、
この(1−P)が制御系のループゲインを示す。
Pの値は主としてループゲインの設定用のカウン
タEの分周比で決まる。
そして、(3)式から明らかなようにPの値によつ
て収斂の状態が決定され、Pの値が小さければあ
るフイールドの位相誤差に対して次のフイールド
の位相誤差が小さくなつて収斂が速くなる。
ところで、ペアリングとは1垂直同期内のクロ
ツク数tがフイールドによつて相異する場合であ
る。クロツク数tの相異は位相差検出用のカウン
タBによつて検出されるため、ペアリング現象は
カウント数bの値に反映する。従つて、tのペア
リングをとることはbのペアリングをとることに
等しい。ペアリングを防止するには上述したよう
に連続する2フイールドにおける夫々のカウント
数bo、bo-1を平均化すればよい。その結果、(12)式
は ao=(1−P)bo-1+bo-2/2+P(T−Co) …(13) このときの、xoの収斂の状態をみると、(1)、(2)
式は夫々 bo=(T−Co)+xo …(14) T=bo−bo-1+ao+Co …(15) となり、これら2つの関係式より ao=(T−Co)−xo+xo-1 …(16) また、(13)、(14)式より ao=(1−P){2(T−Co)+xo-1
+xo+1/2}P(T−Co)…(17) (16)、(17)式より xo=1+P/2xo-1−1−P/2xo-2…(18) となる。
第8図は平均値をとらないときの収斂の状態を
Pの値を可変してグラフにしたものであり、第9
図は平均値をとつたときの(18)式に基づく収斂
の状態を同じくPの値を可変してグラフにしたも
ので、P=0.66に選んだときには最も速く、5〜
6フイールド目で収斂することが判る。Pが0.6
以下ではオーバーシユートになる。従つて、収斂
速度は0.1秒程度である。
一般に、視感評価によれば0.1秒後に5%以下
に収斂するのが望ましいと言われているが、P=
2/3に選ぶとこの条件を満足する。
以上説明したようにこの発明によれば、連続す
る2フイールドの各位相差検出出力PBの平均値
出力PPで可変カウンタAを制御して出力パルス
Paのジツタを軽減するようにしたから、内部垂
直同期信号PVOのジツタが軽減されてペアリング
を防止できる。
この実施例によれば、垂直同期回路にAFC機
能をもたせたため、第1図に示すような複雑な回
路構成としないでも、外部垂直同期信号PVIに同
期した内部垂直同期信号PVOを形成することがで
きる。そして、この構成は純デジタル式であるた
め集積化が容易である。
また、同期引き込みはAFC動作であるから、
同期引き込みがスムーズである。従来では瞬時に
ロツクインするのであまり好ましくない。
そしてまた、この実施例ではあるフイールドで
検出した位相差検出出力PBで次のフイールドに
おける可変カウンタAの分周比を設定し、次の位
相差検出はこの制御が反映されたものとなつてい
るから収斂速度、すなわち同期引き込み時間を速
くすることができる。
【図面の簡単な説明】
第1図はこの発明の説明に供するカウンタ式の
垂直同期回路の系統図、第2図はペアリングの説
明図、第3図はこの発明に係る垂直同期回路の一
例の系統図、第4図はAFC動作の説明図、第5
図は垂直同期回路の具体的な接続図、第6図〜第
9図はその動作説明に供する図である。 A〜Eはカウンタ、1はクロツク発振器、20
はペアリング防止回路、PVIは外部垂直同期信号、
PVOは内部垂直同期信号である。

Claims (1)

  1. 【特許請求の範囲】 1 外部同期信号に同期した入力クロツクが供給
    される可変カウンタの出力パルスと外部垂直同期
    信号との位相差を検出して上記可変カウンタの分
    周比を設定すると共に、当該可変カウンタの出力
    を第2のカウンタに供給し、この第2のカウンタ
    から垂直同期信号を出力するようにしたデジタル
    式垂直同期回路において、 任意のフイールドにおける上記位相差検出出力
    を1フイールド期間保持すると共に、 これに連続するフイールドの検出出力との平均
    値出力で上記可変カウンタを制御することによつ
    て、 上記可変カウンタの出力パルスにおけるジツタ
    を軽減してペアリングを防止するようにしたこと
    を特徴とするデジタル式垂直同期回路。
JP2261080A 1980-02-25 1980-02-25 Digital type vertical synchronizing circuit Granted JPS56119579A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2261080A JPS56119579A (en) 1980-02-25 1980-02-25 Digital type vertical synchronizing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2261080A JPS56119579A (en) 1980-02-25 1980-02-25 Digital type vertical synchronizing circuit

Publications (2)

Publication Number Publication Date
JPS56119579A JPS56119579A (en) 1981-09-19
JPH027224B2 true JPH027224B2 (ja) 1990-02-16

Family

ID=12087601

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2261080A Granted JPS56119579A (en) 1980-02-25 1980-02-25 Digital type vertical synchronizing circuit

Country Status (1)

Country Link
JP (1) JPS56119579A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5294987A (en) * 1992-07-10 1994-03-15 Thomson Consumer Electronics, Inc. Field to field vertical panning system

Also Published As

Publication number Publication date
JPS56119579A (en) 1981-09-19

Similar Documents

Publication Publication Date Title
US4520394A (en) Horizontal scanning frequency multiplying circuit
JP2584309B2 (ja) 基準信号作成回路
EP0713627B1 (en) Synchronizing arrangement and method
US4556905A (en) Vertical synchronizing control circuit
US4897723A (en) Circuitry for and method of generating vertical drive pulse in video signal receiver
US4688094A (en) Reference signal reproduction apparatus
EP0676866B1 (en) Phase-lock-loop circuit
US5963267A (en) Delay correction circuit
JPH027224B2 (ja)
US5436668A (en) Horizontal line counter stabilization in a video receiver
JP3203680B2 (ja) 垂直同期処理回路
US4291335A (en) Vertical synchronizing signal detector
JP2880187B2 (ja) デジタルテレビジョン受像機
EP0249987B1 (en) Vertical driving pulse generating circuit
US5274452A (en) Horizontal synchronizing signal separator
JPH0628382B2 (ja) 垂直同期信号作成回路
JPH0124392B2 (ja)
JP3458957B2 (ja) ビデオ信号処理装置
US5995158A (en) Blanking signal generating control circuit of a video apparatus
KR930003984Y1 (ko) 비데오 신호의 필드 판별회로
JPH0523018Y2 (ja)
JPH07105897B2 (ja) 垂直同期信号作成回路
JPS6038067B2 (ja) 垂直同期回路
JPH0131831B2 (ja)
JP3519878B2 (ja) 垂直同期動作の制御回路