JP2017060041A - 信号変換装置及び発振装置 - Google Patents

信号変換装置及び発振装置 Download PDF

Info

Publication number
JP2017060041A
JP2017060041A JP2015184253A JP2015184253A JP2017060041A JP 2017060041 A JP2017060041 A JP 2017060041A JP 2015184253 A JP2015184253 A JP 2015184253A JP 2015184253 A JP2015184253 A JP 2015184253A JP 2017060041 A JP2017060041 A JP 2017060041A
Authority
JP
Japan
Prior art keywords
signal
digital
output
input
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015184253A
Other languages
English (en)
Inventor
古幡 司
Tsukasa Furuhata
司 古幡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Priority to JP2015184253A priority Critical patent/JP2017060041A/ja
Publication of JP2017060041A publication Critical patent/JP2017060041A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

【課題】ディジタル信号とアナログ電圧との間で信号の変換を行う信号変換装置において、入力値と出力値との相関関係を理想の線形性に近づけることのできる技術を提供する。【解決手段】D/A変換器20の前段に補正部21を設け、D/A変換器の入出力特性について、実特性と理想特性との差に応じた補正を入力ディジタル信号に対して行い、入力ディジタル値に応じた理想特性に近いアナログ電圧を出力するようにした。これにより、D/A変換器を含む信号変換装置を適用した発振装置において、出力される周波数信号のスプリアスが低減できる。またA/D変換器の入出力特性についても、出力ディジタル信号に対して実特性と理想特性との差に応じた補正を行うことにより、入力アナログ信号のアナログ電圧に応じた理想特性に近いディジタル値を出力するようにして、A/D変換器を用いた機器が良好な特性を得られるようにした。【選択図】図2

Description

本発明は、アナログ信号とディジタル信号との間で信号の変換を行う信号変換装置に関する。
標準信号発生器の一つとしてPLL(Phase Locked Loop)を用いた周波数シンセサイザが知られており、その応用としては例えば移動局における局発振部や無線通信機器の試験用信号源、放送機器などが挙げられる。例えばPLLのリファレンス信号は、周波数設定信号をDDS(Direct Digital Synthesizer)回路部に入力し、DDS回路部から出力されるディジタルの周波数信号をディジタル/アナログ(D/A)変換器にてアナログの周波数信号に変換されて生成されている。
しかしながらディジタル信号は、例えば1ビット刻みの離間した数値を示すのに対して、アナログ信号は、連続した数値を示す。そのためD/A変換器にてディジタル信号をアナログ信号に変換したときに、ディジタル信号のディジタル値と、変換されて出力されるアナログ信号の値(アナログ電圧)との相関特性は、完全な線形にはならないため、アナログ電圧はディジタル値に正確に対応する理想値に対してわずかな誤差が生じてしまう。従って例えば正弦波を示すディジタルの周波数信号をD/A変換器にて変換したときに、アナログ信号である出力波形が僅かに歪み、このため周波数シンセサイザの出力周波数にスプリアスが発生してしまう問題があった。
またアナログ/ディジタル(A/D)変換器によりアナログ信号をディジタル信号に変換する場合においても、D/A変換器と同様にディジタル信号のディジタル値がアナログ電圧に正確に対応する理想値から僅かに外れてしまう。このためA/D変換器を用いたモジュールにおいては、アナログ信号からディジタル信号への変換誤差に伴う問題が起こる場合がある。例えば電圧制御発振器の出力をPLLとして当該電圧制御発振器の制御電圧の入力側に戻す発振装置であって、前記出力をディジタル信号に変換してから処理を行い、処理後の信号をアナログ電圧に変換する発振装置などにおいては周波数信号の精度が低下してしまう。
特許文献1にはOFDM(Orthogonal Frequency Division Multiplex)送信機において発生する、入出力信号の非線形歪みを補正関数を用いて補正する技術が記載されている。しかしながらパワーアンプなどの非線形動作に基づく波形の歪みを補正する技術であり、D/A変換部あるいは、A/D変換部にて周波数信号を変換したときに生じる周波数の歪みや、周波数の歪みにより発生するスプリアスを抑制するものではない。
特開2003−69527号公報
本発明はこのような事情の下になされたものであり、その目的はディジタル信号とアナログ電圧との間で信号の変換を行う信号変換装置において、入力値と出力値との相関関係を理想の線形性に近づけることのできる技術を提供することにある。また本発明の他の目的は、本発明の信号変換装置を用いることにより、出力信号においてスプリアスを低減できる発振装置を提供することにある。
本発明の信号変換装置は、ディジタル信号に基づいて補正値を出力する補正値出力部と、
ディジタル信号と、補正値と、を加算した加算値を出力する加算部と、
前記加算部から出力された補正後のディジタル信号をアナログ信号に変換するディジタル/アナログ変換器と、を備え、
前記補正値は、ディジタル信号のディジタル値に対して理想の直線関係となるように設定された理想のアナログ値を前記ディジタル/アナログ変換器により出力するためのディジタル値と、ディジタル信号のディジタル値と、の差分値であることを特徴とする。
本発明の発振装置は、DDS回路部と、このDDS回路部から出力されるディジタル信号が入力される上述の信号変換装置と、この信号変換装置の出力信号を参照信号とするPLLと、を備えたことを特徴とする。
また本発明の信号変換装置は、入力されたアナログ電圧に対応するディジタル信号を出力する信号変換装置において、
前記アナログ電圧をディジタル信号に変換するアナログ/ディジタル変換器と、
前記アナログ/ディジタル変換器の後段に接続され、前記ディジタル信号のディジタル値に補正値を加算した加算値に相当する補正後のディジタル値を出力する補正部と、を備え、
前記補正値は、アナログ電圧を前記ディジタル/アナログ変換器に入力したときに理想の入出力特性から得られるディジタル値と、実測またはシミュレーションにより取得した実際の入出力特性から得られるディジタル値と、の差分に相当する値であることを特徴とする。
本発明は、D/A変換器の入出力特性について実特性と理想特性との差に応じた補正を行うことにより、ディジタル信号のディジタル値に応じた理想の(あるいは理想に近い)アナログ電圧を出力するようにしている。従ってD/A変換器を用いた機器について良好な特性が得られる。例えば本発明の信号変換装置を適用した発振装置においては、出力される周波数信号についてスプリアスが低減できる効果がある。
また他の発明は、A/D変換器の入出力特性について実特性と理想特性との差に応じた補正を行うことにより、アナログ信号のアナログ電圧に応じた理想の(あるいは理想に近い)ディジタル値を出力するようにしている。従ってA/D変換器を用いた機器について良好な特性が得られる。
第1の実施の形態に係る発振装置の概要を示すブロック図である。 第1の実施の形態に係る信号変換装置の概要を示すブロック図である。 D/A変換器におけるディジタル値とアナログ値との相関特性を示すイメージ図である。 ディジタル値と補正値とを示すイメージ図である。 第1の実施の形態に係る信号変換装置の変形例を示すブロック図である。 第2の実施の形態に係る感知装置の概要を示すブロック図である。 A/D変換器におけるアナログ値とディジタル値との相関特性を示すイメージ図である。 参考例及び比較例におけるアナログ電圧とディジタル値との相関特性を示す特性図である。 参考例において出力されるアナログ信号を示す特性図である。 実施例及び比較例において出力されるアナログ信号の参考例との差分を示す特性図である。 参考例、実施例及び比較例において出力されるアナログ信号のスペクトラム波形を示す特性図である。
[第1の実施の形態]
本発明の第1の実施の形態として、ディジタル/アナログ変換器を含む信号変換装置1を発振装置に適用した例について説明する。この発振装置は、図1に示すようにアナログ信号(アナログ電圧)であるリファレンス信号に発振器の出力周波数を同期させて出力するPLL回路を備えている。PLL回路は、例えば周波数を出力するための発振器である電圧制御水晶発振器(VCXO:Voltage Controlled crystal Oscillator)10と、VCXO10の発振出力を分周する分周回路11と、アナログのリファレンス信号と分周回路11からの周波数信号の位相とを比較して位相の差分値を取り出す位相比較部12と、チャージポンプ13と、ループフィルタ14と、を備えている。
また本発明の実施の形態に係る発振装置は、周波数設定信号に従いディジタル信号を出力するDDS15を備えている。更にDDS15から出力されるディジタル信号は、信号変換装置1にて、アナログ電圧に変換され位相比較部12に入力される。
続いて本発明の実施の形態に係る信号変換装置1について説明する。信号変換装置1は、図2に示すようにD/A変換器20と補正部21とを備えている。DDS15から出力されるディジタル信号は、補正部21に入力される。D/A変換器20は、入力されるディジタル信号のディジタル値と出力されるアナログ電圧とが直線の関係にあることが理想であるが、実際には直線関係にはならない。そこで、補正部21は、当該補正部21に入力されるディジタル信号のディジタル値を補正してD/A変換器20に入力し、これにより補正部21に入力されるディジタル値つまりDDS15から出力されるディジタル値と、D/A変換器20から出力されるアナログ電圧と、の入出力関係(入出力特性)を実質的に理想の直線関係となるようにしている。
補正部21は、例えばハード構成である演算器22、23を組み合わせて構成される。補正部21におけるディジタル値の補正に関して述べる。図3中の実線(1)は、D/A変換器20の入出力特性の理想の線形性を表している。即ち実線(1)は、入力信号であるディジタル信号のディジタル値と出力信号であるアナログ電圧とが理想の直線関係にあるときの直線を表している。図3中の点線(2)は、シミュレーションにより求めたD/A変換器20の入出力特性を表している。シミュレーションは、D/A変換器20の回路に基づいて、入力信号であるディジタル信号の各ディジタル値ごとに出力信号であるアナログ電圧を求めることにより行われる。便宜上、実線(1)を理想の入出力特性(1)、点線(2)を実際の入出力特性(2)と呼ぶこととすると、D/A変換器20の実際の入出力特性(2)は、理想の入出力特性(1)からわずかに外れている。
このため信号変換装置1は、当該信号変換装置1に対する入力信号である、DDS15から出力されるディジタル信号のディジタル値と当該信号変換装置1の出力信号である、D/A変換器20から出力されるアナログ電圧とが理想の入出力特性(1)となるように、DDS15から出力されるディジタル信号のディジタル値に補正値を加えている。具体的には、次のようにして補正値が求められる。例えば図3に示すようにDDS15から出力されるディジタル信号のディジタル値をd1とすると、理想の入出力特性(1)におけるディジタル値d1に対応する理想アナログ電圧はV1´となる。一方、実際の入出力特性(2)において理想アナログ電圧V1´を得るためのディジタル値は、d1よりも大きい値であるd1´である。
補正値をΔdとすると、Δdは(d1´−d1)となる。即ち、D/A変換器20からの出力されるアナログ電圧は、補正値Δdを用いない場合には、実際の入出力特性(2)により理想アナログ電圧V1´よりも小さいV1となるが、補正値Δdを用いることにより、理想の入出力特性(1)に対応する理想アナログ電圧V1´となる。即ち、この補正値Δdを、DDS15から出力されるディジタル信号のディジタル値に加算することにより、D/A変換器20から、DDS15から出力されるディジタル値に対応するアナログ電圧の理想値が得られる。図4には、補正値Δdと補正部21に入力されるディジタル信号のディジタル値d1の関係をイメージとして示してある。
ところで、補正値Δdを求めてディジタル値d1に加算するということは、実質、ディジタル値d1に対応する理想アナログ電圧V1´が得られる実際の入出力特性(2)におけるディジタル値d1´を求めるということである。
従って補正部21では、図3における理想の入出力特性(1)を示す直線の傾きをkとすると、先ず演算部22においてd1にkを掛けて理想アナログ電圧V1´を求める。そして演算部23においてV1´を実際の入出力特性(2)に相当する関数をy=f(x)とすると、この関数の逆関数f(x)−1に対してx=V1´の値を代入することにより、図3に示すディジタル値d1´が求まる。
続いて上述の実施の形態の作用について説明する。発振装置の電源を投入し、DDS15に周波数設定信号が入力されると、DDS15から、ディジタル値群からなる正弦波の周波数信号が出力される。ディジタル値dは、補正部21に入力され、既述のようにして補正値Δdが加算されて補正された補正後のディジタル値(d+Δd)がD/A変換器20に出力される。D/A変換器20の入出力特性は(2)であることから、補正後のディジタル値(d+Δd)をアナログ信号に変換すると、DDS15から出力されたディジタル値dに対する理想のアナログ電圧V´(kd)が得られる。
こうしてDDS15から出力されたディジタル値に正確に対応したアナログ電圧がD/A変換器1から出力される。このため歪みのない正弦波の信号が位相比較部12に入力されるので、発振装置の出力において、正弦波の信号の歪みから生じるスプリアスが抑制される。
上述の実施の形態によれば、D/A変換器20の入出力特性について実際の特性と理想の特性との差に応じて、D/A変換器20に入力されるディジタル信号のディジタル値を補正し、当該ディジタル値に応じた理想の(あるいは理想に近い)アナログ電圧を出力するようにしている。そのため信号変換装置1から出力される周波数信号の波形の歪みが抑制され、発振装置の出力信号においてスプリアスを低減できる。
上述の例では、D/A変換器20の実際の入出力特性(2)は、シミュレーションにより求めたD/A変換器20の入出力特性を表しているが、実測により求めた入出力特性であってもよい。
また補正部21による補正処理は、ソフトウエアにより行ってもよいし、あるいはソフトウエアとハードウエハとを組み合わせてもよい。図5に一例を示すと、図5に示す補正部21は、例えばコンピュータから構成される制御部の一部として構成される補正値出力部3と、補正値Δdを求めるための補正値算出プログラム32と、補正値算出プログラム32(詳しくは、補正値算出プログラム32を格納したプログラム格納部を備えているが、便宜上補正値算出プログラム32として記載する)を実行するためのCPU33と、記憶部であるメモリ34と、を備えている。30は、バスである。メモリ34は、DDS15から出力されるディジタル信号のディジタル値に対応した補正値を算出するための演算式が記憶されている。
メモリ34は、DDS15から出力されるディジタル信号のディジタル値に対応した補正値を算出するための演算式が記憶されている。即ち、メモリ34には、理想の入出力特性(1)の直線を表す式と実際の入出力特性(2)の曲線を表す式とこれらの式からΔdを求めるための式とを含む情報に相当する演算式が記憶されている。例えば直線(1)をy=kx、曲線(2)をy=f(x)とすると、Δd=x−f(y)−1で表される式がメモリ34に記憶される。kは定数、f(y)−1はf(x)の逆関数であるf(x)−1についてxとyとを入れ替えた関数である。
また補正値出力部3には、データテーブルを記憶させてもよい。データテーブルの一例については、例えば1ビットごとのディジタル値dと補正値Δdとを対応付けたデータテーブルを記憶させればよく、補正値算出プログラム32により、DDS15から出力されるディジタル値dに対応するΔdをデータテーブル読み出し、加算部4に入力することで同様の効果を得ることができる。
またメモリ34に記憶させる演算式を求めるにあたって実際に信号変換装置を駆動して、入出力されるディジタル値とアナログ値との測定を行い実際の入出力特性のデータを取得し、実際の入出力特性を示すグラフを求めて、演算式を算出するようにしてもよい。
[第2の実施の形態]
第2の実施の形態に係る信号変換器として、アナログ/ディジタル変換器を感知装置に適用した例について説明する。図6は感知装置の全体構成を示す図である。図中5はセンサ部であり、このセンサ部5は水晶振動子51の一方の面を石英などのケース54により密閉すると共に他方の面が露出していて、感知対象物質が存在する溶液52に浸漬されるように構成されている。前記水晶振動子51における溶液に接触する面には、感知対象物質を吸着するための吸着層が形成されている。53は水晶振動子51を発振させる発振回路であり、例えば周波数信号としての正弦波の高周波信号を出力する。
発振回路53から出力された高周波信号はアナログ/ディジタル(A/D)変換器を含む信号変換装置100に入力される。信号変換装置100はA/D変換器101と、補正部102とを備えている。信号変換装置100に入力された高周波信号は、まずA/D変換器101によりディジタル信号に変換され、その後ディジタル信号は、補正部102に入力される。
補正部102は、第1の実施の形態における補正部21と同様にハード構成である演算器103、104を組み合わせて構成される。補正部21におけるディジタル値の補正に関して述べる。図7中の実線(4)は、A/D変換器101の入出力特性(理想の入出力特性)の理想の線形性を表している。図7中の点線(5)は、シミュレーションにより求めたA/D変換器101の入出力特性(実際の入出力特性)を表している。シミュレーションは、A/D変換器101の回路に基づいて、入力信号であるアナログ電圧ごとに出力信号であるディジタル値を求めることにより行われる。
このため信号変換装置1は、当該信号変換装置1に対する入力信号である、発振回路53から出力されるアナログ信号のアナログ電圧と当該信号変換装置1の出力信号である、データ処理部54に入力されるディジタル値とが理想の入出力特性(4)となるように、A/D変換器101から出力されるディジタル信号のディジタル値に補正値を加えている。具体的には、例えば図7に示すようにA/D変換器101に入力されるアナログ電圧V2に対して、実際の入出力特性(5)において出力されるディジタル値はd2となる。一方、理想の入出力特性(4)においてアナログ電圧V2から得られるディジタル値は、d2よりも小さい値であるd2´である。
補正値をΔdとすると、Δdは(d2´−d2)となる。即ち、A/D変換器101からの出力されるアナログ電圧は、補正値Δdを用いない場合には、実際の入出力特性(5)により理想ディジタル値はd2´よりも大きいd2となるが、補正値Δdを用いることにより、理想の入出力特性(6)に対応する理想アナログ電圧d2´となる。即ち、この補正値Δdを、A/D変換器101から出力されるディジタル信号のディジタル値に加算することにより、データ処理部54に、発振回路53から出力されるアナログ電圧に対応するディジタル値の理想値が得られる。
従って補正部21では、図7における直線の傾きをmとすると、先ず演算部102において実際の入出力特性(2)に相当する関数をy=g(x)とするとこの関数の逆関数g(x)−1に対してx=d2の値を代入し、入力されたアナログ電圧V2を求める。次いで演算部103においてV2にmを掛けて図7に示すディジタル値d2´が求まる。従って信号変換装置100に入力されるアナログ信号V2に対して、理想のディジタル値d2´がデータ処理部54に出力される。そのためデータ処理部54に入力される周波数信号の波形の歪みが抑制される。
本発明の実施の形態の効果を検証するため、以下の試験を行った。第2の実施の形態に係るA/D変換器101を備えた、信号変換装置100を用いて、正弦波のアナログ信号を変換したときに出力される補正後のディジタル信号を実施例とした。また入力信号であるアナログ信号と出力信号であるディジタル信号とが理想の直線関係にある場合を参考例とし、正弦波のアナログ信号をA/D変換をした後、補正値を加算しない場合に出力されるディジタル信号を比較例とした。実施例、参考例及び比較例の各々において出力されるディジタル信号をシミュレーションにより求めた。
図8は参考例、実施例及び比較例の各々における信号変換装置100に入力されたアナログ信号であるアナログ電圧と、出力されるディジタル値との関係を示す特性図である。図8中の(6)は、参考例におけるアナログ電圧と、出力されるディジタル値との関係を示す特性図であり、(7)は比較例におけるアナログ電圧と、出力されるディジタル値との関係を示す特性図である。比較例においては、参考例と異なりわずかに歪んだ非線形の式となる特性を示している。
図9は参考例において出力される正弦波のディジタル信号を示し、図10は、図9に示した参考例における正弦波と、実施例及び比較例の各々において出力される正弦波との差分値を示す。
この結果によれば、比較例において出力されるディジタル信号は、参考例との差分値が−1000〜1800の範囲で変動しているのに対し、実施例において出力されるディジタル信号は、参考例との差分値が略0であった。従って本発明のA/D変換回路を用いることで出力されるディジタル信号の波形の歪みを抑制することができると言える。
また参考例、実施例及び比較例の各々において出力されるディジタル信号の示すスペクトラム波形をシミュレーションにより求めた。図11はこの結果を示し、夫々、参考例、実施例及び比較例におけるスペクトラム波形を示す。
この結果によれば、参考例に示すように理想的なA/D変換を行った場合には、図11に示すように、入力信号の周波数から4.3MHz離れた位置に周波数のピークが見られているが、比較例においては、入力信号の周波数から4.3MHz離れた位置の近傍に−86dBcのスプリアスが発生している。これに対して、実施例においては、入力信号の周波数から4.3MHz離れた位置の近傍のスプリアスが抑制されており、スプリアスも小さくなっていることがわかる。従って本発明の信号変換装置によりアナログ信号とディジタル信号を互いに変換したときに、変換による周波数の波形の歪みを抑制し、スプリアスの発生を抑制することができると言える。
1、100 信号変換装置
3 補正値出力部
4 加算部
10 VCXO
15 DDS
20 D/A変換器
21、102 補正部
101 A/D変換器

Claims (3)

  1. 入力されたディジタル信号に対応するアナログ電圧を出力する信号変換装置において、
    前記ディジタル信号のディジタル値に補正値を加算した加算値に相当する補正後のディジタル値を出力する補正部と、
    前記補正部の後段に接続され、前記補正後のディジタル値をアナログ電圧に変換するディジタル/アナログ変換器と、を備え、
    前記補正値は、補正前のディジタル値を前記ディジタル/アナログ変換器に入力したときに理想の入出力特性から得られるアナログ電圧をV´とすると、実測またはシミュレーションにより取得した実際の入出力特性から前記V´が得られるディジタル値と前記補正前のディジタル値との差分に相当する値であることを特徴とする信号変換装置。
  2. DDS回路部と、このDDS回路部から出力されるディジタル信号が入力される請求項1記載の信号変換装置と、この信号変換装置の出力信号を参照信号とするPLLと、を備えたことを特徴とする発振装置。
  3. 入力されたアナログ電圧に対応するディジタル信号を出力する信号変換装置において、
    前記アナログ電圧をディジタル信号に変換するアナログ/ディジタル変換器と、
    前記アナログ/ディジタル変換器の後段に接続され、前記ディジタル信号のディジタル値に補正値を加算した加算値に相当する補正後のディジタル値を出力する補正部と、を備え、
    前記補正値は、アナログ電圧を前記ディジタル/アナログ変換器に入力したときに理想の入出力特性から得られるディジタル値と、実測またはシミュレーションにより取得した実際の入出力特性から得られるディジタル値と、の差分に相当する値であることを特徴とする信号変換装置。
JP2015184253A 2015-09-17 2015-09-17 信号変換装置及び発振装置 Pending JP2017060041A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015184253A JP2017060041A (ja) 2015-09-17 2015-09-17 信号変換装置及び発振装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015184253A JP2017060041A (ja) 2015-09-17 2015-09-17 信号変換装置及び発振装置

Publications (1)

Publication Number Publication Date
JP2017060041A true JP2017060041A (ja) 2017-03-23

Family

ID=58390653

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015184253A Pending JP2017060041A (ja) 2015-09-17 2015-09-17 信号変換装置及び発振装置

Country Status (1)

Country Link
JP (1) JP2017060041A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321623A (ja) * 1996-05-29 1997-12-12 Toshiba Corp D/a変換器
JP2000307666A (ja) * 1999-04-26 2000-11-02 Kenwood Corp 周波数偏位変調回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321623A (ja) * 1996-05-29 1997-12-12 Toshiba Corp D/a変換器
JP2000307666A (ja) * 1999-04-26 2000-11-02 Kenwood Corp 周波数偏位変調回路

Similar Documents

Publication Publication Date Title
US9520890B1 (en) Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration
CN105959003B (zh) 数字分频锁相环
US9300462B2 (en) Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems
US8947139B1 (en) Apparatus for doubling the dynamic range of a time to digital converter
US8963651B2 (en) Frequency temperature offset compensation
CN103219946A (zh) 极坐标发射器、调频路径及方法、参考相位产生器及方法
JP2009177685A (ja) 通信用半導体集積回路
JP2012065106A (ja) 画像信号処理装置、画像読み取り装置、及び画像信号処理方法
KR100646857B1 (ko) 룩업 테이블 구성 및 인덱스 검색 방법
JP6258722B2 (ja) タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法
US8395429B2 (en) Signal generating device and frequency synthesizer
JP6316179B2 (ja) レーダ用信号波源
US20090327383A1 (en) Sinusoidal wave generation circuit
JP2017060041A (ja) 信号変換装置及び発振装置
US11323123B2 (en) Circuit to correct phase interpolator rollover integral non-linearity errors
JP2008017199A (ja) 無線送信機および位相補正方法
JP6404114B2 (ja) 周波数変調回路及び半導体装置
US8653860B2 (en) Frequency synthesizer
KR101276890B1 (ko) 주파수 위상동기장치 및 방법
US8878615B2 (en) Voltage-controlled oscillator device and method of correcting voltage-controlled oscillator
US9083318B2 (en) Digitally controlled oscillator and output frequency control method
JP2005295014A (ja) 圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器
JP6121809B2 (ja) 信号処理装置、励振器、信号処理方法
KR101567361B1 (ko) 노이즈를 억제하는 주파수 합성 장치 및 방법
JP2013207737A (ja) 位相検出回路、半導体装置及び位相検出方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190305

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200512