JP2017060041A - 信号変換装置及び発振装置 - Google Patents
信号変換装置及び発振装置 Download PDFInfo
- Publication number
- JP2017060041A JP2017060041A JP2015184253A JP2015184253A JP2017060041A JP 2017060041 A JP2017060041 A JP 2017060041A JP 2015184253 A JP2015184253 A JP 2015184253A JP 2015184253 A JP2015184253 A JP 2015184253A JP 2017060041 A JP2017060041 A JP 2017060041A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- output
- input
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
ディジタル信号と、補正値と、を加算した加算値を出力する加算部と、
前記加算部から出力された補正後のディジタル信号をアナログ信号に変換するディジタル/アナログ変換器と、を備え、
前記補正値は、ディジタル信号のディジタル値に対して理想の直線関係となるように設定された理想のアナログ値を前記ディジタル/アナログ変換器により出力するためのディジタル値と、ディジタル信号のディジタル値と、の差分値であることを特徴とする。
前記アナログ電圧をディジタル信号に変換するアナログ/ディジタル変換器と、
前記アナログ/ディジタル変換器の後段に接続され、前記ディジタル信号のディジタル値に補正値を加算した加算値に相当する補正後のディジタル値を出力する補正部と、を備え、
前記補正値は、アナログ電圧を前記ディジタル/アナログ変換器に入力したときに理想の入出力特性から得られるディジタル値と、実測またはシミュレーションにより取得した実際の入出力特性から得られるディジタル値と、の差分に相当する値であることを特徴とする。
本発明の第1の実施の形態として、ディジタル/アナログ変換器を含む信号変換装置1を発振装置に適用した例について説明する。この発振装置は、図1に示すようにアナログ信号(アナログ電圧)であるリファレンス信号に発振器の出力周波数を同期させて出力するPLL回路を備えている。PLL回路は、例えば周波数を出力するための発振器である電圧制御水晶発振器(VCXO:Voltage Controlled crystal Oscillator)10と、VCXO10の発振出力を分周する分周回路11と、アナログのリファレンス信号と分周回路11からの周波数信号の位相とを比較して位相の差分値を取り出す位相比較部12と、チャージポンプ13と、ループフィルタ14と、を備えている。
続いて本発明の実施の形態に係る信号変換装置1について説明する。信号変換装置1は、図2に示すようにD/A変換器20と補正部21とを備えている。DDS15から出力されるディジタル信号は、補正部21に入力される。D/A変換器20は、入力されるディジタル信号のディジタル値と出力されるアナログ電圧とが直線の関係にあることが理想であるが、実際には直線関係にはならない。そこで、補正部21は、当該補正部21に入力されるディジタル信号のディジタル値を補正してD/A変換器20に入力し、これにより補正部21に入力されるディジタル値つまりDDS15から出力されるディジタル値と、D/A変換器20から出力されるアナログ電圧と、の入出力関係(入出力特性)を実質的に理想の直線関係となるようにしている。
従って補正部21では、図3における理想の入出力特性(1)を示す直線の傾きをkとすると、先ず演算部22においてd1にkを掛けて理想アナログ電圧V1´を求める。そして演算部23においてV1´を実際の入出力特性(2)に相当する関数をy=f(x)とすると、この関数の逆関数f(x)−1に対してx=V1´の値を代入することにより、図3に示すディジタル値d1´が求まる。
こうしてDDS15から出力されたディジタル値に正確に対応したアナログ電圧がD/A変換器1から出力される。このため歪みのない正弦波の信号が位相比較部12に入力されるので、発振装置の出力において、正弦波の信号の歪みから生じるスプリアスが抑制される。
上述の例では、D/A変換器20の実際の入出力特性(2)は、シミュレーションにより求めたD/A変換器20の入出力特性を表しているが、実測により求めた入出力特性であってもよい。
また補正部21による補正処理は、ソフトウエアにより行ってもよいし、あるいはソフトウエアとハードウエハとを組み合わせてもよい。図5に一例を示すと、図5に示す補正部21は、例えばコンピュータから構成される制御部の一部として構成される補正値出力部3と、補正値Δdを求めるための補正値算出プログラム32と、補正値算出プログラム32(詳しくは、補正値算出プログラム32を格納したプログラム格納部を備えているが、便宜上補正値算出プログラム32として記載する)を実行するためのCPU33と、記憶部であるメモリ34と、を備えている。30は、バスである。メモリ34は、DDS15から出力されるディジタル信号のディジタル値に対応した補正値を算出するための演算式が記憶されている。
またメモリ34に記憶させる演算式を求めるにあたって実際に信号変換装置を駆動して、入出力されるディジタル値とアナログ値との測定を行い実際の入出力特性のデータを取得し、実際の入出力特性を示すグラフを求めて、演算式を算出するようにしてもよい。
第2の実施の形態に係る信号変換器として、アナログ/ディジタル変換器を感知装置に適用した例について説明する。図6は感知装置の全体構成を示す図である。図中5はセンサ部であり、このセンサ部5は水晶振動子51の一方の面を石英などのケース54により密閉すると共に他方の面が露出していて、感知対象物質が存在する溶液52に浸漬されるように構成されている。前記水晶振動子51における溶液に接触する面には、感知対象物質を吸着するための吸着層が形成されている。53は水晶振動子51を発振させる発振回路であり、例えば周波数信号としての正弦波の高周波信号を出力する。
図9は参考例において出力される正弦波のディジタル信号を示し、図10は、図9に示した参考例における正弦波と、実施例及び比較例の各々において出力される正弦波との差分値を示す。
この結果によれば、参考例に示すように理想的なA/D変換を行った場合には、図11に示すように、入力信号の周波数から4.3MHz離れた位置に周波数のピークが見られているが、比較例においては、入力信号の周波数から4.3MHz離れた位置の近傍に−86dBcのスプリアスが発生している。これに対して、実施例においては、入力信号の周波数から4.3MHz離れた位置の近傍のスプリアスが抑制されており、スプリアスも小さくなっていることがわかる。従って本発明の信号変換装置によりアナログ信号とディジタル信号を互いに変換したときに、変換による周波数の波形の歪みを抑制し、スプリアスの発生を抑制することができると言える。
3 補正値出力部
4 加算部
10 VCXO
15 DDS
20 D/A変換器
21、102 補正部
101 A/D変換器
Claims (3)
- 入力されたディジタル信号に対応するアナログ電圧を出力する信号変換装置において、
前記ディジタル信号のディジタル値に補正値を加算した加算値に相当する補正後のディジタル値を出力する補正部と、
前記補正部の後段に接続され、前記補正後のディジタル値をアナログ電圧に変換するディジタル/アナログ変換器と、を備え、
前記補正値は、補正前のディジタル値を前記ディジタル/アナログ変換器に入力したときに理想の入出力特性から得られるアナログ電圧をV´とすると、実測またはシミュレーションにより取得した実際の入出力特性から前記V´が得られるディジタル値と前記補正前のディジタル値との差分に相当する値であることを特徴とする信号変換装置。 - DDS回路部と、このDDS回路部から出力されるディジタル信号が入力される請求項1記載の信号変換装置と、この信号変換装置の出力信号を参照信号とするPLLと、を備えたことを特徴とする発振装置。
- 入力されたアナログ電圧に対応するディジタル信号を出力する信号変換装置において、
前記アナログ電圧をディジタル信号に変換するアナログ/ディジタル変換器と、
前記アナログ/ディジタル変換器の後段に接続され、前記ディジタル信号のディジタル値に補正値を加算した加算値に相当する補正後のディジタル値を出力する補正部と、を備え、
前記補正値は、アナログ電圧を前記ディジタル/アナログ変換器に入力したときに理想の入出力特性から得られるディジタル値と、実測またはシミュレーションにより取得した実際の入出力特性から得られるディジタル値と、の差分に相当する値であることを特徴とする信号変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015184253A JP2017060041A (ja) | 2015-09-17 | 2015-09-17 | 信号変換装置及び発振装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015184253A JP2017060041A (ja) | 2015-09-17 | 2015-09-17 | 信号変換装置及び発振装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017060041A true JP2017060041A (ja) | 2017-03-23 |
Family
ID=58390653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015184253A Pending JP2017060041A (ja) | 2015-09-17 | 2015-09-17 | 信号変換装置及び発振装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017060041A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321623A (ja) * | 1996-05-29 | 1997-12-12 | Toshiba Corp | D/a変換器 |
JP2000307666A (ja) * | 1999-04-26 | 2000-11-02 | Kenwood Corp | 周波数偏位変調回路 |
-
2015
- 2015-09-17 JP JP2015184253A patent/JP2017060041A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09321623A (ja) * | 1996-05-29 | 1997-12-12 | Toshiba Corp | D/a変換器 |
JP2000307666A (ja) * | 1999-04-26 | 2000-11-02 | Kenwood Corp | 周波数偏位変調回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9520890B1 (en) | Dual digital to time converter (DTC) based differential correlated double sampling DTC calibration | |
CN105959003B (zh) | 数字分频锁相环 | |
US9300462B2 (en) | Methods, devices, and algorithms for the linearization of nonlinear time variant systems and the synchronization of a plurality of such systems | |
US8947139B1 (en) | Apparatus for doubling the dynamic range of a time to digital converter | |
US8963651B2 (en) | Frequency temperature offset compensation | |
CN103219946A (zh) | 极坐标发射器、调频路径及方法、参考相位产生器及方法 | |
JP2009177685A (ja) | 通信用半導体集積回路 | |
JP2012065106A (ja) | 画像信号処理装置、画像読み取り装置、及び画像信号処理方法 | |
KR100646857B1 (ko) | 룩업 테이블 구성 및 인덱스 검색 방법 | |
JP6258722B2 (ja) | タイムデジタルコンバータ及びこれに用いられるキャリブレーション方法 | |
US8395429B2 (en) | Signal generating device and frequency synthesizer | |
JP6316179B2 (ja) | レーダ用信号波源 | |
US20090327383A1 (en) | Sinusoidal wave generation circuit | |
JP2017060041A (ja) | 信号変換装置及び発振装置 | |
US11323123B2 (en) | Circuit to correct phase interpolator rollover integral non-linearity errors | |
JP2008017199A (ja) | 無線送信機および位相補正方法 | |
JP6404114B2 (ja) | 周波数変調回路及び半導体装置 | |
US8653860B2 (en) | Frequency synthesizer | |
KR101276890B1 (ko) | 주파수 위상동기장치 및 방법 | |
US8878615B2 (en) | Voltage-controlled oscillator device and method of correcting voltage-controlled oscillator | |
US9083318B2 (en) | Digitally controlled oscillator and output frequency control method | |
JP2005295014A (ja) | 圧電発振器の周波数温度特性の補償方法、温度補償型発振器およびこれを用いた電子機器 | |
JP6121809B2 (ja) | 信号処理装置、励振器、信号処理方法 | |
KR101567361B1 (ko) | 노이즈를 억제하는 주파수 합성 장치 및 방법 | |
JP2013207737A (ja) | 位相検出回路、半導体装置及び位相検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180130 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180612 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20190424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190625 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191029 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191227 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200512 |