JP2009194059A5 - - Google Patents

Download PDF

Info

Publication number
JP2009194059A5
JP2009194059A5 JP2008031543A JP2008031543A JP2009194059A5 JP 2009194059 A5 JP2009194059 A5 JP 2009194059A5 JP 2008031543 A JP2008031543 A JP 2008031543A JP 2008031543 A JP2008031543 A JP 2008031543A JP 2009194059 A5 JP2009194059 A5 JP 2009194059A5
Authority
JP
Japan
Prior art keywords
lead
wire
suspension
plan
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008031543A
Other languages
English (en)
Other versions
JP5001872B2 (ja
JP2009194059A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2008031543A priority Critical patent/JP5001872B2/ja
Priority claimed from JP2008031543A external-priority patent/JP5001872B2/ja
Priority to US12/266,882 priority patent/US7812429B2/en
Publication of JP2009194059A publication Critical patent/JP2009194059A/ja
Priority to US12/883,468 priority patent/US7964941B2/en
Publication of JP2009194059A5 publication Critical patent/JP2009194059A5/ja
Priority to US13/115,639 priority patent/US8148200B2/en
Application granted granted Critical
Publication of JP5001872B2 publication Critical patent/JP5001872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (4)

  1. ップ搭載部と、
    前記チップ搭載部を支持する複数の吊りリードと、
    第1辺を備えた表面、および前記表面に形成され、かつ、平面視において前記第1辺に沿って配置された複数の電極パッドを有し、前記チップ搭載部上に搭載された半導体チップと、
    平面視において前記半導体チップの前記第1辺に沿って配置され、かつ、平面視において前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードと、
    前記複数の電極パッドと前記複数のリードそれぞれ電気的に接続する複数のワイヤと、
    前記半導体チップおよび前記複数のワイヤを封止する封止体と、
    を含み、
    前記複数のリードのうちの互いに隣り合うリード間のピッチは、前記複数の電極パッドのうちの互いに隣り合う電極パッド間のピッチよりも大きく、
    前記複数の吊りリードは、第1吊りリードと、前記第1吊りリードの隣に配置された第2吊りリードとを有し、
    前記複数のリードは、前記第1吊りリードと前記第2吊りリードとの間に配置された第1リードと、前記第1リードと前記第1吊りリードとの間に配置された第2リードと、前記第2リードと前記第1吊りリードとの間に配置された第3リードと、前記第1リードと前記第2吊りリードとの間に配置された第4リードと、前記第4リードと前記第2吊りリードとの間に配置された第5リードとを有し、
    前記第2及び第4リードのそれぞれの先端部は、平面視において、前記第1リードの先端部よりも前記半導体チップから遠くに位置し、
    前記第3及び第5リードのそれぞれの先端部は、平面視において、前記第2及び第4リードのそれぞれの先端部よりも前記半導体チップから遠くに位置し、
    前記複数のワイヤは、前記第1リードと電気的に接続される第1ワイヤと、前記第2リードと電気的に接続される第2ワイヤと、前記第3リードと電気的に接続される第3ワイヤと、前記第4リードと電気的に接続される第4ワイヤと、前記第5リードと電気的に接続される第5ワイヤとを有し、
    前記半導体チップの第1辺と前記第2ワイヤとの平面視において成す広角度は、前記半
    導体チップの前記第1辺と前記第1ワイヤとの平面視において成す広角度よりも大きく、
    前記半導体チップの第1辺と前記第3ワイヤとの平面視において成す広角度は、前記半
    導体チップの前記第1辺と前記第2ワイヤとの平面視において成す広角度よりも大きく、
    前記半導体チップの第1辺と前記第4ワイヤとの平面視において成す広角度は、前記半
    導体チップの前記第1辺と前記第1ワイヤとの平面視において成す広角度よりも大きく、
    前記半導体チップの第1辺と前記第5ワイヤとの平面視において成す広角度は、前記半導体チップの前記第1辺と前記第4ワイヤとの平面視において成す広角度よりも大きいことを特徴とする半導体装置。
  2. 請求項1記載の半導体装置において、
    前記複数のリードのそれぞれは、第1部分と、平面視において前記第1部分よりも前記半導体チップから遠くに位置する第2部分とを有し、
    前記複数のリードのそれぞれの前記第1部分の前記先端部は、平面視において、前記半導体チップと対向し、
    前記複数のワイヤのそれぞれは、前記複数のリードのそれぞれの前記第1部分と電気的に接続されていることを特徴とする半導体装置。
  3. 請求項記載の半導体装置において、
    前記チップ搭載部の平面視における外形寸法は、前記半導体チップの平面視における外形寸法よりも小さいことを特徴とする半導体装置。
  4. 請求項記載の半導体装置において、
    前記複数の吊りリードは、第1吊り部と、第2吊り部とを有し、
    前記第1吊り部の平面視における幅は、前記第2吊り部の平面視における幅よりも大きく、
    前記複数のワイヤは、前記第1ワイヤと、前記第2ワイヤと、前記第3ワイヤと、前記第4ワイヤと、前記第5ワイヤと、第6ワイヤと、第7ワイヤとを有し、
    前記第6ワイヤは、前記第1吊りリードの前記第1吊り部と電気的に接続されており、
    前記第7ワイヤは、前記第2吊りリードの前記第1吊り部と電気的に接続されていることを特徴とする半導体装置。
JP2008031543A 2008-02-13 2008-02-13 半導体装置 Expired - Fee Related JP5001872B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008031543A JP5001872B2 (ja) 2008-02-13 2008-02-13 半導体装置
US12/266,882 US7812429B2 (en) 2008-02-13 2008-11-07 Semiconductor device and manufacturing method of the same
US12/883,468 US7964941B2 (en) 2008-02-13 2010-09-16 Semiconductor device and manufacturing method of the same
US13/115,639 US8148200B2 (en) 2008-02-13 2011-05-25 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008031543A JP5001872B2 (ja) 2008-02-13 2008-02-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2009194059A JP2009194059A (ja) 2009-08-27
JP2009194059A5 true JP2009194059A5 (ja) 2011-02-10
JP5001872B2 JP5001872B2 (ja) 2012-08-15

Family

ID=40938194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008031543A Expired - Fee Related JP5001872B2 (ja) 2008-02-13 2008-02-13 半導体装置

Country Status (2)

Country Link
US (3) US7812429B2 (ja)
JP (1) JP5001872B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754513B1 (en) 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
JP5588147B2 (ja) * 2009-10-26 2014-09-10 キヤノン株式会社 半導体装置及び半導体装置を搭載したプリント基板
CN102487025B (zh) * 2010-12-08 2016-07-06 飞思卡尔半导体公司 用于长结合导线的支撑体
CN102891090A (zh) * 2011-07-18 2013-01-23 飞思卡尔半导体公司 半导体器件及其封装方法
US10271448B2 (en) * 2012-08-06 2019-04-23 Investar Corporation Thin leadframe QFN package design of RF front-ends for mobile wireless communication
JP2015070161A (ja) * 2013-09-30 2015-04-13 ローム株式会社 リードフレーム、半導体装置および半導体装置の製造方法
US20150262919A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
FR3064817B1 (fr) * 2017-04-04 2021-07-23 United Monolithic Semiconductors Sas Boitier plastique non coplanaire d'encapsulation d'un composant electronique hyperfrequence de puissance
JP6796666B2 (ja) * 2019-02-06 2020-12-09 ローム株式会社 半導体装置
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
JP7516980B2 (ja) 2020-08-24 2024-07-17 住友電気工業株式会社 半導体装置
WO2023189650A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置
CN116525594B (zh) * 2023-07-03 2023-10-13 成都爱旗科技有限公司 一种封装结构、方法及电子设备

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312866A (ja) 1988-06-10 1989-12-18 Nec Kyushu Ltd 半導体装置用リードフレーム
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH05304241A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7977774B2 (en) * 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package

Similar Documents

Publication Publication Date Title
JP2009194059A5 (ja)
JP2008227531A5 (ja)
JP2009044114A5 (ja)
JP2006100636A5 (ja)
JP2012028429A5 (ja) 半導体装置
JP2012069984A5 (ja)
JP2007149977A5 (ja)
JP2007311749A5 (ja)
JP2010109206A5 (ja)
JP2014220439A5 (ja)
JP2018514679A5 (ja)
JP2004063767A5 (ja)
JP2003338519A5 (ja)
JP2008507134A5 (ja)
JP2010245417A5 (ja) 半導体装置
JP2013016624A5 (ja) 半導体装置
JP2007235009A5 (ja)
JP2010062530A5 (ja)
WO2006119485A3 (en) Wirebonded device packages for semiconductor devices having elongated electrodes
JP2008091927A5 (ja)
JP2009110983A5 (ja)
JP2005276890A5 (ja)
JP2015029022A5 (ja)
JP2008066693A5 (ja)
JP2010287737A5 (ja)