JP5588147B2 - 半導体装置及び半導体装置を搭載したプリント基板 - Google Patents

Description

本発明は、半導体装置の輻射ノイズを低減させる技術に関する。

半導体プロセス技術の微細化によって、半導体チップ内に搭載される回路規模が飛躍的に増大している。これにより、多くの機能部分を１つのチップに搭載することが可能になっている。これを実現するには、半導体パッケージの外部リード端子の多ピン化、端子間ピッチのさらなる狭小化、および、半導体パッケージ内部に構成されるインナーリードの幅も狭小化が必要となる。特許文献１では、ＬＳＩチップの四隅に最も近い接続端子を電源系回路の接続端子とし、これに接続する導体リードの長さがその実装パッケージが備える複数の導体リードのうち最短となるようにすることが提案されている。

特開平５−０５５３０５号公報

特許文献１では、四隅に近い接続端子への導体リードの長さを四隅から遠い（すなわちパッケージの辺の中央部の）接続端子の長さよりも短くする必要がある。よって、インナーリードの先端部の配列方向がアウターリードの配列方向に対して３０度から４５度の角度をなすようにしなければならない。しかし、半導体チップの面積に比較して半導体のパッケージサイズが大きい場合（例えば、１辺が３０ｍｍ程度のＱＦＰパッケージ２５６ピンであって、半導体チップの一辺が７ｍｍ程度の場合等）、インナーリードの長さの低減効果は小さくなってしまう。また、個々のインナーリードの幅やインナーリード間の間隔は極めて微細なものとなっているため、近接したインナーリード間に形成される寄生容量成分による高周波のカップリングや相互インダクタンスによるノイズ干渉が生じうる。

そこで、本発明は、例えば、隣接したインナーリード間における容量性カップリングや相互インダクタンスによって、ある信号の高周波成分がノイズとして他のインナーリードに伝播することおよびこのノイズからの輻射を抑制することを目的とする。

本発明は、例えば、半導体装置であって、
第１の動作周波数の信号を入力または出力する外部接続端子を備える第１回路と、前記第１の動作周波数よりも低速の第２の動作周波数の信号を入力または出力する外部接続端子を備える第２回路とを備えた半導体チップと、
前記第１回路と接続された複数のリードフレームによる第１リードフレーム群であって、該複数のリードフレームの端子が前記半導体装置の第１の辺に設けられた、第１リードフレーム群と、
前記第２回路と接続された複数のリードフレームによる第２リードフレーム群であって、該複数のリードフレームの端子が少なくとも前記半導体装置の前記第１の辺の隣にある第２の辺に設けられた、第２リードフレーム群と、
前記第１の辺と前記第２の辺とが成すコーナー部から前記半導体装置の内部に向かって配置され、前記第１リードフレーム群の一方の端部に位置するリードフレームと、前記第２リードフレーム群の一方の端部に位置するリードフレームとの間に設けられ、前記半導体チップを支持するダイパッドを吊るための吊りリードと、を備え、
前記第１の辺に設けられた前記第１リードフレーム群の端子群のうち、前記コーナー部よりに配置された少なくとも１つの端子を前記第１の動作周波数の信号を入力または出力するための端子としたことを特徴とする。

本発明によれば、高い動作周波数の回路ブロックからのリードフレームと、低い動作周波数の回路ブロックからのリードフレームとを基本的に異なる辺に配置し、かつ、異なる辺が成すコーナーに吊りリードを設ける。これにより、高周波ノイズのカップリングを抑制できるようになる。

半導体装置のリードフレームを簡易的に示す図である。 半導体装置の内部構成を簡易的に示す図である。 吊りリードがタイバーカットされた状態を示す半導体パッケージの斜視図である。 実施例１における半導体装置および接続される回路を簡易的に示す図である。 実施例２における半導体装置および接続される回路を簡易的に示す図である。 実施例３における半導体装置および接続される回路を簡易的に示す図である。 実施例４における半導体装置および接続される回路を簡易的に示す図である。

以下添付図面を参照して本発明の好適ないくつかの実施例について、さらに具体的かつ詳細に説明する。以下にいくつかの実施例で説明する半導体装置は、例えば、数万ゲート〜数十万ゲートの集積回路を内蔵したＡＳＩＣ等である。まず、半導体装置のリードフレームについての簡単な説明と、リードフレーム部における高周波カップリングについて説明する。

［実施例１］
＜リードフレームの説明＞
図１は本発明の代表的な実施例である半導体装置のリードフレーム構成を簡易的に示した図である。説明の便宜上、半導体装置としてピン数の比較的少ない６４ピンのＱＦＰ型パッケージの例が示されている。この半導体装置の各辺には１６ピンずつのリード端子が備えられている。

リードフレームは、金属などの導体により形成されている。このリードフレームは、ダイパッド１、吊りリード２ａ〜２ｄ、インナーリード５、アウターリード６、タイバー４により構成されている。ダイパッド１は半導体チップを支持するための支持部材である。吊りリード２ａ〜２ｄはダイパッド１を吊っている。インナーリード５とアウターリード６とはそれぞれ半導体チップと外部とを接続するためのリードである。吊りリード２ａ〜２ｄはある辺と他の辺とが成すコーナー部から半導体装置の内部に向かって配置されたリードである。なお、タイバー４または樹脂モールドよりも内側がインナーリード５であり、外側がアウターリード６である。インナーリード５およびアウターリード６の数量は、パッケージのピン数に相応する数量と一致する。本実施例では、１辺あたり１６本、合計６４本となる。インナーリード５とアウターリード６は、タイバー４で連結されている。ダイパッド１は、吊りリード２ａ〜２ｄを介してタイバー４と連結されている。

次に、パッケージング後の様子を図２に示す。半導体装置を製造する際には、ダイパッド１上に半導体チップ７が搭載され、半導体チップ７上の電極パッドとインナーリード５の先端部がボンディングワイヤ３で接続される。その後、半導体チップ７、ボンディングワイヤ３およびインナーリード５の部分が樹脂モールドで封止される。樹脂モールドで封止された後に、タイバー４のリード間部分を切断するタイバーカットが施され、隣り合ったアウターリード同士が切り離される。

ダイパッド１を支持していた吊りリード２ａ〜２ｄも、タイバーカットにより、タイバー４及びアウターリード６と切り離されることとなる。タイバー４は、インナーリード５及びアウターリード６が互いに接触せずに一定間隔を維持するよう設けられている。また、樹脂封止の製造工程において、充填される樹脂がアウターリード６に漏れ出さないようにするためにも設けられている。この吊りリード２ａが樹脂封止後にタイバーカットされた様子を示す斜視図を図３に示す。アウターリード６は、プリント基板と接続させるための外部リード端子として機能するように整形される。例えば、アウターリード６は、所定のリード長となるように切断され、曲げ加工も施される。外部リード端子は、アウターリード、端子、外部接続端子、または、ピンと呼ばれることもある。

＜リードフレーム部での高周波カップリング＞
次に、半導体装置のリードフレーム部で生じる高周波のカップリングについて、図４を用いて簡単に説明する。図４は、図３で説明した半導体装置と、半導体装置のアウターリード（外部リード端子）と接続されるプリント基板上の電気回路やコネクタ等とを簡易的に示したものである。説明の便宜上、半導体装置に接続されるいくつかの電気回路のみを簡易的に示し、その他の回路については省略している。

図４に示した半導体チップ７では、内部モジュール及びＩ／Ｏセルが３つのブロックに分離している。これらのブロックを、回路ブロックＨ、回路ブロックＦ、回路ブロックＧと呼ぶことにする。回路ブロックＨは、リードフレームｈ１〜ｈ３０にボンディングワイヤで接続されている。回路ブロックＦは、リードフレームｆ１〜ｆ２２にボンディングワイヤで接続されている。リードフレームｈ１〜ｈ３０およびリードフレームｆ１〜ｆ２２は、第２の回路ブロックと接続された複数のリードフレームによる第２リードフレーム群の一例である。リードフレームｈ３〜ｈ１８の端子（アウターリード）は半導体装置の図中の上側の辺に設けられている。リードフレームｈ１９〜ｈ３０、ｆ１〜ｆ４の端子は半導体装置の左側の辺に設けられている。リードフレームｆ５〜ｆ２０の端子は半導体装置の下側の辺に設けられている。なお、リードフレームｈ１、ｈ２、ｆ２１、ｆ２２は右側の辺に設けられている。図４において、リードフレームｈ３、ｆ２０などは、第２リードフレーム群の一方の端部に位置するリードフレームに相当する。また、リードフレームｈ１、ｈ２、ｆ２１、ｆ２２は、第１リードフレーム群と同一の第１の辺に設けられた、第２リードフレーム群を成す一部のリードフレームに相当する。とりわけ本発明では、第１の辺に設けられた第１リードフレーム群の端子群のうち、コーナー部側の端子を高速の周波数の信号を入力または出力するための端子とすることに特徴がある。

回路ブロックＧは、リードフレームｇ１〜ｇ１２にボンディングワイヤで接続されている。リードフレームｇ１〜ｇ１２は、第１の回路ブロックと接続された複数のリードフレームによる第１リードフレーム群の一例である。リードフレームｇ１〜ｇ１２は、半導体装置の右側の辺に設けられている。図４において、リードフレームｇ１、ｇ２０などは、第１リードフレーム群の一方の端部に位置するリードフレームに相当する。この例では、右側の辺が第１の辺に相当し、残りは第２の辺に相当する。回路ブロックＧは、高速の動作周波数で動作する回路である。例えば、回路ブロックＧは、２０ＭＨｚ程度以上で動作する発振回路１２や、外部リード端子を介して数ＭＨｚ程度以上のクロックをプリント基板上のＩＣ１４に出力するための出力ポートを有している。回路ブロックＨ及び回路ブロックＦは、低速の動作周波数で動作する回路であり、数ＭＨｚ以上で動作するような高速の入出力信号は有していない。回路ブロックＧは、第１の動作周波数の信号を入力または出力する外部接続端子を備える第１回路の一例である。また、回路ブロックＨ及び回路ブロックＦは、第１の動作周波数よりも低速の第２の動作周波数の信号を入力または出力する外部接続端子を備える第２回路の一例である。回路ブロックＨのリードフレームｈ６にはＩＣ１５が接続されており、リードフレームｈ３はノンコネクション（Ｎ．Ｃ．）となっている。回路ブロックＦのリードフレームｆ１３にはダンピング抵抗Ｒ２が接続され、リードフレームｆ１５には回路１６が接続され、リードフレームｆ１７はＮ．Ｃ．であり、リードフレームｆ１９にはプルダウン抵抗Ｒ１が接続されている。

これらの回路ブロックのそれぞれは、半導体チップ７において、電力供給ライン（電源ライン）とＧＮＤ（接地）ラインとが互いに分離された状態で構成されている。すなわち、電源ラインとＧＮＤラインとを介した半導体チップ７の内部でのノイズのまわり込み現象は抑制されている。つまり、回路ブロックＨおよび回路ブロックＦは、高速に動作する回路ブロックＧと半導体チップ７の内部で分離されているため、回路ブロックＧからのノイズ成分が半導体チップ７の内部でカップリングされないように工夫されている。しかし、回路ブロックＨに接続されるリードフレームｈ１及びｈ２は、回路ブロックＧのリードフレームｇ１１やｇ１２と隣接しており、回路ブロックＦに接続されるリードフレームｆ２１及びｆ２２は、回路ブロックＧのリードフレームｇ１やｇ２と隣接している。よって、リードフレームｈ１、ｈ２、ｆ２１及びｆ２２には、回路ブロックＧに関する信号の高周波成分がノイズとしてカップリングしてしまうおそれがある。もし、ノイズフィルタ２０、２１、２２、２３を設けなければ、リードフレームｈ１、ｈ２、ｆ２１及びｆ２２にカップリングしたノイズは、プリント基板上に実装されるコネクタ１０および１１へと伝播する。さらには、これらのノイズが、コネクタ１０及び１１に接続されるケーブルにも伝播してしまう。ケーブルに伝播したノイズは、不要輻射を増大させるノイズと化してしまう。そこで、不要輻射ノイズを抑制するために、ノイズフィルタ２０〜２３をプリント基板上に追加すればよい。

その一方で、回路ブロックＧに対して、リードフレームｈ２の次に近接配置されるリードフレームｈ３、ｈ４に関しては、リードフレームｈ２の隣のピンであるにも関わらず、回路ブロックＧからカップリングするノイズレベルが著しく低いことが明らかとなった。これは、リードフレーム部で発生するノイズのカップリングは、インナーリードの配置構成に大きく依存されているということを示している。インナーリードの長さは、半導体パッケージのピンのうち半導体パッケージのコーナーに近いピンほど長く形成される。そのため、隣接したインナーリード間での容量性カップリングおよび相互インダクタンス干渉の影響は、２つ辺が成すコーナーに近いほど大きくなっている。

なお、互いにアウターリードが隣接するピンであっても、辺と辺のコーナーをまたいで隣接しているピンには、吊りリードがそれらのインナーリード間に設けられている。例えば、リードフレームｈ２とリードフレームｈ３の間には吊りリード２ｃが設けられている。よって、リードフレームｈ２とリードフレームｈ３については、それらのインナーリード間の間隔は比較的大きなものとなっている。よって、その容量性カップリングおよび相互インダクタンス干渉がノイズの発生源となる可能性は小さくなっている。例えば、図４において、吊りリード２ｃの両側に隣接して配置されるリードフレームｈ２とｈ３とがこの状態に相当する。

以上述べたように、回路ブロックＧに接続されるリードフレームのピンアサインと、このリードフレームに近接配置されるリードフレームの信号アサインを工夫することで、ノイズの容量性カップリングおよび相互インダクタンス干渉の影響を低減できる。すなわち、半導体パッケージの２つの辺が成す角部から半導体チップに向かって吊りリードなどの導体を設け、この導体を境として各辺に異なる回路ブロックへ接続されるリードフレームを配置する。低速の回路ブロック用の複数のリードフレームの端子の一部が、高速の回路ブロック用のリードフレームの端子と同一の辺において隣接ないしは近接して配置されるときは、この一部のリードフレームの端子にノイズフィルタを設けることで、ノイズを低減することが可能となる。

［実施例２］
図５は、実施例２に係る半導体装置と、半導体装置の外部リード端子が配線接続されるプリント基板上の電気回路とコネクタ等とを簡易的に示したものである。説明の便宜上、半導体装置に接続されるいくつかの電気回路のみを簡易的に示し、その他の回路については省略している。なお、すでに説明済みの構成要素については同一の参照を付与することで説明を簡潔にする。図５に示した実施例２の半導体装置は、図４に示した実施例１の半導体装置に対して、信号のピンアサインが変更されたものとなっている。

図５に示す半導体装置が搭載されるプリント配線基板は、半導体装置と、発振回路１２と、ＣＰＵ等のＩＣ１４と、例えばオペアンプ等であるＩＣ１５及び回路１６と、コネクタ１０及びコネクタ１１と、プルダウン抵抗Ｒ１と、ダンピング抵抗Ｒ２とを備えている。回路ブロックＨについてのリードフレーム群はリードフレームｈ１〜ｈ３０である。端部に位置するリードフレームｈ１は、第２リードフレーム群の一方の端部に位置するリードフレームであって、半導体装置の４つある辺のうち図５の上側の辺の右端に配置されている。つまり、端部のリードフレームｈ１は、半導体装置の４つある辺のうち図５の上側の辺と右側の辺とが成すコーナー付近であって、吊りリード２ｃと隣接して配置されている。なお、回路ブロックＨについてのリードフレーム群は、一部が上側の辺に配置され、残りが左側の辺に配置されている。左側の辺の下側端部から回路ブロックＦについてのリードフレームｆ１、ｆ２が配置されている。回路ブロックＦについてのリードフレームｆ３〜ｆ２２は下側の辺に配置されており、残りのリードフレームｆ１３、ｆ１５、ｆ１７及びｆ１９は右側の辺に配置されている。右側の辺には、回路ブロックＧのリードフレームｇ１〜ｇ１２も配置されている。リードフレームｇ１２は、第１リードフレーム群の一方の端部に位置するリードフレームに相当する。また、リードフレームｆ１３、ｆ１５、ｆ１７及びｆ１９は、第２リードフレーム群のうち、第１のリードフレーム群と同一の辺に設けられた一部のリードフレームの端子に相当する。

リードフレームｇ８の外部リード端子には、ＩＣ１４が接続されており、高速クロックをＩＣ１４へ接続する。なお、高速クロックは一例にすぎない。リードフレームｇ８の外部リード端子には、例えば、１０ＭＨｚ程度以上の高速な周期で動作する信号線がピンアサインされているものとする。２０ＭＨｚ程度以上で発振する発振回路１２は、リードフレームｇ９、ｇ１０の外部リード端子に接続されている。＜リードフレーム部での高周波カップリング＞でも説明したように、回路ブロックＧに接続されているリードフレームｇ１〜ｇ１２には、高周波成分を有した信号がピンアサインされることとなる。リードフレームｇ１〜ｇ１２に入出力される信号がプリント基板内でクローズされるのであれば、リードフレームｇ１〜ｇ１２に関する不要輻射の問題は基本的に生じない。輻射ノイズに大きく影響を与える主要な信号ラインは、プリント基板からケーブルに接続される信号である。

実施例２では、ケーブルを接続されるコネクタ１０及び１１に接続されることになるリードフレームｈ１、ｈ２、ｆ２１、ｆ２２を、リードフレームｇ１〜ｇ１２とは異なる辺にピンアサインすることに１つの特徴がある。つまり、コネクタ１０及び１１に接続されるリードフレームｈ１、ｈ２、ｆ２１、ｆ２２と、高周波成分を有するリードフレームｇ１〜ｇ１２との間に吊りリード２ｃ、２ｂとを介在させる。このように、リードフレームｈ１、ｈ２、ｆ２１、ｆ２２と、リードフレームｇ１〜ｇ１２とが、辺と辺のコーナー部をまたいで配置されるため、これらのインナーリード間の間隔は比較的大きなものとなる。よって、その容量性カップリングおよび相互インダクタンス干渉の影響を小さくすることができる。すなわち、リードフレームｇ１〜ｇ１２からの高周波ノイズがその周囲のリードフレームへと伝播し、さらには、ケーブルへと伝播して輻射される現象を抑制可能となる。

その一方で、リードフレームｆ１３、ｆ１５、ｆ１７及びｆ１９は、高周波成分を有するリードフレームｇ１〜ｇ１２と同一の辺に配置されているため、寄生容量及び相互インダクタンスによりノイズが伝播しやすい。そこで、リードフレームｆ１３、ｆ１５、ｆ１７及びｆ１９に対しては、以下に示すような比較的低速の信号線等をピンアサインすることで、信号線出力部のインピーダンスを容易に高く設定することが可能となり、不要輻射を軽減する。

リードフレームｆ１３は、例えば、１００ＫＨｚ程度以下の低速の信号が接続される。望ましくは、数ｍｓ以上での動作スピードでも問題のない単なる状態遷移用途の論理信号等がアサインされる。動作スピードをあまり要求されない低速な信号であれば、ダンピング抵抗Ｒ２の値を例えば１ｋΩ程度とすることにより、リードフレームｆ１３にカップリングされたノイズ成分を容易に減衰させることが可能となる。ダンピング抵抗Ｒ２の値を大きくすると、応答スピードが低下して波形がなまるものの、元々低速な信号であるため、問題となりにくい。リードフレームｆ１５は、プリント基板内に配置された回路１６に接続されている。回路１６は、例えば、数ｋΩ以上の入力インピーダンスとなる回路を想定している。従って、リードフレームｆ１５にカップリングされた高周波ノイズは、回路１６で減衰され、プリント基板の他の部分にはほとんど伝播しない。リードフレームｆ１７は、テストピン等のノンコネクト信号がアサインされている。つまり、リードフレームｆ１７の外部リード端子がオープン接続となっているため、リードフレーム部でカップリングされた高周波ノイズはプリント基板にはほとんど伝播しない。リードフレームｆ１９は、例えば、１０ｋΩ程度のプルダウン抵抗Ｒ１が接続されている。リードフレームｆ１９にカップリングされた高周波ノイズは、プルダウン抵抗Ｒ１により大きく減衰される。つまり、プリント基板のＧＮＤパターンに伝播することはほとんどない。従って、高周波ノイズがプリント基板へ伝播することもほとんどない。なお、実験により、プルダウン抵抗Ｒ１、ダンピング抵抗Ｒ２、ＩＣ１５、回路１６の抵抗値は、４７０Ω以上とすれば、高周波ノイズの低減効果があることがわかった。また、これらの回路や素子に流れる信号の周波数は１００ｋＨｚ以下であれば、ダンピング抵抗の値を大きくして高周波ノイズを減衰させても、生じる波形なまりが問題となりにくいことも実験によりわかった。

以上述べたように、本実施例に従えば、高周波成分を有する信号がピンアサインされているリードフレーム（高周波リードフレーム）を半導体装置のコーナー部またはその近辺から配置する。また、高周波リードフレームと、低周波成分の信号をピンアサインされたリードフレーム（低周波リードフレーム）との間に吊りリードを配置することで、高周波ノイズのカップリングを抑制することが可能となる。さらに、高周波リードフレームのアウターリードと同じ辺に配置される低周波リードフレームのアウターリードを入力インピーダンスの高い回路や素子に接続してもよい。当該アウターリードは開放（ノンコネクト信号扱い）とすれば、インピーダンスは無限大となり、同様のノイズ抑制効果を期待できよう。このように、高周波リードフレームからの高周波ノイズは、４７０Ω以上のインピーダンス成分によって減衰するため、高周波ノイズがプリント基板へと伝播することを抑制可能となる。さらに、半導体装置で発生した高周波ノイズが半導体装置を搭載するプリント基板上のパターンを介して、プリント基板全体へと伝播し、接続されるケーブル等から不要輻射することを抑制することが可能となる。実施例１では、最終的にケーブルと接続されるリードフレームについてはその間にノイズフィルタを挿入していたが、実施例２では、最終的にケーブルと接続されるリードフレームを高周波リードフレームが配置された辺とは異なる辺に配置している。よって、輻射ノイズ対策用のフィルタ部品を削減することが可能となる。

［実施例３］
実施例３における半導体装置は、例えば、１０ＭＨｚ程度以上の周期で高速動作する信号群を半導体装置の辺の中央部付近にピンアサインすることに特徴がある。図６は、半導体装置と、半導体装置の外部リード端子が配線接続されるプリント基板上の電気回路とコネクタ等とを簡易的に示したものである。説明の便宜上、半導体装置に接続されるいくつかの電気回路のみを簡易的に示し、その他の回路については省略している。図６に示した回路ブロックＨ、Ｆ、Ｇ、リードフレームｈ１〜ｈ３４、ｆ１〜ｆ２７、ｇ８〜ｇ１０は、ピン数が異なる以外は図４に示したものと同様であるため、説明を省略する。すでに説明した構成要素には同一の参照符号を付与することで説明を簡潔にする。

図６と図５とを比較してみると、回路ブロックＧに接続されるリードフレームの本数が少なくなっている。図５と同様に、リードフレームｇ８の外部リード端子はＩＣ１４に接続され、リードフレーム９、１０は発振回路１２に接続されている。従って、回路ブロックＧに接続されるリードフレームｇ８〜ｇ１０は、第１のリードフレーム群であり、高周波成分を有した信号をピンアサインされていることとなる。なお、リードフレームｈ３、ｈ６、ｈ３１〜ｈ３４、ｆ１３、ｆ１５、ｆ１７、ｆ１９、ｆ２５〜ｆ２７は、第２リードフレーム群のうち、第１のリードフレーム群と同一の辺に設けられた一部のリードフレームの端子に相当する。

半導体装置の辺の中央部に配置されるインナーリードの長さは、その辺のインナーリードのなかで最も短い。つまり、中央部に配置されるインナーリードのインダクタンスの値は、辺のコーナー部に配置されるインナーリードのインダクタンスよりも小さくなっている。つまり、同じスピードで瞬時電流が流れた場合には、辺の中央部のインナーリードの方が発生する電圧降下が小さくなるので、ノイズレベルも小さくなる。実施例３のように、高速な周期で動作する信号線が少ない場合には、高速な周期で動作する信号線を辺の中央部にピンアサインすることにより、発生する電圧降下を小さくすることが可能となる。ただし、この高速な周期で動作する信号線と近接する他のインナーリードは、寄生容量及び相互インダクタンスによるノイズのカップリングを受けやすい。

そこで、実施例３に示すリードフレームへのピンアサインでは、リードフレームｇ８〜ｇ１０のアウターリードと同じ辺に位置するリードフレームに関しては、実施例２で説明したリードフレームｆ１３、ｆ１５、ｆ１７、ｆ１９と同様のピンアサインとする。すなわち、インピーダンスを容易に高く設定できる回路に接続されている信号線をピンアサインすることで、プリント基板へ高周波ノイズが伝播することを抑制可能となる。具体的な回路の説明は、実施例２と同様なので省略する。

本実施例によれば、高周波成分を有する信号を半導体装置の辺の中央部付近に配置されたリードフレームにピンアサインすることにより、辺の端部のリードフレームにピンアサインする場合よりも、発生するノイズレベルを低めに抑制できる。また、高周波アウターリードと同じ辺に配置される低周波アウターリードを、入力インピーダンスの高い回路やインピーダンスを容易に高く設定できる素子に接続するか、ノンコクネクトとする。また、実施例２と同様に、当該低周波アウターリードは、１００ｋＨｚ以下の周波数の信号が出力される端子であってもよい。これにより、高周波ノイズが低周波アウターリードを介してプリント基板へと伝播することを抑制可能となる。その結果、半導体装置で発生した高周波ノイズが半導体装置を搭載するプリント基板上のパターンを介して、プリント基板全体へと伝播し、さらにはケーブル等から不要輻射することを抑制できる。また、輻射ノイズ対策用のフィルタ部品を削減することも可能となる。

［実施例４］
実施例４の半導体装置は、ＡＳＩＣの内部コア用の電源端子とＧＮＤ端子に隣接する端子について、入力インピーダンスの高い回路やインピーダンスを容易に高く設定できる素子に接続されている信号線をピンアサインすることに特徴がある。図７は、半導体装置と、半導体装置の外部リード端子が配線接続されるプリント基板上の電気回路とコネクタ等とを簡易的に示したものである。説明の便宜上、半導体装置に接続されるいくつかの電気回路のみを簡易的に示し、その他の回路については省略している。既に説明した箇所については同じ参照番号を付与することで説明を簡潔にする。

まず、ＡＳＩＣの内部コア用電源端子およびＧＮＤ端子に発生する瞬時電流が増大することを簡単に説明する。近年の半導体集積回路（以下、ＩＣという）は、プロセス技術の微細化による高集積化が進み、チップ内に搭載する回路規模が飛躍的に増大している。特に、内部コア回路とＩ／Ｏバッファ部とに大別される半導体チップ内の構成において、内部コア回路における集積化が進んでいる。その結果、内部コア回路を構成するＣＭＯＳなどのスイッチング素子数が大規模化し、かつその動作スピードは年々高速化し続けている。内部コア回路に構成された膨大な数のスイッチング素子がＩＣを動作させるクロック周期で同時にオン・オフを繰り返すため、同じタイミングで瞬時電流が発生する。この瞬時電流は、内部コア回路に接続される電源端子やＧＮＤ端子に接続される不図示のデカップリングコンデンサから充放電される電流である。

図７に示したＶＤＤ１〜ＶＤＤ４は、半導体装置であるＡＳＩＣの内部コア回路用の電源（電力供給）端子である。ＶＳＳ１〜ＶＳＳ４は、内部コア回路用のＧＮＤ（接地）端子である。ＶＤＤ１〜４およびＶＳＳ１〜４は、第１リードフレーム群に属し、第１回路（内部コア回路）への電力供給および接地のための第１リードフレームペアである。とりわけ、電源端子ＶＤＤ１〜ＶＤＤ４とＧＮＤ端子ＶＳＳ１〜ＶＳＳ４は、各辺の中央部に配置されている。

実施例３でも説明したように、半導体装置の辺の中央部は、インナーリードの長さをその辺のインナーリードのうちで最短にできる位置である。よって、辺の中央部での寄生インダクタンスの値は辺のコーナー部と比較して小さくなっている。つまり、内部コア回路の瞬時電流が流れた場合に、辺の中央部のインナーリードの方がコーナー部付近のインナーリードよりも発生する電圧降下が小さくなり、ノイズレベルも小さくなる。内部コア回路用の電源端子ＶＤＤ１〜ＶＤＤ４とＧＮＤ端子ＶＳＳ１〜ＶＳＳ４は、実施例２、３で説明した回路ブロックＧのリードフレームのような高速な周期で動作する信号線ではない。しかし、内部コア回路に集積された回路に流れる瞬時電流により、ＡＳＩＣのシステムクロック周期の高周波電流が流れている。この高周波電流には、輻射ノイズで問題となる高周波帯域のノイズ電圧が重畳されているのである。従って、内部コア回路用の電源端子ＶＤＤ１〜ＶＤＤ４とＧＮＤ端子ＶＳＳ１〜ＶＳＳ４に隣接または近接したインナーリードは、寄生容量及び相互インダクタンスによるノイズのカップリングを受けやすい。

そこで、電源端子ＶＤＤ１〜ＶＤＤ４とＧＮＤ端子ＶＳＳ１〜ＶＳＳ４に隣接および近接するリードフレームに関しては、入力インピーダンスを容易に高く設定できる回路に接続されている信号線をピンアサインする。具体的には、ノンコネクト信号、ＩＣ３０、回路３１、抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８などを電源端子ＶＤＤ１〜ＶＤＤ４とＧＮＤ端子ＶＳＳ１〜ＶＳＳ４に隣接および近接するリードフレームに接続する。このように、第１リードフレームペアに隣接した少なくとも２本のリードフレームの端子と、第２リードフレームペアに隣接した少なくとも２本のリードフレームの端子とのうち少なくとも一方は、何も接続されない端子（Ｎ．Ｃ．）であるか、ケーブルとは接続されない端子であるか、４７０Ω以上の入力インピーダンスとなる回路もしくは素子が接続される端子であるか、または、１００ｋＨｚ以下の周波数の信号が出力される端子とする。

これにより、プリント基板へ高周波ノイズが伝播することを抑制可能となる。具体的な回路の説明は、実施例２等と同様なので省略する。プリント基板へ伝播する高周波ノイズを抑制できれば、ケーブル等からの不要輻射も抑制できることは説明した通りである。また、このような配置を採用すれば輻射ノイズ対策用のフィルタ部品を削減することも可能となる。

なお、上記の各実施例において共通して言えることであるが、半導体チップの内部に設けられる内部モジュール及びＩ／Ｏセルは複数の回路ブロックに物理的に分割されている。そして、各回路ブロックには、それぞれ電力供給用の電源配線と接地用の設置配線とをペアにしたペア配線が個別に設けられている。例えば、第１回路には、第１の電源配線と第１の接地配線とからなる第１のペア配線を接続する。また、第２回路には、第２の電源配線と第２の接地配線とからなる第２のペア配線を接続する。このように、第１のペア配線と第２のペア配線とを半導体装置の少なくとも内部において相互に分離して配線することで、ノイズの影響を低減できる。

Claims (5)

1. 半導体装置であって、
   第１の動作周波数の信号を入力または出力する外部接続端子を備える第１回路と、前記第１の動作周波数よりも低速の第２の動作周波数の信号を入力または出力する外部接続端子を備える第２回路とを備えた半導体チップと、
   前記第１回路と接続された複数のリードフレームによる第１リードフレーム群であって、該複数のリードフレームの端子が前記半導体装置の第１の辺に設けられた、第１リードフレーム群と、
   前記第２回路と接続された複数のリードフレームによる第２リードフレーム群であって、該複数のリードフレームの端子が少なくとも前記半導体装置の前記第１の辺の隣にある第２の辺に設けられた、第２リードフレーム群と、
   前記第１の辺と前記第２の辺とが成すコーナー部から前記半導体装置の内部に向かって配置され、前記第１リードフレーム群の一方の端部に位置するリードフレームと、前記第２リードフレーム群の一方の端部に位置するリードフレームとの間に設けられ、前記半導体チップを支持するダイパッドを吊るための吊りリードと、を備え、
   前記第１の辺に設けられた前記第１リードフレーム群の端子群のうち、前記コーナー部よりに配置された少なくとも１つの端子を前記第１の動作周波数の信号を入力または出力するための端子としたことを特徴とする半導体装置。
2. 前記第２リードフレーム群を成す一部のリードフレームの端子は前記第１の辺にも設けられており、
   前記一部のリードフレームの端子は、
   ノイズフィルタを接続される端子であるか、
   何も接続されない端子であるか、
   前記半導体装置が実装されるプリント基板のケーブルとは接続されない端子であるか、
   ４７０Ω以上のインピーダンスとなる回路もしくは素子が接続される端子であるか、または、
   １００ｋＨｚ以下の周波数の信号が出力される端子である
   ことを特徴とする請求項１に記載の半導体装置。
3. 前記第２リードフレーム群を成す前記一部のリードフレームの端子は、前記第１の辺において前記第１リードフレーム群を成すリードフレームの端子と隣接ないしは近接していることを特徴とする請求項２に記載の半導体装置。
4. 前記第１回路に接続される第１の電源配線と第１の接地配線とからなる第１のペア配線と、前記第２回路に接続される第２の電源配線と第２の接地配線とからなる第２のペア配線と、を備え、
   前記第１のペア配線と前記第２のペア配線とが前記半導体装置の少なくとも内部において分離して配線されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. プリント基板であって、
   請求項１ないし４のいずれか１項に記載された半導体装置を搭載したことを特徴とするプリント基板。

Images