JP4618599B2 - 半導体モジュール - Google Patents
半導体モジュール Download PDFInfo
- Publication number
- JP4618599B2 JP4618599B2 JP2005248023A JP2005248023A JP4618599B2 JP 4618599 B2 JP4618599 B2 JP 4618599B2 JP 2005248023 A JP2005248023 A JP 2005248023A JP 2005248023 A JP2005248023 A JP 2005248023A JP 4618599 B2 JP4618599 B2 JP 4618599B2
- Authority
- JP
- Japan
- Prior art keywords
- reference electrode
- reference voltage
- decoupling capacitor
- voltage input
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Description
Pass Filter)を設けたメモリ・モジュールが提案されている。特許文献1のメモリ・モジュールは、LPFによりシステムボードとメモリ・モジュールとの間のノイズ伝搬をカットすることにより、第1のノイズを低減する。
Claims (17)
- 第1の参照電圧入力部を有する第1の半導体装置と、
第2の参照電圧入力部を有する第2の半導体装置と、
前記第1の参照電圧入力部及び前記第2の参照電圧入力部に参照電圧の電位を供給する参照電圧供給部とを備え、
前記参照電圧供給部は、
前記第1の参照電圧入力部に接続された第1の参照電極と、
前記第2の参照電圧入力部に接続された第2の参照電極と、
前記第1の参照電圧入力部に接続された第1のデカップリング・コンデンサと、
前記第2の参照電圧入力部に接続された第2のデカップリング・コンデンサとを有し、
前記参照電圧供給部は、前記第1の参照電圧入力部と前記第2の参照電圧入力部との間の伝達インピーダンスの周波数特性を調整して前記第1の半導体装置と前記第2の半導体装置との間におけるノイズ伝達を抑制するノイズ伝達抑制手段であって、前記第1の参照電極と前記第1のデカップリング・コンデンサとを含む回路の第1の反共振周波数と前記第2の参照電極と前記第2のデカップリング・コンデンサとを含む回路の第2の反共振周波数とが共に所定周波数である場合に現れる前記周波数特性上の極大値を低下させることにより、前記ノイズ伝達を抑制するノイズ伝達抑制手段を更に有し、
前記第1のデカップリング・コンデンサの等価直列インダクタンス成分の10倍以上の等価直列インダクタンス成分をもち前記第1の参照電極と前記第2の参照電極との間に接続された接続部材を更に備え、
前記ノイズ伝達抑制手段は、前記接続部材を構成要素に有する半導体モジュール。 - 前記接続部材は、抵抗部材と前記抵抗部材に直列に接続されたインダクタとを有する請求項1の半導体モジュール。
- 前記インダクタは、幅が長さの100分の1以下となる配線で形成されている請求項2の半導体モジュール。
- 前記第1の反共振周波数と前記第2の反共振周波数とが異なる請求項1から請求項3のいずれかの半導体モジュール。
- 前記第1の反共振周波数と前記第2の反共振周波数との差は、前記第1の反共振周波数の基本周波数の5%以上である請求項4の半導体モジュール。
- 前記ノイズ伝達抑制手段は、前記第1の参照電極と前記第2の参照電極とを構成に有し、前記第1の参照電極の面積と前記第2の参照電極の面積との差は、前記第1の参照電極の面積の10%以上である請求項4または請求項5の半導体モジュール。
- 前記第1の参照電極及び前記第2の参照電極に対向して配置されたグランド電位層を備え、
前記ノイズ伝達抑制手段は、前記第1の参照電極と前記第2の参照電極とを構成に有し、前記第1の参照電極と前記第2の参照電極とは前記グランド電位層までの距離が異なる層に配置されている請求項4または請求項5の半導体モジュール。 - 前記ノイズ伝達抑制手段は、前記第1のデカップリング・コンデンサと前記第2のデカップリング・コンデンサとを構成に有し、前記第1のデカップリング・コンデンサの容量と前記第2のデカップリング・コンデンサの容量との差は、前記第1のデカップリング・コンデンサの容量の10%以上である請求項4または請求項5の半導体モジュール。
- 前記ノイズ伝達抑制手段は、前記第1のデカップリング・コンデンサと前記第2のデカップリング・コンデンサとを構成に有し、前記第1のデカップリング・コンデンサの直列インダクタンスと前記第2のデカップリング・コンデンサの直列インダクタンスとの差は、前記第1のデカップリング・コンデンサの等価直列インダクタンスの10%以上である請求項4または請求項5の半導体モジュール。
- 第3の参照電圧入力部を有する第3の半導体装置を更に備え、
前記第3の半導体装置は、前記第1の半導体装置に積層され、前記第1の参照電圧入力部及び前記第1のデカップリング・コンデンサに接続されており、
前記第1のデカップリング・コンデンサと前記第1の半導体装置との間の等価直列インダクタンスと、前記第1のデカップリング・コンデンサと前記第3の半導体装置との間の等価直列インダクタンスとの差は、前記第1のデカップリング・コンデンサの等価直列インダクタンスの10%以上である請求項4または請求項5の半導体モジュール。 - 前記第1の半導体装置と前記第2の半導体装置とを支持するモジュール基板を更に備え、
前記第2の半導体装置は、前記半導体モジュールにおいて前記第1の半導体装置が配置されている面と同じ側に配置されている請求項1から請求項10までのいずれかの半導体モジュール。 - 前記第1の半導体装置と前記第2の半導体装置とを支持するモジュール基板を更に備え、
前記第2の半導体装置は、前記半導体モジュールにおいて前記第1の半導体装置が配置されている面と逆側に配置されている請求項1から請求項10までのいずれかの半導体モジュール。 - 前記参照電圧供給部は、前記第1の参照電極に接続されて前記第1の参照電極に参照電圧の電位を供給するテブナン終端部を更に有し、前記第1の参照電極を介して前記第2の参照電極に参照電圧の電位を供給する請求項1から請求項12のいずれかの半導体モジュール。
- 前記参照電圧供給部は、前記第1の参照電極に接続されて前記第1の参照電極に参照電圧の電位を供給する第1のテブナン終端部と、前記第2の参照電極に接続されて前記第2の参照電極に参照電圧の電位を供給する第2のテブナン終端部とを有する請求項1から請求項12のいずれかの半導体モジュール。
- 前記参照電圧供給部は、前記第1の参照電極及び第2の参照電極に接続されて前記第1の参照電極及び第2の参照電極に参照電圧の電位を供給する第3のテブナン終端部を更に有し、前記第3のテブナン終端部と前記第1の参照電極との間に接続された第1の抵抗部材と、前記第3のテブナン終端部と前記第2の参照電極との間に接続された第2の抵抗部材とを有する請求項1から請求項12のいずれかの半導体モジュール。
- 第1の参照電圧入力部を有する第1の半導体装置と、
第2の参照電圧入力部を有する第2の半導体装置と、
前記第1の参照電圧入力部及び前記第2の参照電圧入力部に参照電圧の電位を供給する参照電圧供給部とを備え、
前記参照電圧供給部は、
前記第1の参照電圧入力部に接続された第1の参照電極と、
前記第2の参照電圧入力部に接続された第2の参照電極と、
前記第1の参照電圧入力部に接続された第1のデカップリング・コンデンサと、
前記第2の参照電圧入力部に接続された第2のデカップリング・コンデンサとを有し、
前記参照電圧供給部は、前記第1の参照電圧入力部と前記第2の参照電圧入力部との間の伝達インピーダンスの周波数特性を調整して前記第1の半導体装置と前記第2の半導体装置との間におけるノイズ伝達を抑制するノイズ伝達抑制手段であって、前記第1の参照電極と前記第1のデカップリング・コンデンサとを含む回路の第1の反共振周波数と前記第2の参照電極と前記第2のデカップリング・コンデンサとを含む回路の第2の反共振周波数とが共に所定周波数である場合に現れる前記周波数特性上の極大値を低下させることにより、前記ノイズ伝達を抑制するノイズ伝達抑制手段を更に有し、
前記参照電圧供給部は、前記第1の参照電極に接続されて前記第1の参照電極に参照電圧の電位を供給する第1のテブナン終端部と、前記第2の参照電極に接続されて前記第2の参照電極に参照電圧の電位を供給する第2のテブナン終端部とを有する半導体モジュール。 - 第1の参照電圧入力部を有する第1の半導体装置と、
第2の参照電圧入力部を有する第2の半導体装置と、
前記第1の参照電圧入力部及び前記第2の参照電圧入力部に参照電圧の電位を供給する参照電圧供給部とを備え、
前記参照電圧供給部は、
前記第1の参照電圧入力部に接続された第1の参照電極と、
前記第2の参照電圧入力部に接続された第2の参照電極と、
前記第1の参照電圧入力部に接続された第1のデカップリング・コンデンサと、
前記第2の参照電圧入力部に接続された第2のデカップリング・コンデンサとを有し、
前記参照電圧供給部は、前記第1の参照電圧入力部と前記第2の参照電圧入力部との間の伝達インピーダンスの周波数特性を調整して前記第1の半導体装置と前記第2の半導体装置との間におけるノイズ伝達を抑制するノイズ伝達抑制手段であって、前記第1の参照電極と前記第1のデカップリング・コンデンサとを含む回路の第1の反共振周波数と前記第2の参照電極と前記第2のデカップリング・コンデンサとを含む回路の第2の反共振周波数とが共に所定周波数である場合に現れる前記周波数特性上の極大値を低下させることにより、前記ノイズ伝達を抑制するノイズ伝達抑制手段を更に有し、
前記参照電圧供給部は、前記第1の参照電極及び第2の参照電極に接続されて前記第1の参照電極及び第2の参照電極に参照電圧の電位を供給する第3のテブナン終端部を更に有し、前記第3のテブナン終端部と前記第1の参照電極との間に接続された第1の抵抗部材と、前記第3のテブナン終端部と前記第2の参照電極との間に接続された第2の抵抗部材とを有する半導体モジュール。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248023A JP4618599B2 (ja) | 2005-08-29 | 2005-08-29 | 半導体モジュール |
US11/511,262 US7760531B2 (en) | 2005-08-29 | 2006-08-29 | Semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248023A JP4618599B2 (ja) | 2005-08-29 | 2005-08-29 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007066992A JP2007066992A (ja) | 2007-03-15 |
JP4618599B2 true JP4618599B2 (ja) | 2011-01-26 |
Family
ID=37803875
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248023A Expired - Fee Related JP4618599B2 (ja) | 2005-08-29 | 2005-08-29 | 半導体モジュール |
Country Status (2)
Country | Link |
---|---|
US (1) | US7760531B2 (ja) |
JP (1) | JP4618599B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018034004A1 (ja) * | 2016-08-19 | 2018-02-22 | 日本たばこ産業株式会社 | 喫煙物品配合用たばこ刻の製造方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5579369B2 (ja) * | 2008-01-24 | 2014-08-27 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
TWI723953B (zh) * | 2008-03-05 | 2021-04-11 | 美國伊利諾大學理事會 | 可延展且可折疊的電子裝置 |
JP4548541B2 (ja) * | 2009-03-05 | 2010-09-22 | 富士ゼロックス株式会社 | 発光装置、プリントヘッドおよび画像形成装置 |
US11328750B1 (en) * | 2021-01-22 | 2022-05-10 | Arm Limited | Bitcell architecture with buried ground rail |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156621A (ja) * | 1999-09-17 | 2001-06-08 | Toshiba Corp | 半導体集積回路装置およびデータ・信号伝送システム |
US6646945B1 (en) * | 2000-06-13 | 2003-11-11 | Micron Technology, Inc. | Reference voltage filter for memory modules |
JP2004062725A (ja) * | 2002-07-31 | 2004-02-26 | Elpida Memory Inc | メモリモジュール及びメモリシステム |
JP2006173409A (ja) * | 2004-12-16 | 2006-06-29 | Hitachi Ltd | モジュール |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0137105B1 (ko) * | 1993-06-17 | 1998-04-29 | 모리시다 요이치 | 데이터 전송회로, 데이터선 구동회로, 증폭회로, 반도체 집적회로 및 반도체 기억장치 |
US5841686A (en) * | 1996-11-22 | 1998-11-24 | Ma Laboratories, Inc. | Dual-bank memory module with shared capacitors and R-C elements integrated into the module substrate |
US5831890A (en) * | 1996-12-16 | 1998-11-03 | Sun Microsystems, Inc. | Single in-line memory module having on-board regulation circuits |
US7235457B2 (en) * | 2002-03-13 | 2007-06-26 | Micron Technology, Inc. | High permeability layered films to reduce noise in high speed interconnects |
US6982892B2 (en) * | 2003-05-08 | 2006-01-03 | Micron Technology, Inc. | Apparatus and methods for a physical layout of simultaneously sub-accessible memory modules |
-
2005
- 2005-08-29 JP JP2005248023A patent/JP4618599B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-29 US US11/511,262 patent/US7760531B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001156621A (ja) * | 1999-09-17 | 2001-06-08 | Toshiba Corp | 半導体集積回路装置およびデータ・信号伝送システム |
US6646945B1 (en) * | 2000-06-13 | 2003-11-11 | Micron Technology, Inc. | Reference voltage filter for memory modules |
JP2004062725A (ja) * | 2002-07-31 | 2004-02-26 | Elpida Memory Inc | メモリモジュール及びメモリシステム |
JP2006173409A (ja) * | 2004-12-16 | 2006-06-29 | Hitachi Ltd | モジュール |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018034004A1 (ja) * | 2016-08-19 | 2018-02-22 | 日本たばこ産業株式会社 | 喫煙物品配合用たばこ刻の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2007066992A (ja) | 2007-03-15 |
US20070047354A1 (en) | 2007-03-01 |
US7760531B2 (en) | 2010-07-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW508601B (en) | Multi-layer capacitor | |
JP5049560B2 (ja) | 積層型チップキャパシタ | |
US10306761B2 (en) | Printed wiring board, printed circuit board, and electronic apparatus | |
JP4618599B2 (ja) | 半導体モジュール | |
JP4815508B2 (ja) | 積層コンデンサ、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路 | |
JP5172932B2 (ja) | 積層型チップキャパシタ | |
US6384476B2 (en) | Semiconductor integrated circuit and printed wiring substrate provided with the same | |
US20020109958A1 (en) | Multilayer capacitor | |
US7447038B2 (en) | Module | |
KR20010039561A (ko) | 적층 커패시터, 배선 기판, 및 고주파 회로 | |
CN102082025A (zh) | 多层片式电容器 | |
KR20080084578A (ko) | 저노이즈 반도체 장치 | |
CN108155008B (zh) | 多层陶瓷电子组件及具有多层陶瓷电子组件的电路板 | |
JP2001119154A (ja) | 電磁干渉抑制部品および電磁干渉抑制回路 | |
US11749597B2 (en) | Semiconductor device | |
US8441807B2 (en) | Electronic circuit | |
JP6108887B2 (ja) | 半導体パッケージ及びプリント回路板 | |
JPH09260180A (ja) | 低インダクタンスコンデンサ | |
US20110193215A1 (en) | Semiconductor package | |
WO2005096379A2 (en) | System and method for coupling internal circuitry of an integrated circuit to the integrated circuit's package pins | |
TWI434625B (zh) | 電路板 | |
JP6157048B2 (ja) | Icデバイス用ソケット | |
JP5588147B2 (ja) | 半導体装置及び半導体装置を搭載したプリント基板 | |
JP4214470B2 (ja) | Saw発振器 | |
KR20180063781A (ko) | 적층 세라믹 전자부품 및 그 실장 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070411 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100723 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100928 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101018 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |