TWI434625B - 電路板 - Google Patents

電路板 Download PDF

Info

Publication number
TWI434625B
TWI434625B TW099102267A TW99102267A TWI434625B TW I434625 B TWI434625 B TW I434625B TW 099102267 A TW099102267 A TW 099102267A TW 99102267 A TW99102267 A TW 99102267A TW I434625 B TWI434625 B TW I434625B
Authority
TW
Taiwan
Prior art keywords
pattern
power
connection pattern
connection
extension
Prior art date
Application number
TW099102267A
Other languages
English (en)
Other versions
TW201108881A (en
Inventor
Satoshi Mizuno
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW201108881A publication Critical patent/TW201108881A/zh
Application granted granted Critical
Publication of TWI434625B publication Critical patent/TWI434625B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Description

電路板
本發明係有關其上安裝有例如高速及高頻電子電路之電路板，尤有關配置於諸如DDR記憶體介面之高速LSI正下方之電源配線的改良。
隨著多層印刷板技術之進展，很多電子電路板具有安裝於其上之表面安裝LSI。
表面安裝電子電路板藉由電路板表面上之平面及直接焊接安裝製成。使用此種表面安裝技術之封裝有球柵陣列(BGA)封裝等。
於BGA封裝中，焊球(或者亦可稱為凸塊)於格柵中並以規則間隔配置在封裝之背側，作為電極。此種BGA封裝適於高密度封裝。
多層印刷電路板揭示於例如日本未審查之專利申請公開第9-326451、10-223997及2001-53449號中。
在無充份空間供內層中電源配線層使用之行動用途之多層母板或封裝板中，自電源焊球至例如位於電源點中之DC-DC轉換器之配線容易變得更薄。
結果，由於該區域中的電感(阻抗)變得更大，因此，對諸如DDR記憶體介面(IF)之高速IF LSI有增大的 影響，並有SSO上的電源GND雜訊。
特別是在行動用途之母板中，由於配線高度密集，因此，難以藉由使電源配線更厚或製造內層中的配線來降低電源阻抗。
隨著效率因既有技術而增進，變得很難落在DDR規格(JEDEC)內，減少旁路電容器或層數等。
較佳係提供一種電路板，其中可減少板中的電源阻抗，並可減少顫動的影響及GND雜訊。
根據本發明實施例之電路板包括：複數個焊球，用來作為於格柵中對齊的電極；電源配線圖案區，連接至安裝於其上之積體電路之電源端子；饋送圖案區，連接至饋送點，其中複數個焊球至少包含：第一及第二電源焊球組，其等分別以預定間隔對齊，連接至該積體電路之電源端子陣列；且該電源配線圖案區包含：第一電源連接圖案，連接至該第一電源焊球組；第二電源連接圖案，連接至該第二電源焊球組；以及至少一連接圖案，連接不接觸該等焊球之該第一電源連接圖案之一部分與該第二電源連接圖案之一部分；該第一電源連接圖案之一端部具有：第一連接部，連接至該饋送圖案區之一端，第二連接部，連接至第一旁路電容器之一電極；以及該第二電源連接圖案之一端部具有：第三連接部，連接至第二旁路電容器之一電極。
根據本發明之諸實施例，可減少板中的電源阻抗，並可減少顫動的影響及LSI中的GND雜訊。
以下對與如次順序之圖式有關之本發明的實施例加以說明。
1.第一實施例(電源配線圖案區之第一例子)
2.第二實施例(電源配線圖案區之第二例子)
3.第三實施例(電源配線圖案區之第三例子)
4.第四實施例(電源配線圖案區之第四例子)
5.第五實施例(電源配線圖案區之第五例子)
6.第六實施例(電源配線圖案區之第六例子)
7.第七實施例(電源配線圖案區之第七例子)
8.第八實施例(電源配線圖案區之第八例子)
9.第九實施例(電源配線圖案區之第九例子)
10.第十實施例(電源配線圖案區之第十例子)
11.第十一實施例(電源配線圖案區之第十一例子)
12.第十二實施例(電源配線圖案區之第十二例子)
13.第十三實施例(電源配線圖案區之第十三例子)
14.第十四實施例(電源配線圖案區之第十四例子)
15.第十五實施例(電源配線圖案區之第十五例子)
16.第十六實施例(電源配線圖案區之第十六例子)
17.比較例
第1圖係一例示圖，其顯示根據本發明之一實施例，包含電源配線之電路板之主要部分。
使用表面安裝技術來平坦地及直接地將焊料安裝於板面，以形成電路板10作為BGA封裝。
於電路板10中，於格柵中的預定圖案及以規則間隔配置具有電極功能之焊球BL(或者亦稱為凸塊)，作為封裝之第一電極層。
電路板10具有焊球陣列配置區11，其形成複數個焊球BL整體呈對應矩形積體電路(LSI)20之形狀的四方形。
於焊球陣列配置區11上，LSI 20放置成與對應其電極端子及信號端子之焊球BL連接。
焊球陣列配置區11具有電源配線圖案區30，該電源配線圖案區30在第1圖之矩形之四個邊緣底部之一邊緣11a具有形成在一邊緣上之特徵圖案。
電路板10連接於未圖示之饋送點，並具有形成來饋送電源配線圖案區30之饋送圖案區40。
於電路板10中，有效分隔高頻電源電流之第一旁路電容器C11及第二旁路電容器C12連接於電源配線圖案區30。
如LSI20，電路板10具有安裝於其上，諸如DDR記憶體介面之高速LSI。
第2圖顯示根據本發明之一實施例之配線構造。
第2圖中之電路板10顯示母板層之配置例，並形成為八層建構板。
電路板10於表面側具有L1層111,L2層112,L3層113,L4層114,L5層115,L6層116,L7層117及L8層118。
L1層111形成為LSI 20正下方的層，且焊球陣列配置區11、電源配線圖案區30及饋送圖案區40等形成於其中。
L1層111形成為電源及信號層。
於L1層111與L2層112間形成絕緣層119。
於L2層112與L3層113間形成絕緣層120。
於L3層113與L4層114間形成絕緣層121。
於L4層114與L5層115間形成芯層122。
於L5層115與L6層116間形成絕緣層123。
於L6層116與L7層117間形成絕緣層124。
於L7層117與L8層118間形成絕緣層125。
L2層112例如形成為接地(GND)層。L2層112形成為整體接地GND層。
L1層111與L2層112透過形成於絕緣層119中的通孔126連接。
L3層113形成為單一層。
L2層112與L3層113透過形成於絕緣層120中的通孔127連接。
L4層114例如形成為接地GND層。
L5層115形成為單一層。
L6層116形成為接地GND層。
L7層117形成為接地GND及單一層。
L6層116與L7層117透過形成於絕緣層124中的通孔128連接。
L8層118形成為單一層。
L7層117與L8層118透過形成於絕緣層125中的通孔129連接。
絕緣層119至121、123至125及芯層122之電介質常數以1 GHz的頻率來換算為4.3。
以下說明根據諸實施例，電路板10中電源配線圖案的複數個例子，接著對各電源配線圖案之模擬結果加以說明。
＜1.第一實施例＞
第3圖顯示根據本發明之第一實施例之電源配線圖案區。
如第1及3圖所示，電路板10具有：複數個焊球BL，其用來作為電極，於格柵中對齊；以及電源配線圖案區30，連接於待安裝在LSI 20正下方及其附近之預定區域之LSI 20之電源端子。
電路板10進一步具有饋送圖案區40，其連接於未圖示之饋送點，並對電源配線圖案區30饋送。
電路板10具有第一旁路電容器C11及安裝於其上之第二旁路電容器C12。
電路板10亦如第3圖所示具有接地圖案區50。
作為饋送部，例子可包含DC-DC轉換器等。
於本實施例中，複數個焊球BL至少包含第一電源焊球組PBLG1及第二電源焊球組PBLG2，此等組分別連接於以LSI 20之預定間隔對齊之未圖示之第一電源端子陣列及第二電源端子陣列。
於第3圖中，第一電源焊球組PBLG1藉由包含源焊球PBL11至PBL15形成。
同樣地，第二電源焊球組PBLG2藉由包含源焊球PBL21至PBL25形成。
第3圖中之電路板10亦具有第三電源焊球組PBLG3，其形成在配置有第一電源焊球組PBLG1及第二電源焊球組PBLG2之區域。
第三電源焊球組PBLG3藉由包含電源焊球PBL31形成。
電源配線圖案區30如第3圖所示具有連接於第一電源焊球組PBLG1之第一電源連接圖案310及連接於第二電源焊球組PBLG2之第二電源連接圖案320。
電源配線圖案區30具有至少一連接圖案330，該連接圖案330連接彼此不與焊球BL接觸之第一電源連接圖案310之一部分與第二電源連接圖案320之一部分。
於第3圖之電源配線圖案區30中，第一電源連接圖案310及第二電源連接圖案320形成為帶形圖案，其具有預定寬度且隔一預定間隔平行。
第一電源連接圖案310之端部310a具有連接於饋送圖案區40之端部的第一連接部311及待連接於第一旁路電容器C11之電極之一的第二連接部312。
於第3圖之例子中，第一連接部311形成於第一電源連接圖案310之一端部310a的最末端側上。
第二電源連接圖案320之端部320a具有待連接於第二旁路電容器C12之電極之一的第三連接部321。
第3圖之電源配線圖案區30具有如至少一連接圖案330之第一連接圖案331及第二連接圖案332。
第一連接圖案331形成為具有預定寬度之帶形圖案，並連接第一電源連接圖案310之縱向中心部310b與第二電源連接圖案320之縱向中心部320b。
第二連接圖案332形成為具有預定寬度之帶形圖案，並連接第一電源連接圖案310之另一端部310c與第二電源連接圖案320之另一端部320c。
第一連接圖案331與第二連接圖案332形成大致平行，且寬度形成大致相同。
於第3圖之電源配線圖案區30中，如至少一連接圖案330，第一連接圖案331連接於第三電源焊球組PBLG3之電源焊球PBL31。
如剛說明，第一連接圖案331連接第一電源連接圖案310之縱向中心部310b與第二電源連接圖案320之縱向中心部320b，並因此可維持至第二旁路電容器C12之大致最短返回路徑。
亦即，由於第一連接圖案331直接連接於形成在第一電源連接圖案310中的第三連接部321，因此，電源配線圖案區30可維持至第二旁路電容器C12之大致最短返回路徑。
同樣地，由於第一連接圖案332直接連接於形成在第一電源連接圖案310中的第三連接部321，因此，電源配線圖案區30可維持至第二旁路電容器C12之大致最短返回路徑。
第一連接圖案331具有較第二連接圖案332更大之使返回路徑最短的作用。
第3圖中的電路板10進一步具有第一延伸圖案340及第二延伸圖案350。
形成第一延伸圖案340，使之自第一電源連接圖案310之一端部310a，平行於第一連接圖案331朝第二電源連接圖案320延伸。
形成第二延伸圖案350，使之自第二電源連接圖案320之一端部320a，平行於第一連接圖案331朝第一電源連接圖案310延伸。
於第3圖之電源配線圖案區30中，複數個焊球BL在第一連接圖案331與第一延伸圖案340間以及第一連接圖案331與第二延伸圖案350間的區域中。
於第3圖之電源配線圖案區30中，複數個焊球BL基本上對齊成兩列十行。
於複數個焊球BL間，某些形成為接地電極GND及電源電極。
接著，於第一連接圖案331與第一延伸圖案340之各相對緣及第一連接圖案331與第二延伸圖案350之各相對緣上，複數個突起圖案沿不與焊球BL接觸之焊球形成。
於面對第一延伸圖案340之第一連接圖案331之邊緣上，呈三角形之三個突起圖案3311,3312及3313形成不與焊球BL接觸。
於第3圖之電源配線圖案區30中，在第一電源連接圖案310之一端部310a與第一電源連接圖案310之中心部310b間，呈三角形之一突起圖案3101朝第二電源連接圖案320形成不與焊球BL接觸。
於面對第一連接圖案331之第一延伸圖案340之邊緣上，呈三角形之三個突起圖案341,342及343形成不與焊球BL接觸。
於面對第二延伸圖案350之第一連接圖案331之邊緣上，呈三角形之三個突起圖案3314,3315及3316形成不與焊球BL接觸。
於第3圖之電源配線圖案區30中，在第二電源連接圖案320之一端部320a與第二電源連接圖案320之中心部320b間，呈三角形之一突起圖案3201朝第二電源連接圖案320形成不與焊球BL接觸。
於面對第一連接圖案331之第二延伸圖案350之邊緣上，呈三角形之三個突起圖案351,352及353形成不與焊球BL接觸。
於第一連接圖案331與第一延伸圖案340之各相對緣間及第一連接圖案331與第二延伸圖案350之各相對緣間，複數個間隔圖案360沿不與焊球BL接觸之焊球形成。
間隔圖案361呈方形形成在彼此面對之第一連接圖案331之突起圖案3312與第一延伸圖案340之突起圖案342間。
間隔圖案362呈方形形成在彼此面對之第一連接圖案331之突起圖案3313與第一延伸圖案340之突起圖案343間。
間隔圖案363呈方形形成在彼此面對之第一連接圖案331之突起圖案3314與第二延伸圖案350之突起圖案351間。
間隔圖案364呈方形形成在彼此面對之第一連接圖案331之突起圖案3315與第二延伸圖案350之突起圖案352間。
間隔圖案365呈方形形成在彼此面對之第一連接圖案331之突起圖案3316與第二延伸圖案350之突起圖案353間。
第一連接圖案331與第一延伸圖案340之相對緣與第一連接圖案331與第二延伸圖案350之相對緣藉不與焊球BL接觸之格柵圖案370連接。
第一連接圖案331與第一延伸圖案340之相對緣藉形成平行之圖案371,372及373以及和其正交之圖案374於格柵中連接。
具體而言，圖案371藉由重疊第一電源連接圖案310形成。
圖案372透過突起圖案3312、間隔圖案361及突起圖案342連接第一連接圖案331與第一延伸圖案340。
圖案373透過突起圖案3313、間隔圖案362及突起圖案343連接第一連接圖案331與第一延伸圖案340。
圖案374連接間隔圖案362及361、突起圖案3101與圖案371至373。
第一連接圖案331與第二延伸圖案350之相對緣藉形成平行之圖案375,376及377以及和其正交之圖案378於格柵中連接。
圖案375透過突起圖案3314、間隔圖案363及突起圖案351連接第一連接圖案331與第二延伸圖案350。
圖案376透過突起圖案3315、間隔圖案364及突起圖案352連接第一連接圖案331與第二延伸圖案350。
圖案377透過突起圖案3316、間隔圖案365及突起圖案353連接第一連接圖案331與第二延伸圖案350。
圖案378連接間隔圖案365,364及363、突起圖案3201與圖案375至377。
於第3圖之電源配線圖案區30中，複數個焊球BL在第二連接圖案332與面對第一延伸圖案340及第二延伸圖案350之第一連接圖案331之一側的邊緣間的區域中對齊。
於第3圖之電源配線圖案區30中，複數個焊球BL基本上對齊成兩列十行。
於複數個焊球BL間，某些形成為接地電極GND及電源電極。
接著，於第一連接圖案331與第二連接圖案332之各相對緣上，複數個突起圖案沿不與焊球BL接觸之焊球形成。
於面對第二連接圖案332之第一連接圖案331之邊緣上，呈三角形之七個突起圖案3317,3318,3319,33110,33111,33112及33113形成不與焊球BL接觸。
於第3圖之電源配線圖案區30中，在第二電源連接圖案320之一端部320a與第二電源連接圖案320之中心部320b間，呈三角形之一突起圖案3202朝第一電源連接圖案310形成不與焊球BL接觸。
於面對第一連接圖案331之第二連接圖案332之邊緣上，呈三角形之七個突起圖案3321,3322,3323,3324,3325,3326及3327形成不與焊球BL接觸。
於第一連接圖案331與第二連接圖案332之各相對緣間，複數個間隔圖案380沿不與焊球BL接觸之焊球形成。
間隔圖案381呈方形形成在彼此面對之第一連接圖案331之突起圖案3317與第二連接圖案332之突起圖案3321間。
間隔圖案382呈方形形成在彼此面對之第一連接圖案331之突起圖案3318與第二連接圖案332之突起圖案3322間。
間隔圖案383呈方形形成在彼此面對之第一連接圖案331之突起圖案3319與第二連接圖案332之突起圖案3323間。
間隔圖案384呈方形形成在彼此面對之第一連接圖案331之突起圖案33110與第二連接圖案332之突起圖案3324間。
間隔圖案385呈方形形成在彼此面對之第一連接圖案331之突起圖案33111與第二連接圖案332之突起圖案3325間。
間隔圖案386呈方形形成在彼此面對之第一連接圖案331之突起圖案33112與第二連接圖案332之突起圖案3326間。
間隔圖案387呈方形形成在彼此面對之第一連接圖案331之突起圖案33113與第二連接圖案332之突起圖案3327間。
第一連接圖案331與第二連接圖案332之各相對緣藉不與焊球BL接觸之複數個格柵圖案390連接。
第一連接圖案331與第二連接圖案332之相對緣藉形成平行之圖案391,392,393,394,395,396及397以及和其正交之圖案398於格柵中連接。
圖案391透過突起圖案3317、間隔圖案381及突起圖案3321連接第一連接圖案331與第二連接圖案332。
圖案392透過突起圖案3318、間隔圖案382及突起圖案3322連接第一連接圖案331與第二連接圖案332。
圖案393透過突起圖案3319、間隔圖案383及突起圖案3323連接第一連接圖案331與第二連接圖案332。
圖案394透過突起圖案33110、間隔圖案384及突起圖案3324連接第一連接圖案331與第二連接圖案332。
圖案395透過突起圖案33111、間隔圖案385及突起圖案3325連接第一連接圖案331與第二連接圖案332。
圖案396透過突起圖案33112、間隔圖案386及突起圖案3326連接第一連接圖案331與第二連接圖案332。
圖案397透過突起圖案33113、間隔圖案387及突起圖案3327連接第一連接圖案331與第二連接圖案332。
圖案398連接間隔圖案387,386,385,384,383,382及381、突起圖案3202與圖案391至397。
具有上述配置之電路板10於諸如DDR及LSI封裝板之高速記憶體介面板(六層板或八層板)中，在LSI 20(L1層)正下方，具有成焊球間之格柵之電源配線的額外配線。
藉由依此在較少數的層中獲得更大的電源面積，增進對焊球BL之供電及改進旁路電容器之效用，並因此減少板中之電源GND阻抗，並改進電感特性。接著，這減少諸如DDR記憶體介面(L2層係固態GND)之高速IF LSI 20中的顫動及電源GND雜訊。
本電路板10具有圖案形式，其對多層板之L1層之僅有最小圖案區提供有效電源特徵及旁路電容器特徵，並可獲得75μm之間隙。
藉此，能以一旁路電容器滿足特徵。
如剛說明，根據本第一實施例之電路板10可減少母板中的電源GND阻抗。
因此，可減少諸如DDR記憶體介面之高速IF LSI 20中的SSO顫動及時脈顫動。
可減少電源GND雜訊及電磁干擾(EMI)。
可省略母板及外部旁路電容器，並因此減低成本。
可減少板層數，例如從8層板減至6層板，並因此可減低成本。
以下顯示藉由界定第一實施例之電路板10為基本圖案PTN1，以對其加以修改而成之各個電源配線圖案區之配置例，作為第二至第十六實施例。
於以下說明中，首先說明配置，接著藉由比較說明各種電源配線圖案之效用，作為模擬結果。
於稍後說明之模擬中，將無基本圖案PTN1之第二旁路電容器C12之圖案界定為PTN2。
<2.第二實施例>
第4圖顯示根據本發明之第二實施例之電源配線圖案區。
根據本發明之第二實施例，電源配線圖案區30A僅具有第一電源連接圖案310之一部分、第一連接圖案331、第二連接圖案332及第一延伸圖案340。
電源配線圖案區30A不具有第二電源連接圖案320，並因此不具有用於第二旁路電容器C12之第三連接部321。
該圖案被界定為PTN3。
＜3.第三實施例＞
第5圖顯示根據本發明之第三實施例之電源配線圖案區。
根據本發明之第三實施例，電源配線圖案區30B具有間隔圖案360及380、格柵圖案370及390自第3圖中之電源配線圖案區30去除之配置。
該圖案被界定為PTN4。
＜4.第四實施例＞
第6圖顯示根據本發明之第四實施例之電源配線圖案區。
根據本發明之第四實施例，電源配線圖案區30C具有第一連接圖案331、間隔圖案360及380、格柵圖案370及390自第3圖中之電源配線圖案區30去除之配置。
該圖案被界定為PTN5。
＜5.第五實施例＞
第7圖顯示根據本發明之第五實施例之電源配線圖案區。
第8圖顯示根據第五實施例，電源配線圖案區之重疊的L1層與L2層(GND)。
根據本發明之第五實施例，電源配線圖案區30D具有第二連接圖案332、間隔圖案380及格柵圖案390自第3圖中之電源配線圖案區30去除之配置。
該圖案被界定為PTN6。
＜6.第六實施例＞
第9圖顯示根據本發明之第六實施例之電源配線圖案區。
根據本發明之第六實施例，電源配線圖案區30E具有第三電源焊球組PBLG3之電源焊球PBL31自第7圖中之電源配線圖案區30D去除之配置。
該圖案被界定為PTN7。
＜7.第七實施例＞
第10圖顯示根據本發明之第七實施例之電源配線圖案區。
根據本發明之第七實施例，電源配線圖案區30F具有間隔圖案360及格柵圖案370自第7圖中之電源配線圖案區30D去除之配置。
該圖案被界定為PTN8。
＜8.第八實施例＞
第11圖顯示根據本發明之第八實施例之電源配線圖案區。
根據本發明之第八實施例，電源配線圖案區30G具有面對第二連接圖案332之第一連接圖案331之邊緣上的突起圖案3317至33113自第7圖中之電源配線圖案區30D去除之配置。
該圖案被界定為PTN9。
＜9.第九實施例＞
第12圖顯示根據本發明之第九實施例之電源配線圖案區。
根據本發明之第九實施例，電源配線圖案區30H於第3圖之電源配線圖案區30中僅具有第一電源連接圖案310、第一連接圖案331之一半、第一延伸圖案340、間隔圖案361及362以及格柵圖案371至374。
該電源配線圖案區30H不具有第二電源連接圖案320、第二延伸圖案350及第二連接圖案332，並因此不具有用於第二旁路電容器C12之第三連接部321。
該圖案被界定為PTN10。
＜10.第十實施例＞
第13圖顯示根據本發明之第十實施例之電源配線圖案區。
根據本發明之第十實施例，電源配線圖案區30I具有第一連接圖案331，作為至少一連接圖案330，且不具有第二連接圖案332、第一延伸圖案340及第二延伸圖案350。
接著，第一連接圖案331不具有形成於其上之突起圖案3312至33113，並具有不與第三電源焊球組PBLG3之電源焊球PBL31連接之配置。
該圖案被界定為PTN11。
＜11.第十一實施例＞
第14圖顯示根據本發明之第十一實施例之電源配線圖案區。
相對於第13圖之電源配線圖案區30I，根據本第十一實施例之電源配線圖案區30J連接第一延伸圖案340與第二延伸圖案350，並具有形成於其上之第三連接圖案333，惟不具有突起圖案。
第三連接圖案333連接第一電源連接圖案310之一端部310a與第二電源連接圖案320之一端部320a。
第三連接圖案333形成與第一連接圖案331平行。
第一連接圖案331及第三連接圖案333在使返回路徑最短上很有效。
該圖案被界定為PTN12。
＜12.第十二實施例＞
第15圖顯示根據本發明之第十二實施例之電源配線圖案區。
相對於第7圖之電源配線圖案區30D，根據本第十二實施例之電源配線圖案區30K具有第一延伸圖案340與第二延伸圖案350連接之配置。
該圖案被界定為PTN13。
＜13.第十三實施例＞
第16圖顯示根據本發明之第十三實施例之電源配線圖案區。
根據本發明之第十三實施例，電源配線圖案區30L具有與第三電源焊球組PBLG3之電源焊球PBL31之連接自第15圖之電源配線圖案區30K去除之配置。
該圖案被界定為PTN14。
＜14.第十四實施例＞
第17圖顯示根據本發明之第十四實施例之電源配線圖案區。
根據本發明之第十四實施例，電源配線圖案區30M具有間隔圖案360及格柵圖案370自第16圖之電源配線圖案區30L去除之配置。
該圖案被界定為PTN15。
＜15.第十五實施例＞
第18圖顯示根據本發明之第十五實施例之電源配線圖案區。
根據本第十五實施例，電源配線圖案區30N具有第一連接圖案331自第14圖之電源配線圖案區30J去除之配置。
該圖案被界定為PTN16。
＜16.第十六實施例＞
第19圖顯示根據本發明之第十六實施例之電源配線圖案區。
相對於第3圖之電源配線圖案區30，根據本第十六實施例之電源配線圖案區30O具有第一延伸圖案340與第二延伸圖案350連接之配置。
該圖案被界定為PTN17。
＜17.比較例＞
第20圖顯示一電源配線圖案區，以其作為根據本發明第一至第十六實施例之電源配線圖案區的比較例。
第20圖之電源配線圖案區30P具有不與第一連接圖案331P連接以及藉其他路徑與第三連接圖案321連接之第二電源連接圖案320P。
第一及第二電源連接圖案310P及320P具有僅用來與電源焊球PBL連接之寬度。
第一連接圖案331P之一端部僅藉薄格柵圖案連接於第一連接部311及第二連接部312。
同樣地，第一連接圖案331P之另一端部僅藉薄格柵圖案連接於第三連接圖案321。
根據諸實施例，第20圖中的電源配線圖案區30P不具有第二連接圖案332、第一延伸圖案340、第二延伸圖案350及第三連接圖案333。
該圖案被界定為PTN18。
有關根據以上第一至第十六實施例之電源配線圖案區30及30A至30O之圖案PTN1至PTN17以及作為比較例之電源配線圖案區30P之圖案PTN18接受以下模擬。
於第3至20圖所示之板佈局中，對安裝於第2圖之行動應用產品母板上作為層配置之mDDR記憶體介面中的32位元SSO顫動進行模擬。
亦即，於第3至20圖所示之板佈局電源圖案之每一者中，藉電磁場分析工具萃取S參數，且諸圖案安裝於行動應用產品母板上作為第2圖之板。
於此等實施例中，使用HSPICE，在作為LSI 20之第21圖所示電路網路中mDDR記憶體介面之同時開關狀態下，進行電路模擬分析。
第21圖顯示此次用於SSO顫動分析之均等電路。
第21圖中之LSI 20具有第一信號輸入單元210及第二信號輸入單元220。
就第一信號輸入單元210而言，其具有芯單元211、預驅動器212、主驅動器213、接收器214、1.2V封裝215、1.8 V封裝216、信號封裝217及接地封裝218。
就第二信號輸入單元220而言，其具有芯單元221、預驅動器222、主驅動器223、接收器224、1.2V封裝225、1.8 V封裝226、信號封裝227及接地封裝228。
於第21圖中，L1至L10標示感應器。
於第21圖中，元件符號60標示作為DC-DC轉換器之電源。
藉由使用隨機脈波於LSI(記憶體控制器)20之I/O輸入信號，將相同隨機信號供至DQ-32位元，並延遲90度將脈波輸入至DQS-44位元。
電源GND之供應點從DC-DC轉換器之位置供應理想電源1.8 V。
使用0.1μF普通產品之均等電路模型於板上之旁通電容器模型。
使用電磁場分析工具所擷取之SPICE模型於電源GND及LSI封裝之信號。
使用電磁場分析工具所擷取之SPICE模型於信號及板之電源GND。
使用包含預驅動器之SPICE模型(驅動強度：四分之一)於傳輸LSI I/O，且使用IBIS模型於接收行動DDR(mDDR)。
於DDR側上的焊球端觀察波形測量。
第22圖顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之S參數特徵。
第23圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之預定範圍之阻抗特性。
第24圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之預定範圍之電感特性。
第25圖顯示諸實施例之圖案PTN1,PTN6,PTN8,PTN9及PTN11之S參數特徵。
第26圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之阻抗特性。
第27圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之電感特性。
第28圖顯示諸實施例之圖案PTN1,PTN2及PTN3及比較圖案PTN18之SSO顫動分析結果。
第29圖顯示諸實施例之圖案PTN4,PTN5,PTN6及PTN10之SSO顫動分析結果。
第30圖顯示諸實施例之圖案PTN7,PTN8,PTN6及PTN9之SSO顫動分析結果。
第31圖顯示諸實施例之圖案PTN6,PTN11,PTN12及PTN13之SSO顫動分析結果。
第32圖顯示諸實施例之圖案PTN14,PTN15,PTN16及PTN17之SSO顫動分析結果。
第33圖顯示在模擬下SSO及時脈顫動之評估結果。
於此等實施例中，於格柵中，以如圖案PTN1中焊球間75μm之間隙，對如於圖案PTN18中LSI正下方之電源配線添加配線，以獲得電圓之更大面積，從而，增進配線，亦增進第二旁路電容器C12之效用。
當DQS被觸發時，第28至32圖中之分析結果具有DQ17之所謂眼圖案。
於此等例子中，在各個圖案中比較DQ17之設定時間及保持時間與從1894 ps(一半期間3788 ps)減得之值的設定時間及保持顫動。
例如，經查，圖案PTN1中的設定顫動相較於圖案PTN18，改良大致60 ps。
第33圖顯示根據此等分析結果，相對於圖案PTN1之原圖案形式修改電源圖案形式時之顫動比較。
於此等實施例中，當比較裝備顫動與總顫動時，藉由相對於比較圖案PTN18，增進電源配線。
根據分析結果，經查，以上實施例之圖案PTN1中的顫動相對於比較圖案PTN18，獲得改善。
由於圖案PTN6中的顫動較圖案PTN1中者獲得更大的改善，因此，電流的返回路徑藉由從右邊之第一旁路電容器C11之電源供電至第二旁路電容器C12，變得在一路徑中較在二路徑中更短。基於此原因，可假定顫動獲得抑制。
在此，如於第8圖中所示，藉由基本上在作為GND配線之L1層之電源配線下強化L2層之接合，減少感應。
由於相對於圖案PTN6者，於中心去除焊球BL之圖案PTN7、去除格柵圖案之圖案PTN8及去除突起圖案之圖案PTN9的顫動容易劣化，因此，經查，此等格柵及突起形式有效。
在此，電源配線圖案區30之左邊形式及右邊形式可或不可左右兩邊對稱。
第22圖顯示圖案PTN1,PTN6,PTN8及PTN9中3.5 GHz之S參數特徵之比較。
第25圖顯示全頻寬中的S參數。
由於結果一般符合業已說明之顫動比較結果，因此，經查，其等與電源之S參數(傳輸)特徵有關。
第23圖顯示圖案PTN1,PTN6,PTN8及PTN9中1.95 GHz阻抗特性之比較。
第26圖顯示全頻寬中的阻抗特性。
於此等情況下，在1A以z=V/I流動時，阻抗由電壓等式獲得。
由於結果一般符合業已說明之顫動比較結果，因此，經查，其等與電源之阻抗特性有關。
第24圖顯示圖案PTN1,PTN6,PTN8及PTN9中1.95 GHz電感特性之比較。
第27圖顯示全頻寬中的電感特性。
在此，雖然電感值藉由以簡單方式由S參數計得且正確度在高頻區域中可能不充份，結果一般卻符合業已說明之顫動比較結果，因此，經查，其等亦與電源之電感特性有關。
根據第33圖之結果，顫動在第二旁路電容器C12自圖案PTN1去除之圖案PTN2以及圖案僅保持在右側之圖案PTN3及PTN10中劣化。因此，經查，對左側之電源焊球及第二旁路電容器C12之供應有效。
經查，在底部具有額外圖案之形式中，像是於PTN12,PTN13,PTN14、PTN15，PTN16及PTN17中，顫動亦較少。
如以上說明，根據本實施例，於諸如DDR或LSI封裝板之高速記憶體介面板(六層板或八層板)中，於格柵中，在焊球間，於LSI 20(L1層)正下方設有電源配線之額外配線。
因此，藉由在較少層數中獲得更大的電源面積，增進對焊球BL之供電，改進旁路電容器之效用，從而減少板中電源GND阻抗，改進電感特性。接著，這減少諸如DDR記憶體介面(L2層係固態GND)之高速IF LSI 20中的顫動及電源GND雜訊。
本電路板10具備僅對多層板之L1層之最小圖案區提供之有效電源特徵及旁路電容器特徵之圖案形式，並可獲得75μm之間隙。
藉此，可以一旁路電容器滿足諸特徵。
如剛說明，根據本第一實施例之電路板10可減少母板中的電源GND阻抗。
因此，可減少諸如DDR記憶體介面之高速IF LSI 20中的SSO顫動及時脈顫動。
可減少電源GND雜訊及電磁干擾(EMI)。
可省略母板及外部旁路電容器，並因此可減低成本。
可減少板層數，例如從八層板減為六層板，並因此可減低成本。
本申請案包含與揭示於2009年2月9日對日本特許廳所提日本優先權專利申請案JP 2009-027936號所揭示者有關之標的，茲併提其全文以供參考。
熟於本技藝人士當知，可在所附申請專利範圍及均等物之範圍內，依設計需要或其他因素，作種種修改、組合、次組合及變更。
10．．．電路板
11．．．焊球陣列配置區
11a．．．邊緣
111．．．L1層
112．．．L2層
113．．．L3層
114．．．L4層
115．．．L5層
116．．．L6層
117．．．L7層
118．．．L8層
119．．．絕緣層
120．．．絕緣層
121．．．絕緣層
122．．．芯層
123．．．絕緣層
124．．．絕緣層
125．．．絕緣層
126．．．通孔
20．．．積體電路(LSI)
30,30A,30B．．．電源配線圖案區
40．．．饋送圖案區
50．．．接地圖案區
310．．．第一電源連接圖案
310a．．．端部
311．．．第一連接部
312．．．第二連接部
320．．．第二電源連接圖案
320a．．．端部
320b．．．縱向中心部
321．．．第三連接部
330．．．連接圖案
331．．．第一連接圖案
332．．．第二連接圖案
340．．．第一延伸圖案
350．．．第二延伸圖案
341,342,343,351,352,353,3101,3201,3202,3311,3312,3313,3314,3315,3316,3317,3314,3315,3316,3317,3318,3319,33110,33111,33112,33113,3321,3322,3323,3324,3325,3326,3327．．．突起圖案
361,362,363,364,365,380,381,382,383,384,385,386,387．．．間隔圖案
370．．．格柵圖案
371,372,373,374,375,376,377,391,392,393,394,395,396,397．．．圖案
BL．．．焊球
C11．．．第一旁路電容器
C12．．．第二旁路電容器
GND．．．接地電極
PBLG1．．．第一電源焊球組
PBLG2．．．第二電源焊球組
PBLG3．．．第三電源焊球組
PBL11~PBL15．．．電源焊球
PBL21~PBL25．．．電源焊球
PBL31．．．電源焊球
第1圖係一例示圖，其顯示根據本發明之一實施例，包含電源配線之電路板之主要部分；
第2圖顯示根據本發明之一實施例之配線構造；
第3圖顯示根據本發明之第一實施例之電源配線圖案區；
第4圖顯示根據本發明之第二實施例之電源配線圖案區；
第5圖顯示根據本發明之第三實施例之電源配線圖案區；
第6圖顯示根據本發明之第四實施例之電源配線圖案區；
第7圖顯示根據本發明之第五實施例電源配線圖案區；
第8圖顯示根據第五實施例，電源配線圖案區之重疊的L1層與L2層(GND)；
第9圖顯示根據本發明之第六實施例之電源配線圖案區；
第10圖顯示根據本發明之第七實施例之電源配線圖案區；
第11圖顯示根據本發明之第八實施例之電源配線圖案區；
第12圖顯示根據本發明之第九實施例之電源配線圖案區；
第13圖顯示根據本發明之第十實施例之電源配線圖案區；
第14圖顯示根據本發明之第十一實施例之電源配線圖案區；
第15圖顯示根據本發明之第十二實施例之電源配線圖案區；
第16圖顯示根據本發明之第十三實施例之電源配線圖案區；
第17圖顯示根據本發明之第十四實施例之電源配線圖案區；
第18圖顯示根據本發明之第十五實施例之電源配線圖案區；
第19圖顯示根據本發明之第十六實施例之電源配線圖案區；
第20圖顯示一電源配線圖案區，以其作為根據本發明第一至第十六實施例之電源配線圖案區的比較例；
第21圖顯示用於SSO顫動分析之均等電路；
第22圖顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之S參數特徵；
第23圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之預定範圍之阻抗特性；
第24圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之預定範圍之電感特性；
第25圖顯示諸實施例之圖案PTN1,PTN6,PTN8,PTN9及PTN11之S參數特徵；
第26圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之阻抗特性；
第27圖顯示藉由比較顯示諸實施例之圖案PTN1,PTN6,PTN8及PTN9之電感特性；
第28圖顯示諸實施例之圖案PTN1,PTN2及PTN3及比較圖案PTN18之SSO顫動分析結果；
第29圖顯示諸實施例之圖案PTN4,PTN5,PTN6及PTN10之SSO顫動分析結果；
第30圖顯示諸實施例之圖案PTN7,PTN8,PTN6及PTN9之SSO顫動分析結果；
第31圖顯示諸實施例之圖案PTN6,PTN11,PTN12及PTN13之SSO顫動分析結果；
第32圖顯示諸實施例之圖案PTN14,PTN15,PTN16及PTN17之SSO顫動分析結果；
第33圖顯示在模擬下SSO及時脈顫動之評估結果。
30,30A,30B．．．電源配線圖案區
40．．．饋送圖案區
50．．．接地圖案區
310．．．第一電源連接圖案
310a．．．端部
311．．．第一連接部
312．．．第二連接部
320．．．第二電源連接圖案
320a．．．端部
320b．．．縱向中心部
321．．．第三連接部
330．．．連接圖案
331．．．第一連接圖案
332．．．第二連接圖案
340．．．第一延伸圖案
350．．．第二延伸圖案
341,342,343,351,352,353,3101,3201,3202,3311,3312,3313,3314,3315,3316,3317,3314,3315,3316,3317,3318,3319,33110,33111,33112,33113,3321,3322,3323,3324,3325,3326,3327．．．突起圖案
361,362,363,364,365,380,381,382,383,384,385,386,387．．．間隔圖案
370．．．格柵圖案
371,372,373,374,375,376,377,391,392,393,394,395,396,397．．．圖案
BL．．．焊球
C11．．．第一旁路電容器
C12．．．第二旁路電容器
GND．．．接地電極
PBLG1．．．第一電源焊球組
PBLG2．．．第二電源焊球組
PBLG3．．．第三電源焊球組
PBL11~PBL15．．．電源焊球
PBL21~PBL25．．．電源焊球
PBL31．．．電源焊球

Claims (10)

  1. 一種電路板，包括：複數個焊球，用來作為於格柵中對齊的電極；電源配線圖案區，連接至安裝於其上之積體電路之電源端子；饋送圖案區，連接至饋送點，其中，該等複數個焊球至少包含：第一電源焊球組及第二電源焊球組，其等分別以預定間隔對齊，連接至該積體電路之第一及第二電源端子陣列；該電源配線圖案區包含：第一電源連接圖案，連接至該第一電源焊球組；第二電源連接圖案，連接至該第二電源焊球組；以及至少一連接圖案，連接該第一電源連接圖案之第一部分與該第二電源連接圖案之第二部分且不與該等焊球接觸，其中，該第一電源連接圖案與該第二電源連接圖案並聯形成，以及該至少一連接圖案連接該第一電源連接圖案之第一縱向中心部與該第二電源連接圖案之第二縱向中心部；該第一電源連接圖案之第一端部包括：第一連接部，連接至該饋送圖案區之一端，且第二連接部，連接至第一旁路電容器之一電極； 該第二電源連接圖案之一第二端部包括第三連接部，連接至第二旁路電容器之一電極。
  2. 如申請專利範圍第1項之電路板，其中，該第一電源連接圖案與該第二電源連接圖案並聯形成；該至少一連接圖案包含：第一連接圖案，連接該第一電源連接圖案之第一縱向中心部與該第二電源連接圖案之第二縱向中心部，第一延伸圖案，形成為從該第一電源連接圖案之該第一端部，朝與該第一連接圖案平行之該第二電源連接圖案延伸，以及第二延伸圖案，形成為從該第二電源連接圖案之該第二端部，朝與該第一連接圖案平行之該第一電源連接圖案延伸。
  3. 如申請專利範圍第2項之電路板，其中，該等複數個焊球於該第一連接圖案與該第一延伸圖案間以及該第一連接圖案與該第二延伸圖案間的焊球排列中對齊；以及沿該焊球排列，於該第一連接圖案與該第一延伸圖案相互面對之第一區域以及該第一連接圖案與該第二延伸圖案相互面對之第二區域之至少一部分形成不與該等焊球接觸之突起。
  4. 如申請專利範圍第2項之電路板，其中， 該等複數個焊球背對朝向該第一延伸圖案及該第二延伸圖案之區域，於該第一連接圖案之一側的焊球排列中對齊；以及不與該等焊球接觸之突起於該第一連接圖案之對面側沿焊球排列形成。
  5. 如申請專利範圍第4項之電路板，其中，背對朝向該第一延伸圖案及該第二延伸圖案之區域而位於該第一連接圖案之一側上之該等複數個焊球包含連接至該積體電路之該等電源端子之電源焊球；以及該第一連接圖案連接至該電源焊球。
  6. 如申請專利範圍第2項之電路板，其中，該等複數個焊球於該第一連接圖案與該第一延伸圖案間以及該第一連接圖案與該第二延伸圖案間的焊球排列中對齊；以及該第一連接圖案與該第一延伸圖案相互面對以及該第一連接圖案與該第二延伸圖案相互面對之區域之至少一者藉由不與該等焊球接觸之複數個格柵圖案連接。
  7. 如申請專利範圍第2項之電路板，進一步包括：第二連接圖案，連接該第一電源連接圖案之另一端部與該第二電源連接圖案之另一端部。
  8. 如申請專利範圍第7項之電路板，其中，複數個焊球於該第二連接圖案與該第一連接圖案間的焊球排列中對齊；以及不與該等焊球接觸之突起於該第二連接圖案之面對該 第一連接圖案之區域沿該焊球排列形成。
  9. 如申請專利範圍第7項之電路板，其中，該等複數個焊球於該第二連接圖案與該第一連接圖案間的焊球排列中對齊；以及該第一連接圖案與該第二連接圖案相互面對之區域之至少一者藉由不與該等焊球接觸之複數個格柵圖案連接。
  10. 如申請專利範圍第2項之電路板，其中，該第一延伸圖案與該第二延伸圖案相互連接。
TW099102267A 2009-02-09 2010-01-27 電路板 TWI434625B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009027936A JP2010183042A (ja) 2009-02-09 2009-02-09 配線基板

Publications (2)

Publication Number Publication Date
TW201108881A TW201108881A (en) 2011-03-01
TWI434625B true TWI434625B (zh) 2014-04-11

Family

ID=42540252

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099102267A TWI434625B (zh) 2009-02-09 2010-01-27 電路板

Country Status (4)

Country Link
US (1) US8284564B2 (zh)
JP (1) JP2010183042A (zh)
CN (1) CN101801154B (zh)
TW (1) TWI434625B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609749B2 (en) * 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
US9769926B2 (en) * 2015-04-23 2017-09-19 Dell Products L.P. Breakout via system
CN104914972A (zh) * 2015-06-03 2015-09-16 浪潮集团有限公司 一种ddr3电源供电装置及方法
JP6881726B2 (ja) * 2016-06-28 2021-06-02 株式会社Ｊｏｌｅｄ 実装基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557505A (en) * 1994-07-22 1996-09-17 Ast Research, Inc. Dual pattern microprocessor package footprint
JP3513333B2 (ja) 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JPH10223997A (ja) 1997-02-12 1998-08-21 Canon Inc プリント配線基板
JP3267274B2 (ja) 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
JP2002299840A (ja) 2001-03-30 2002-10-11 Shen Taa Teien Nao Kofun Yugenkoshi 多層回路板
US6483715B1 (en) * 2001-11-21 2002-11-19 Surtec Industries Inc. Circuit board coupled with jacks
JP2003198078A (ja) * 2001-12-28 2003-07-11 Nidec Copal Corp プリント配線基板及びその製造方法
JP2003218541A (ja) 2002-01-24 2003-07-31 Oki Electric Ind Co Ltd Ｅｍｉ低減構造基板
US7738259B2 (en) * 2004-01-22 2010-06-15 Alcatel Lucent Shared via decoupling for area arrays components
EP1806957B1 (en) * 2004-10-29 2010-08-18 Murata Manufacturing Co., Ltd. Multilayer substrate incorporating chip type electronic component and production method therefor
JP5354949B2 (ja) * 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
JP4967164B2 (ja) * 2008-03-19 2012-07-04 Ｎｅｃインフロンティア株式会社 多層プリント配線板及びそれを用いた電子機器

Also Published As

Publication number Publication date
US20100202123A1 (en) 2010-08-12
CN101801154A (zh) 2010-08-11
CN101801154B (zh) 2014-05-07
TW201108881A (en) 2011-03-01
JP2010183042A (ja) 2010-08-19
US8284564B2 (en) 2012-10-09

Similar Documents

Publication Publication Date Title
US8952262B2 (en) Component-incorporated wiring substrate and method of manufacturing the same
JP3988651B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
US6750403B2 (en) Reconfigurable multilayer printed circuit board
CN103369817B (zh) 印刷电路板
US20090073634A1 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
US20120155043A1 (en) Printed circuit board
JP2007116179A (ja) 高速入出力回路の電力送達およびデカップリング用の埋込みコンデンサのアレイを有するパッケージおよびその形成方法
US20140078702A1 (en) Multilayer printed circuit board
TWI434625B (zh) 電路板
US11749597B2 (en) Semiconductor device
US9699887B2 (en) Circuit board and electronic device
JP5124150B2 (ja) 多層プリント配線板
JP6108887B2 (ja) 半導体パッケージ及びプリント回路板
CN209981206U (zh) 一种芯片封装基板、芯片及图像形成装置
JP2007250928A (ja) 多層プリント配線板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
US7760531B2 (en) Semiconductor module
US8728874B2 (en) Method and apparatus for low inductive design pattern
CN210518987U (zh) 优化bga封装芯片核电源分配网络阻抗的pcb结构
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
US9648739B2 (en) Electronic component mounting structure and printed wiring board
WO2024022449A1 (zh) 印刷电路板和包括印刷电路板的电子设备
JP2017216367A (ja) プリント回路板及び電子機器
Park et al. Design and Analysis of Power Integrity of DDR5 Dual In-Line Memory Modules
JP7398753B2 (ja) 集積インダクタ構造及び集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees