CN209981206U - 一种芯片封装基板、芯片及图像形成装置 - Google Patents

Abstract

本实用新型提供一种芯片封装基板、芯片及图像形成装置，所述芯片封装基板，用于芯片本体和主控制板连接，所述基板包括：分布在基板中心的接地引脚区域；分布在接地引脚区域外围的通用电源引脚区域；分布在基板外围的信号引脚区域；分布在基板外围至少一个角落的第一空白引脚区域，所述第一空白引脚区域形成空白的电源进线区域；分布在基板外围的专用电源引脚区域。本实用新型通过在基板上设置电源进线区域，实现了引脚扇出和电流通过，确保SoC供电系统通流能力的同时，能够避免SoC供电系统局部发热过高，且实现减少了后期打印机主控制板的制作层数的目的。

Description

一种芯片封装基板、芯片及图像形成装置

技术领域

本实用新型涉及图像形成的技术领域，特别涉及一种用于图像形成的芯片封装基板、芯片及图像形成装置。

背景技术

系统级芯片(system on a chip，简称：SoC芯片)是一种集成电路的芯片，也叫片上系统，可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式。

目前，SoC芯片在打印机中作为一种电源供电系统，是打印机主控制板上起到关键性作用的芯片，SoC芯片是将系统关键部件集成在一块芯片上，例如将微处理器、存储器等集成在单一芯片上，将本不同的集成电路整合在一颗芯片中，不但可以缩小体积还可以提升芯片的计算速度。现有的一种片上系统封装基板如图1所示，该片上系统封装基板的接地引脚G位于该片上系统封装基板的中心位置，电源引脚P、以及不同的信号引脚集中分布在接地引脚的外围。

然而，现有的SoC芯片封装基板在进行打印机主控制板结构设计时，容易造成SoC供电系统局部发热过高以及参考平面不完整，或者采用打埋孔的方式而导致的打印机主控制板的制作层数增大以及打印机主控制板的制作成本大幅增加。

实用新型内容

本实用新型提供一种芯片封装基板、芯片及图像形成装置，实现了引脚扇出和电流通过，确保SoC供电系统通流能力的同时，能够避免SoC供电系统局部发热过高，且能够实现减少后期打印机主控制板的制作层数的目的。

第一方面，本实用新型实施例提供了一种芯片封装基板，用于芯片本体和主控制板连接，所述基板包括：

分布在所述基板中心的接地引脚区域；

分布在所述接地引脚区域外围的通用电源引脚区域；

分布在所述基板外围的信号引脚区域；

分布在所述基板外围至少一个角落的第一空白引脚区域，所述第一空白引脚区域形成空白的电源进线区域；

分布在所述基板外围的专用电源引脚区域。

如上所述的一种芯片封装基板，可选的，所述通用电源引脚区域用于给所述主控制板的内核和GPIO接口控制器供电。

如上所述的一种芯片封装基板，可选的，所述专用电源引脚区域用于给所述主控制板的易失性存储器控制器、USB接口控制器、网络接口控制器、 video控制器和ADC接口控制器的至少一种供电。

如上任一所述的一种芯片封装基板，可选的，所述通用电源引脚区域中对内核供电的电源引脚与所述信号引脚区域中的信号引脚通过第二空白引脚区域隔离。

如上所述的一种芯片封装基板，可选的，所述第二空白引脚区域设有用于容纳第一滤波电路的第一滤波区域。

如上所述的一种芯片封装基板，可选的，所述信号引脚区域进一步包括高频率信号引脚，所述通用电源引脚区域中对内核供电的电源引脚与所述高频率信号引脚之间还通过接地引脚进行隔离。

如上所述的一种芯片封装基板，可选的，所述高频率信号引脚之间留有第三空白引脚区域形成空白的电源进线区域。

如上所述的一种芯片封装基板，可选的，所述高频率信号引脚包括易失性存储器信号引脚、网络接口信号引脚或USB接口信号引脚。

如上所述的一种芯片封装基板，可选的，所述专用电源引脚区域位于所述通用电源引脚区域和所述信号引脚区域之间。

如上所述的一种芯片封装基板，可选的，所述接地引脚区域与所述通用电源引脚区域之间通过第四空白引脚区域隔离。

如上所述的一种芯片封装基板，可选的，所述第四空白引脚区域设有用于容纳第二滤波电路的第二滤波区域。

如上所述的一种芯片封装基板，可选的，所述接地引脚区域的接地引脚、所述通用电源引脚区域的通用电源引脚、所述专用电源引脚区域的专用电源引脚和所述信号引脚区域的信号引脚之间均采用相同的引脚距离。

第二方面，本实用新型实施例提供了一种芯片，所述芯片包括芯片本体、以及如上任一所述的一种芯片封装基板。

第三方面，本实用新型实施例提供了一种图像形成装置，所述图像形成装置包括芯片本体、如上任一所述的一种芯片封装基板、主控制板，以及在主控制板控制下在打印介质上形成图像的引擎单元。

本实用新型提供一种芯片封装基板、芯片及图像形成装置，所述芯片封装基板，用于芯片本体和主控制板连接，其包括：所述基板包括：分布在基板中心的接地引脚区域；分布在接地引脚区域外围的通用电源引脚区域；分布在基板外围的信号引脚区域；分布在基板外围至少一个角落的第一空白引脚区域，所述第一空白引脚区域形成空白的电源进线区域；分布在基板外围的专用电源引脚区域；通过基板上空白的电源进线区域的设置，能够增加SoC 供电系统的过流面积，增大SoC供电系统的通流能力，可以使安装有上述芯片封装基板的打印机主控制板进线电路设计时，SoC供电系统的电源进线可以设置在电源进线区域，确保SoC供电系统的通流能力的同时，不致引起SoC 供电系统的电流密度增加，造成SoC供电系统局部发热过高；除此之外，通过基板上电源进线区域的设置，能够方便引脚的扇出，减少打印机主控制板的基板层数，降低打印机主控制板的制造成本。因此，本实用新型实施例提供的芯片封装基板，实现了引脚扇出和电流通过，确保SoC供电系统通流能力的同时，能够避免SoC供电系统局部发热过高，且能够实现减少后期打印机主控制板的层数的目的，解决了现有的SoC芯片封装基板造成的局部电流过大以致局部发热过高，SoC供电系统参考平面不完整、或者造成的后期打印机主控制板的制作层数以及制作成本过高的问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是现有的片上系统封装基板的结构示意图；

图2是本实用新型实施例一提供的芯片封装基板的结构示意图；

图3为本实用新型实施例一提供的供电原理图；

图4为本实用新型实施例一提供的芯片封装基板的结构示意图；

图5为本实用新型实施例二提供的去耦路径原理图。

附图标识说明：

1-基板；

2-接地引脚区域；

3-通用电源引脚区域；

4-专用电源引脚区域；

5-信号引脚区域；

6-第一空白引脚区；

7-第二空白引脚区域；

8-第三空白引脚区域；

9-第四空白引脚区域；

10-第一滤波区域；

11-第二滤波区域。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

为了可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，SoC芯片将成为未来工业界将采用的最主要的产品开发方式，而SoC芯片需安装在芯片基板上。现有的一种SoC芯片封装基板，如图1所示，该片上系统封装基板的片上系统封装基板的信号引脚之间没有预留电流通过的区域，在后期使用该片上系统封装基板设计时，后期需要通过过孔实现引脚扇出和电流通过，造成SoC供电系统局部电流过大以致局部发热过高，SoC供电系统参考平面不完整。目前，为了便于后期信号引脚扇出和电流通过，也可以采用打埋孔的方式，然而打埋孔将导致后期打印机主控制板的基板层数增大，导致打印机主控制板的制作成本大幅增加。因此，为了实现引脚的扇出以及电流通过，并确保SoC供电系统的通流能力的同时减少后期打印机主控制板的制作层数，本实用新型实施例提供了一种芯片封装基板、芯片及图像形成装置。

实施例一

图2是本实用新型实施例一提供的芯片封装基板的结构示意图，图3为本实用新型实施例一提供的供电原理图，图4为本实用新型实施例一提供的芯片封装基板的结构示意图。

本实施例提供的一种芯片封装基板可以用于图像形成的技术领域，尤其适用于一种用于图像形成的芯片封装基板，本实施例提供的芯片封装基板实现了引脚扇出和电流通过，确保SoC供电系统的通流能力的同时，能够避免SoC供电系统局部发热过高，且能够实现减少后期打印机主控制板的制作层数的目的。

如图2所示，本实施例提供一种芯片封装基板，用于芯片本体和主控制板连接，基板包括：

分布在基板1中心的接地引脚区域2；

分布在接地引脚区域2外围的通用电源引脚区域3；

分布在基板1外围的信号引脚区域5；

分布在基板1外围至少一个角落的第一空白引脚区域6，第一空白引脚区域6形成空白的电源进线区域；

分布在基板1外围的专用电源引脚区域4。

其中，本实施例中，电源进线区域位于基板1上，用于引脚的扇出。本实施例中，电源进线区域为信号引脚区域5内的信号引脚在基板1外围上围成的至少一个空白的电源进线区域。本实施例中，空白的电源进线区域可以理解为在基板1外围上没有设置引脚的区域，也就是说，本实施例中，空白的电源进线区域为信号引脚区域5内的空白区域。

其中，本实施例中，芯片本体封装在基板1上，基板1用于对芯片本体起到一定的承载和保护作用。本实施例中，芯片可以通过传统的封装工艺封装在基板1上，其中，传统的封装工艺包括但不仅限于BGA(Ball Grid Array Package，简称：BGA)封装或DIP(Dual In-line Package，简称：DIP)封装，上述传统的封装工艺均为现有技术，在本实施例中，对于芯片与基板1的封装方法不作进一步限定。

其中，本实施例中，芯片本体可以为SoC芯片，SoC芯片位于打印机主控制板上。

其中，本实施例中，接地引脚区域2内分布有多个接地引脚，通用电源引脚区域3内分布有多个通用电源引脚，信号引脚区域5内分布有多个信号引脚，为了便于对基板1上的各个区域进行区分以及更好的辨别相应的引脚，本实施例将基板1上接地引脚区域2内的接地引脚用G进行标识，信号引脚区域5内的信号引脚用S进行标识，其余引脚均为电源引脚，电源引脚用P 进行标识，且通用电源引脚和专用电源引脚根据不同的供电对象用不同的字符进行区分。

其中，本实施例中，依据不同的电源模块将通用电源引脚区域3和专用电源引脚区域4分别分布在基板1的中部以及基板1的外围，以减少不同模块的电源引脚之间的干扰，增强各个模块电源的抗干扰能力。

其中，本实施例中，通过在基板1上设置空白的电源进线区域，能够增大芯片供电系统的通流能力，即增大芯片的供电系统的过流面积，与此同时，能够方便引脚的扇出，减少后期打印机主控制板的基板层数。具体的，对于本实施例中，芯片本体为SoC芯片时，相较于背景技术中的SoC芯片封装基板结构，为了确保SoC供电系统的通流能力，SoC供电系统的电源进线可以直接通过在电源进线区域进行排布或者可以直接在电源进线区域打通孔，无需进行埋孔操作，由于主控制板制造时通孔的价格比埋孔要便宜很多，因此，本实施例通过电源进线区域的设置，相对于现有技术中的埋孔操作，不仅降低了后期打印机主控制板的制作层数，而且降低了打印机主控制板的制作成本的同时，能够使SoC芯片供电系统输出后能够通过最短路径传输到SoC芯片的负载上，尽可能的降低传输损耗，提升整个SoC芯片系统的稳定性。

具体的，本实施例中，安装有本实施例芯片封装基板的打印机主控制板一般设置四层即可使所有引脚扇出，无需六层。需要说明的是，本实施例中，扇出是指将电路板上的元器件(IC)引脚引出封装区域的过程，通过走一小段线再打一个过孔连接到平面层或者信号线的过程。

其中，本实施例中，基板1可以为覆铜箔层压板，也可以为陶瓷基板或其他基板材料，即本实施例中基板1包括但不仅限于覆铜箔层压板，在本实施例中，对于基板的材料不作进一步限定。

其中，本实施例中，电源进线区域可以位于基板1上的左上角、右上角、左下角和右下角中的一处或多处，电源进线区域也可以位于基板1上其他有效的位置，在本实施例中，对于电源进线区域在基板1上的位置并不做进一步限定，不论电源进线区域设置在基板1上的哪个位置，在本实施例中，只需保证基板1上设置的电源进线区域能够方便引脚的扇出，增大芯片本体的供电系统的通流能力即可，其中，供电系统的通流能力为供电系统最大功率下通过电流的能力。

其中，本实施例中，通用电源引脚区域3用于给主控制板的内核和GPIO 接口控制器供电。

其中，本实施例中，GPIO(General-purpose input/output，简称：GPIO) 接口控制器为通用型之输入输出接口控制器。通用电源引脚区域3分布有多个通用电源引脚，且多个通用电源引脚分别对应给主控制板上的不同器件进行供电，具体的，本实施例中，通用电源引脚区域3的电源引脚VDD11用于给主控制板的内核进行供电，通用电源引脚区域3的电源引脚VDDIO用于给主控制板的GPIO接口控制器进行供电。

其中，本实施例中，中间的内核电源和GPIO电源分类放置在一块，以避免交错放置的干扰，其中，GPIO电源位于内核电源的外围。

其中，本实施例中，主控制板的内核包括但不仅限于中央处理器(CentralProcessing Unit，简称：CPU)和IP核(Intellectual Property core，知识产权核，简称：IP核)等核心模块。

其中，本实施例中，专用电源引脚区域4用于给主控制板的易失性存储器控制器、USB(Universal Serial Bus，通用串行总线，简称：USB)接口控制器、网络接口控制器、视频信号控制器(又称video控制器，用于由图像数据生成视频信号并传输给图像形成装置的引擎单元，引擎单元根据视频信号在打印介质上形成相应的图像)和ADC(Analog-to-DigitalConverter，模数转换器，简称：ADC)接口控制器的至少一种供电。

其中，本实施例中，如图4中圆圈标注部分为专用电源引脚区域4内用于为主控制板的易失性存储器控制器进行供电的引脚，该引脚用电源引脚 VDDQ进行标识。其中，专用电源引脚区域4内用于为主控制板的USB接口控制器进行供电的引脚分别用电源引脚USB进行标识；其中，专用电源引脚区域4内用于为主控制板的网络接口控制器进行供电的引脚用电源引脚 VDD-R进行标识；其中，专用电源引脚区域4内用于为主控制板的video控制器进行供电的引脚用电源引脚LVDS进行标识，其中，专用电源引脚区域 4内用于为主控制板的ADC接口控制器进行供电的引脚用电源引脚ADC-V 进行标识。

其中，本实施例中，基板1排布时把用于为通用电源供电的通用电源引脚集中排布形成通用电源引脚区域3，且通用电源引脚区域3靠近基板1的中心排布，使通用电源引脚围绕接地引脚区域2分布在基板1的中心位置，便于为SoC内部负载供电。而本实施例中将用于为专用电源供电的通用的专用电源引脚集中排布形成专用电源引脚区域4，且专用电源引脚区域4分布在基板1的外围，本实施例中在基板1上将专用电源模块和通用电源模块进行区分、隔离，以避免不同电源之间彼此的相互影响。如图4中圆圈标注部分所示电源引脚VDDQ为用于为主控制板的易失性存储器控制器进行供电的引脚，由于该部分信号通讯频率高，易受其他信号干扰，也容易干扰其他信号，与基板1中部的通用电源排布预留一定的空间，从而提升整个SoC芯片供电系统的抗干扰能力。

为了进一步的增大SoC芯片供电系统的稳定性，为了增强对内核供电的电源引脚的抗干扰能力，通用电源引脚区域3中对内核供电的电源引脚与信号引脚区域5中的信号引脚通过第二空白引脚区域7隔离，即电源引脚 VDD11与信号引脚区域5中的信号引脚通过第二空白引脚区域7隔离。

其中，本实施例中，信号引脚区域5包括高频率信号引脚，通用电源引脚区域3中对内核供电的电源引脚与高频率信号引脚之间还通过接地引脚进行隔离，即本实施例中，电源引脚VDD11与接地高频信号引脚之间通过接地引脚进行隔离。

其中，本实施例中，为了进一步的增大芯片供电系统的通流能力，高频率信号引脚之间留有第三空白引脚区域8形成空白的电源进线区域。

具体的，如图2和图4所示，第三空白引脚区域8包括分布在高频信号引脚之间且相互独立的多个空白区域组成，该相互独立的多个空白区域分布在基板1的外围。

其中，本实施例中，高频率信号引脚包括易失性存储器信号引脚、网络接口信号引脚或USB接口信号引脚。

其中，本实施例中，专用电源引脚区域4位于通用电源引脚区域3和信号引脚区域5之间。

具体的，本实施例中，如图3所示，PSU(Power supply unit，简称PSU) 为SoC芯片的供电单元，本实施例中，PSU供电单元可以为稳压电源，也可以为开关电源或其他电源模块，PSU供电单元的供电电压为Uin。因为印制线阻抗的存在，电源线上有导通压降为U1，地线上的导通压降为U2，即电源引脚的连接线上的导通压降为U1，接地引脚的连接线上的导通压降为U2，图3中Uout为SoC内部负载上的供电电压。由于Uout＝Uin-U1-U2，所以为了提高Uout的电压，必须要减少U1、U2上的电压。且对于整个SoC芯片系统来说，电流是SoC内部负载消耗的，值是一定的，为了提高Uout的电压，必须使U1、U2足够小。而U1、U2的压降是因为印制线的传输阻抗造成的，所以减少U1、U2的电压，必须减少电源线和地线上的传输阻抗来实现。

由于传输阻抗R＝L/σA，其中，L为印制线的长度，σ为铜的电导率，A 为过流面积，σ为定值，所以为了减少传输阻抗R，可以减少L印制线的长度，即减少供电单元到SoC内部负载的传输距离，同时增大A过流面积，即增加走线宽度。所以该SoC在引线排布时，信号引脚与信号引脚预留足够的排布距离，保证有足够的过流面积，且PSU供电单元输出后能通过在电源进线区域打通孔以最短路径传输到SoC内部负载，由于U1为走线阻抗产生的压降，所以当走线路径短、过流面积大时，就能够保证U1尽量小。

如图4所示，为了增加大SoC芯片供电系统的通流能力，在基板1的信号引脚和信号引脚之间预留至少一个电源进线区域，其中，电源进线区域位于基板1的角部，增加SoC芯片供电系统的过流面积。如下图4中箭头所示，可以在信号引脚和信号引脚之间提供足够宽的电源进线区域即电源过流路径，使PSU供电单元的通流能力不会因为周围信号过孔而减小。

其中，本实施例中，接地引脚区域2设有多个接地引脚，为减少地线上的阻抗，多个接地引脚集中分布在基板1的中部，形成了基板1上的接地引脚区域2，由于地打印机的主控制板在设计时，地有单独一层大面积的参考平面，把相关接地引脚在基板1上集中排布在一起，可以通过在过孔直接和地平面连通，多个过孔的并联降低了整个SoC芯片供电系统地线上的阻抗，且因地平面在打印机主控制板设计中是一个单独大平面，不会对该平面进行切割，不会造成通流能力的下降和参考平面的不完整。

由于Uout＝Uin-U1-U2，因此，通过在信号引脚和信号引脚之间设置电源进线区域、多个接地引脚集中分布在基板1的中部可以减少U1、U2的压降，提升SoC内部负载上的供电电压Uout的电压值，为SoC负载的提供一个最小阻抗的传输路径，从而提升了整个SoC芯片系统的稳定性。

因此，本实用新型提供一种芯片封装基板、芯片及图像形成装置，通过基板1上空白的电源进线区域的设置，能够增加SoC供电系统的过流面积，增大SoC供电系统的通流能力，可以使安装有上述芯片封装基板的打印机主控制板进线电路设计时，SoC供电系统的电源进线可以设置在电源进线区域，确保SoC供电系统的通流能力的同时，不致引起SoC供电系统的电流密度增加，造成SoC供电系统局部发热过高；除此之外，通过基板1上电源进线区域的设置，能够方便引脚的扇出，减少打印机主控制板的层数，降低打印机主控制板的制造成本。

综上所述，本实用新型实施例提供的芯片封装基板，实现了引脚扇出和电流通过，确保SoC供电系统通流能力的同时，能够避免SoC供电系统局部发热过高，且能够实现减少后期打印机主控制板的层数的目的，解决了现有的SoC芯片封装基板造成的局部电流过大以致局部发热过高，SoC供电系统参考平面不完整、或者造成的后期打印机主控制板的制作层数以及制作成本过高的问题。

实施例二

图5为本实用新型实施例二提供的去耦路径原理图。

进一步的，在上述实施例一的基础上，如图2和图4所示，本实施例中，为了进一步提高整个SoC芯片供电系统的稳定性，第二空白引脚区域7设有用于容纳第一滤波电路的第一滤波区域10，接地引脚区域2与通用电源引脚区域3之间通过第四空白引脚区域9隔离，且第四空白引脚区域9设有用于容纳第二滤波电路的第二滤波区域11，以及时滤除SoC供电系统上的干扰信号。

其中，本实施例中，如图2和图4所示，第一滤波区域10和第二滤波区域11均为在基板1上空白的滤波区域，即基板1在第一滤波区域10和第二滤波区域11内均没有引脚的设置，为空白区域。

其中，本实施例中，由于SoC芯片内部负载开关速度不断提高，高频瞬态电流带来的干扰也越来越大。当SoC芯片内部负载产生高频瞬态电流时，通过设置的第一滤波区域10和第二滤波区域11设置能够容纳滤波电路，通过滤波电路能够迅速滤除高频瞬态电流，减少瞬态电流对SoC芯片其他部分的影响，从而提升整个SoC芯片系统电源的稳定性。

具体的，如图5所示，PSU为SoC芯片的供电单元，R为SoC芯片内部高频负载，C1为等效滤波电路。正常供电时负载R通过PSU供电，电流流通路径为I1。当电路处于导通状态时，由于容性负载的存在，会存在高频瞬态电流，通过C1等效滤波电路能够及时滤除高频电流，减少高频干扰对整个 SoC供电系统的影响，以提高整个SoC供电系统的电源稳定性。

其中，本实施例中，同时为了使C1等效滤波路径尽量的简单有效，该 SoC芯片基板引脚布图设计时，充分考虑到等效滤波路径的最优化。不论是在参数选择还是设计布局都进行提前排布预估。

在C1等效滤波路径参数选择时，结合SoC内部对电源的要求，选择同种电容并联和不同种电容并联相结合的方式进行滤波。

对于同种电容并联，当N个完全相同的电容并联时，等效电容值为单个电容的N倍，等效串联电感和等效串联电阻分别为单个电容的1/N，其谐振频率不变，但谐振点的阻抗变为了原来的1/N。由此可知，因等效阻抗变小，高频干扰更容易通过滤波路径滤除掉。

而当多个不同的电容并联时，每个电容分别有谐振点，可以对SoC内部多种开关频率都能起到滤波的效果。在实际应用中，SoC芯片每个电源的容值根据实际系统情况调整，数量根据实际情况增减，可以通过合理的配置不同电容的容值，及时滤除多种高频干扰，确保SoC供电系统电源的完整性。需要说明的是，本实施例在基板1上设置用于容纳滤波电路的第一滤波区域 10和第二滤波区域11，为滤波电路提供一个容纳空间，从而通过在第一滤波区域10和第二滤波区域11内设置的滤波电路能够迅速滤除高频瞬态电流，减少瞬态电流对SoC芯片其他部分的影响，从而提升整个SoC芯片系统电源的稳定性，具体的，本实施例第一滤波电路和第二滤波电路具体采用何种滤波电路以及滤波电路中参数的设置，不属于本实施例的发明范畴，在本实施例中不再做进一步阐述。

其中，本实施例中，为了便于第一滤波电路和第二滤波电路的排布，每个电容都有其谐振频率，且每个频率都有对应的不同波长，表现为每个电容滤波半径的不同，小电容的滤波半径小，大电容的滤波半径大，因此，第一滤波区域10的面积大于第二滤波区域11的面积，以使第一滤波区域10可以放置容值偏大的电容，第二滤波区域11可以放置多个容值偏小的电容。

其中，本实施例中，接地引脚区域2的接地引脚、通用电源引脚区域3 的通用电源引脚、专用电源引脚区域4的专用电源引脚和信号引脚区域5的信号引脚之间均采用相同的引脚距离，相较于现有技术中不同的信号引脚、接地引脚和电源引脚中间均采用不同的球间距，以致需要单独的治具进行植球处理，本实施例在各引脚之间均采用相同的引脚距离方便植球时治具的兼容，从而简化了工艺和制作成本。

实施例三

进一步的，在上述实施例的基础上，本实施例提供了一种芯片，芯片包括芯片本体、以及如上述任一实施例中的一种芯片封装基板。

其中，本实施例中，芯片本体可以为SoC芯片，通过在基板1上设置的电源进线区域的设置，能够增大芯片供电电源的通流能力，即增大SoC供电系统的过流面积，与此同时，能够方便引脚的扇出，减少打印机主控板的层数。同时为了确保SoC供电系统的通流能力，SoC供电系统的电源进线可以直接通过在电源进线区域进行排布或者可以直接在电源进线区域打通孔，无需进行埋孔操作，由于主控制板制造时通孔的价格比埋孔要便宜很多，因此，本实施例通过电源进线区域的设置，相对于现有技术中的埋孔操作，不仅降低了后期打印机主控制板的制作层数，而且降低了打印机主控制板的制作成本的同时，能够使SoC芯片供电系统输出后能够通过最短路径传输到SoC芯片的负载上，尽可能的降低传输损耗，提升整个SoC芯片系统的稳定性。

实施例四

进一步的，在上述实施例的基础上，本实施例提供了一种图像形成装置，图像形成装置包括芯片本体、如上任一实施例中的一种芯片封装基板、主控制板，以及在主控制板控制下在打印介质上形成图像的引擎单元。

其中，本实施例中，图像形成装置包括打印机、或者其他能够在打印介质上形成图像的装置，即本实施例中图像形成装置包括但不仅限于打印机。其中，打印介质包括打印纸、或者其他能够通过打印的方法在其上形成图像的介质，即本实施例中打印介质包括但不仅限于打印纸。

需要说明的是，本实施例中的主控板、引擎单元均为现有技术，在本实施例中，不再对其结构、以及引擎单元如何在主控制板的控制下在打印介质上形成图像作进一步阐述。

在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

在本实用新型的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。

最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (14)

1.一种芯片封装基板，用于芯片本体和主控制板连接，其特征在于，所述基板包括：

分布在基板中心的接地引脚区域；

分布在所述接地引脚区域外围的通用电源引脚区域；

分布在所述基板外围的信号引脚区域；

分布在所述基板外围至少一个角落的第一空白引脚区域，所述第一空白引脚区域形成空白的电源进线区域；

分布在所述基板外围的专用电源引脚区域。

2.根据权利要求1所述的一种芯片封装基板，其特征在于，所述通用电源引脚区域用于给所述主控制板的内核和GPIO接口控制器供电。

3.根据权利要求1所述的一种芯片封装基板，其特征在于，所述专用电源引脚区域用于给所述主控制板的易失性存储器控制器、USB接口控制器、网络接口控制器、video控制器和ADC接口控制器的至少一种供电。

4.根据权利要求1-3中任一所述的一种芯片封装基板，其特征在于，所述通用电源引脚区域中对内核供电的电源引脚与所述信号引脚区域中的信号引脚通过第二空白引脚区域隔离。

5.根据权利要求4所述的一种芯片封装基板，其特征在于，所述第二空白引脚区域设有用于容纳第一滤波电路的第一滤波区域。

6.根据权利要求4所述的一种芯片封装基板，其特征在于，所述信号引脚区域包括高频率信号引脚，所述通用电源引脚区域中对内核供电的电源引脚与所述高频率信号引脚之间还通过接地引脚进行隔离。

7.根据权利要求6所述的一种芯片封装基板，其特征在于，所述高频率信号引脚之间留有第三空白引脚区域形成空白的电源进线区域。

8.根据权利要求6所述的一种芯片封装基板，其特征在于，所述高频率信号引脚包括易失性存储器信号引脚、网络接口信号引脚或USB接口信号引脚。

9.根据权利要求1所述的一种芯片封装基板，其特征在于，所述专用电源引脚区域位于所述通用电源引脚区域和所述信号引脚区域之间。

10.根据权利要求1所述的一种芯片封装基板，其特征在于，所述接地引脚区域与所述通用电源引脚区域之间通过第四空白引脚区域隔离。

11.根据权利要求10所述的一种芯片封装基板，其特征在于，所述第四空白引脚区域设有用于容纳第二滤波电路的第二滤波区域。

12.根据权利要求1-3中任一所述的一种芯片封装基板，其特征在于，所述接地引脚区域的接地引脚、所述通用电源引脚区域的通用电源引脚、所述专用电源引脚区域的专用电源引脚和所述信号引脚区域的信号引脚之间均采用相同的引脚距离。

13.一种芯片，其特征在于，所述芯片包括芯片本体、以及如上述权利要求1-12中任一所述的一种芯片封装基板。

14.一种图像形成装置，其特征在于，所述图像形成装置包括芯片本体、如上述权利要求1-12中任一所述的一种芯片封装基板、主控制板，以及在主控制板控制下在打印介质上形成图像的引擎单元。

Images