CN100442501C - 组件中的嵌入式电容部件 - Google Patents

组件中的嵌入式电容部件 Download PDF

Info

Publication number
CN100442501C
CN100442501C CNB018096018A CN01809601A CN100442501C CN 100442501 C CN100442501 C CN 100442501C CN B018096018 A CNB018096018 A CN B018096018A CN 01809601 A CN01809601 A CN 01809601A CN 100442501 C CN100442501 C CN 100442501C
Authority
CN
China
Prior art keywords
electrode
assembly
bonding jumper
electric capacity
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018096018A
Other languages
English (en)
Other versions
CN1429407A (zh
Inventor
钟哲熙
戴维·G·菲格罗阿
李源良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1429407A publication Critical patent/CN1429407A/zh
Application granted granted Critical
Publication of CN100442501C publication Critical patent/CN100442501C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/916—Narrow band gap semiconductor material, <<1ev

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种电容部件，其包含嵌入在组件的核芯层中的一个或多个电容，该组件具有安装在其上的集成电路(IC)。每个嵌入式电容具有多对第一和第二电极并且该组件核芯层具有散开在电极对上并与其连接的多组第一和第二通路。该核芯层上面有金属层，该金属层包括具有至少一个金属条的第一部分和与每个条电隔离的第二部分。每个金属条被放置使得其被延伸以覆盖单个电极对的第一电极和与其相邻的紧接着的电极对的第二电极，并且分别通过与其相关的第一和第二通路在他们之间实现相互电连接。布线层可以是电介质中间级连接层，其位于金属层上面，该布线层包括多组第三通路，这些通路被放置在电容的中心上，以便第三通路的相邻放置的组在接触单个的金属条与接触金属层的第二部分之间交替，以提供分别通过其到组件中的布线或终端的中间层电连接。与金属层第一部分相关的单独的金属条施加组件部件的电源和接地参考信号之一，并且其第二部分施加电源和接地电压的另外一个。这些电容可以作为旁路电容在用于集成电路的组件部件中使用。

Description

组件中的嵌入式电容部件
技术领域
本发明涉及集成电路封装，并且特别涉及用于集成电路、电子系统硬件、和计算机系统的组件部件，尽管本发明的组件部件不限于上述用途。
背景技术
目前在集成电路方面的发展已经导致更高级的性能和更快的操作速度，并且也导致了更加复杂的集成电路的发展。这些和其他的成就以及复杂化水平的增加已经造成越来越困难将施加到集成电路的电源水平维持在预定的范围内。例如，集成电路的技术成就且特别是处理器的设计已经使得操作频率(例如，时钟速度)达到了更高的水平(例如，兆赫兹范围的高端)，并且相应地正在使得电压和噪音容限越来越低。
通常，在集成电路组件中，例如用于将处理器管芯安装在其他集成电路系统中，稳压电路用于提供恒定的直流电压。这里不用考虑该直流电源是来自于电池还是从交流电源(AC)中转换过来的。提供稳定电压给半导体管芯或集成电路芯片的一种公知方法是在例如计算机系统的PC板(或主板)上安装稳压模块(VRM)。然而，在操作频率低于千赫兹低端范围时，稳压模块在遇到集成电路的功率分配系统(PDS)目标阻抗时通常是无效的。因此，结果是：当特别是高操作性能的处理器的集成电路的频率和边界速率已经大大增强时，作为电源去耦合器的旁路电容已经用于减小系统噪音以及抑制不想要的辐射。关于功率分配系统(PDS)的特征和在高速率成电路中使用陶瓷电容的广泛讨论已经在1999年8月出版的IEEE高级封装学报(IEEETransactions on Advance Packaging)，第22卷，第3期，第284-291页的L.D.Smith等人的题目为“电源分配系统方法论和用于现代互补型金属氧化物半导体中的电容选择(Power Distribution SystemMethodology and Capacitor Selection for Modern CMOS Technology)”的公开文本中给出。
为了提供有效的电源去耦合电容用于包含单片机和微型计算机的下一代集成电路，尽管并不限于上述用途，需要集成到例如处理器管芯互联基片这样的互联基片中的旁路电容。
随着片形电容和通路(和微通路)技术的发展，已经有可能进行例如多端对陶瓷电容的离散电容元件的嵌入。然而，这些电容的连接将导致电感噪音，该噪音来自与由通路和各种布线层的存在而出现的线路和线圈，这些通路和各种布线层电连接到线路和线圈并包括供电线和接地线(或电源和地面)。这些电感可以反向影响功率分配系统的性能，尤其是在高频率下，并且当考虑到减小在例如打开电源以及在管芯或芯片电路系统的实际运行期间产生的系统噪音时，这些电感应当引起重视。因此，除了在处理器互联基片中或者例如在任何集成电路组件、印刷电路板(PCB)中，或者就这点而论，在高性能半导体集成电路安装的主板的核芯层中设置电容，这种嵌入式电容的连接部件必须将由其上的器件布置产生的有效电感维持在足够低的电平，以至于即使在兆赫兹(MHz)范围的高端甚至超过高端的频率(或时钟速度)下也能获得低电源分配系统(PDS)阻抗。
发明内容
在本发明的一方面中，提供了一种组件中的电容部件，其包括：嵌入在组件的核芯层中的至少一个电容，每个嵌入电容具有多对第一和第二电极，所有电极都沿着电容的两个相对侧线均匀排列，并且所述核芯层具有散开到所述多对电极并分别连接到多对电极的多组第一和第二通路；所述核芯层上的金属层，其覆盖所述至少一个电容中的每一个，且由包括至少一个金属条的第一部分和与所述至少一个金属条电隔离的第二部分组成，分别向该第一部分和该第二部分施加地电压和电源电压，所述至少一个金属条的每一个覆盖单独电极对的第一电极和邻近电极对的第二电极，且通过与两个电极相关的第一和第二通路分别实现所述两个电极之间的相互电连接；和所述金属层上的布线层，其具有第三通路以通过所述金属层分别提供包括第一与第二电极和与所述组件相关的布线或电源终端之间的电连接。
在本发明的另一方面中，提供了一种电子组件部件，包括载体基片、所述载体基片上的组件和所述组件上的至少一个集成电路，所述组件包括：具有至少一个电容嵌入在其中的核芯层，每个所述电容具有多对连续排列的第一和第二电极，所有电容都沿着电容的两个相对侧线均匀排列，所述核芯层具有散开在多对电极上并连接到多对电极的多组第一和第二通路；所述核芯层上的金属层，其覆盖至少一个电容中的每一个，且由第一部分和第二部分组成，第一部分包括至少一个金属条，其施加第一电位和第二电位中的一个，第二部分分别与所述至少一个金属条电隔离，其施加第一电位和第二电位中的另一个，分别向该第一部分和该第二部分施加地电压和电源电压，所述至少一个金属条散开以便每个金属条覆盖单对电极的第一电极和邻近对电极的第二电极并且通过分别与两个电极相关的第一和第二通路来实现所述两个电极之间的相互电连接；和所述金属层上的至少一个布线层，其具有第三通路以通过所述金属层提供包括第一及第二电极和与所述组件部件相关的布线或电源终端之间的电连接。
在本发明的又一方面中，提供了一种一种在集成电路组件中的具有用来减小电感噪音的优化通路放置的嵌入式电容部件，该嵌入式电容部件包括：至少一个嵌入在组件核芯层中的电容，每个嵌入式电容具有多对第一和第二电极，所有电极沿着电容的两个相对侧线均匀排列，并且所述核芯层具有分别散开在所述多对电极上并连接到所述多对电极的多组第一和第二通路；所述核芯层上的金属层，其覆盖所述至少一个电容的每一个，并由至少包含一个金属条的第一部分和与所述的至少一个金属条电分离的第二部分组成，分别向该第一部分和该第二部分施加地电压和电源电压，每个所述至少一个金属条覆盖单个电极对的第一电极和相邻电极对的第二电极，并通过分别与两个电极相关的第一和第二通路实现所述两个电极之间的电连接；以及所述金属层上的至少一个布线层，其具有第三通路，以通过所述金属层提供分别包括第一及第二电极和与所述集成组件关联的线路或电源终端之间的电连接。
本发明进一步提供了一种用于减少组件中的嵌入式电容引起的电感噪音的方法，该方法包括：在组件的核芯层中提供嵌入在其中的至少一个电容，每个嵌入式电容具有多对第一和第二电极，所有电极沿着电容的两个相对侧线均匀排列，该多对第一和第二电极一致地散开在嵌入式电容的相对两侧；在每个所述核芯层中形成多组第一和第二通路，所述通路分别散开在每个嵌入式电容的所述多对电极上；在每个嵌入式电容上面的所述核芯层上提供金属层，所述金属层具有含有多个金属条、施加电源供电电压和接地参考电压中的一个的第一部分以及分别与所述条电隔离并环绕所述多个条、施加电源供电电压和接地参考电压中的另外一个的第二部分，该金属条被放置以便每个金属条覆盖单个电极对的第一电极和相邻电极对的第二电极并且分别接触与其相关的第一和第二通路；以及在所述金属层上提供中间级连接层，其中的多组第三通路相对于平面视图布局来说散开在嵌入式电容的中心上，以便多组第三通路分别在接触多个金属条的单独一个与接触所述第二部分之间交替。
另外，本发明还提供了一种具有组件部件的计算机系统，该组件部件包括载体基片，所述载体基片上的组件和所述组件中的至少一个集成电路，所述组件包括：具有至少一个电容嵌入在其中的核芯层，每个所述电容具有多对连续排列的第一和第二电极，所有电极沿着电容的两个相对侧线均匀排列，所述核芯层具有散开在多对电极上并连接到多对电极的多组第一和第二通路；所述核芯层上的金属层，其覆盖至少一个电容中的每一个，且由第一部分和第二部分组成，第一部分包括至少一个金属条，其施加第一电位和第二电位中的一个，第二部分分别与所述至少一个金属条电隔离，其施加第一电位和第二电位中的另一个，分别向该第一部分和该第二部分施加地电压和电源电压，所述至少一个金属条散开以便每个金属条覆盖单对电极的第一电极和邻近对电极的第二电极并且通过分别与其相关的第一和第二通路来实现它们之间的相互电连接；和所述金属层上的至少一个布线层，其具有第三通路以通过所述金属层提供包括第一及第二电极和与所述组件部件相关的布线或电源终端之间的电连接。
附图说明
根据上述的并通过下面结合附图对具体实施例和权利要求的描述，本发明将变得更加清楚和被更好的理解，所有这些形成了本发明的公开部分。尽管上述的内容和下面将记载的和图示所公开的内容都集中公开了本发明具体的实施例，应当清楚地理解本发明仅仅通过图示和实施例来说明，但并不限于此。本发明的精神和范围仅仅由附带的权利要求所限制。
下面对附图做简要的描述，其中：
图1A和1B分别示出了组件中的嵌入式电容部件的侧面视图和俯视图；
图2A和2B分别显示了根据本发明的在具有最优化通路设计布置的组件中的嵌入式电容部件的侧面视图和俯视图；
图3示出了根据本发明的一个实施例的组件部件中的电容的布置；
图4示出了根据本发明的另一个实施例的组件部件中的电容的布置；
图5示出了根据本发明其他实施例的组件部件中的电容的布置；
图6示出了用于本发明的通用计算机系统；
图7示出了根据本发明的嵌入式电容的最优化通路布置设计的方法。
详细描述
在开始本发明的细节描述之前，下面的阐述是恰当的。在对实施例的细节描述中，就与本发明相关的同样内容来说，应当注意同样的参考数字/符号，如果存在，则在不同的图例中被用来指明相同的，对应的或者相似的部分。更进一步，附图没有画成标准的，并且在实施例中是固有的或与之有关的众所周知的电源线路以及其他电路和/或组件部分，也没有被完全显示在本发明各种实施例中，这是为了图例和讨论的简明，并且也不会使本发明变得不清楚。而且，用框图显示本发明的各种实施例也是为了避免使本发明不清楚，而且也考虑到实现框图中装置的具体细节是高度依赖于本发明被实施的平台，例如，在本领域技术人员范围内的具体平台。
尽管实施例公开了用在电子组件中的嵌入式陶瓷电容和在中间层连接中使用激光通路的特征，但并不能认为本发明就限于此。而且，本发明也不应当被认为限制在仅仅是下面所描述的这些组件和处理器部件的类型。而且，任何关于处理器的引用也应当理解为包括中央处理器单元(CPU)，微处理器，处理器芯片，微处理器芯片，计算机芯片及类似的芯片。更进一步，在说明书中涉及到“一个实施例”及类似用语或者是“实施例”及类似用语指的是与包括在本发明至少一个实施例中的实施例相关的具体特征，结构，或者是特征描述。在说明书的很多位置出现的短语“在一个实施例中”并不涉及相同的实施例。
图1A显示了组件中电容部件的侧面视图，并且图1B显示了由布线层160的一侧看到的电容部件的俯视图。在图1A显示的电容部件100中，组件180的核芯层110包含一个或多个电容120，这些电容分别作为旁路电容可操作地耦合，以便于分离电源噪音信号。这些电容可以是陶瓷电容，它们通常是有多对电极的多层片形电容。在下文所述的实施例中，每个嵌入式陶瓷电容具有四对第一和第二电极130，其中相邻设置的电极对被相反地分别施加第一电位和参考电位，其中第一电位是直流电源供电电位以及第二是参考电位(例如，电路接地电位)。例如，假设包括第一电极131和第二电极132的第一对电极分别施加电源供电电位(PWR)和接地(GRND)电位，包括第一电极133和第二电极134的相邻设置的电极对分别施加接地电位和电源供电电位。与这些一致的是，第三对电极的第一电极和第二电极135和136分别施加电源供电电位和接地电位，此时第四对电极的第一电极137和第二电极138分别施加接地电位和电源供电电位，这些电位可以由附加在组件上的电路系统的电源提供。
电源供电电压和地电位的应用通过单个电极130(131至138)接触到金属层150的各个电源和接地条151到158产生。采用上述讨论的电源电压和接地电压惯例，金属条151，154，155和158对应于电源条，而金属条152，153，156和157对应于接地条。按照惯例也可以有选择地应用下面的情况：第一对电极的第一电极132施加地电位而第一对电极的第二电极132施加电源电位，以此类推。布线层160中的通路170(171至178)通过金属层150将多对电极130连接到与组件相关的布线或电源终端。
单个的电容电极对与各自覆盖的电源和接地条之间的电连接之间通过与之连接的单组第一和第二通路140起作用。例如，电源提供电压(PWR)到第一对电极的电极131的应用通过将电源条(PWR)151连接到第一组的第一通路束141。同样，通过将接地条(GRND)152电连接到第一组的第二通路束142，接地参考施加到第一对的第二电极132。通过单个通路束143至148，其他电极对(例如：第二至第四对)的第一和第二电极与电源(PWR)和接地(GRND)条之间的类似的电连接或接触连接也起作用。
布线层160既可以是与组件180的多层布线层相关的中间级通路连接层也可以是直接连接到例如处理器管芯或芯片的集成电路管芯或芯片上的中间级通路连接层，尽管不限于此。从电源和接地金属条的平面布局视图以及与之连接的通路布置中可以看出，在布线层160(例如，电介质连接层)中的通路被放置得远离嵌入式电容的核芯部分中心。在努力获得用于嵌入式电容的最优化通路放置设计中，尤其是与用于包含处理器和存储器的高性能集成电路的组件部件的有关，尽管不限于此，本发明已经确定通路170(171至178)的位置远离电容120将导致电感噪音(磁通量和大面积线圈的存在)。这些对于集成电路中总的电源分配(PDS)阻抗电平是有害的。
显示在图1A和1B中的多端嵌入式片形电容(ECC)120，代表多个放置在集成电路部件中的旁路电容中的一个，这些旁路电容对于在开启电源期间以及当电路系统处于操作模式时的噪音信号的电源去耦合是有效的。这些电容被用来阻止电压滑落到低于一些预定的参考值(例如，由稳压模式(VRM)设置的典型值)。例如，当处理器在开始接通电源时，它需要迅速而大量的电流。这些旁路电容(电源去耦合器)阻止供电电压滑落，尤其是在开启电源期间。这就是说，被安置在组件中的各个位置上的这些旁路电容用于在电源/接地线(或电源/地表面)中的电流瞬变出现时维持电压电平以确保集成电路的高性能操作。
当高性能集成电路的频率和边界速率增加时，包括，例如，在高兆赫兹(MHz)范围甚至超过该范围的同步速率的高性能处理器，在减少系统噪音方面，旁路电容扮演越来越重要的角色。在高端处理器中，作为一个例子，特别希望陶瓷电容在一个合适的低电平上能维持PDS阻抗电平。很多不同类型的陶瓷电容有电介质核芯，其中包括NPO，X7R，X5R和Y5V以及多种规格包括1260，805和603，尽管不限于此。这些和其他公知的陶瓷电容以及其他正在开发的电容都被用在兆赫兹范围甚至超过该范围。然而，随着不断增加频率/时钟速率，尤其是在高性能处理器和类似的处理器中，将这些电容连接到组件部件的方式变得更加关键。也就是说，旁路电容的有效性，尤其是在高端集成电路组件部件中，将受布线和与之连接的通路连接产生的电感的影响而变得下降。因此，过多的交换噪音仍然保持在电源和地线/面上。因此，最小化由与旁路电容相关的连接部件产生的电感很重要。
电流的流动产生电感(电感是作为磁通量存储的能量)。电感可以由简单的绕组或导线或回路来产生。关于回路，随着回路面积的增加(减小)，电感增强(减小)。这对于用作电源去耦器连接的旁路电容来说也是正确的。在图1A和1B所示的例子中，应注意到由于线路170的第一和第二簇之间的相当大的扩展，因此形成了相当大的回路面积，其导致相当大的电感回路和磁通量。例如，形成了下面所述的电感回路：电源条151，通路141，电容120，通路142，和接地面152。通过与此相似的其他连接也能形成这样的回路。而且，通路170(171至178)的存在将对回路产生有效的扩展，这种扩展将导致更大的电感，并且相对应地产生更大的磁通量。有效的回路包括，例如，通路簇171，电源面151，通路141，电容120，通路132，接地面152，通路簇172和其他的电源/接地布线(或电源/接地面)。这些有效回路和类似回路将产生相当大的电感。另外，由金属条本身的存在产生的磁通量也将导致更大的电感噪音。
考虑到图1A和1B的实施例中关于对金属层和通路设计方案的缺点的讨论，本发明人已经获得了一个改善的设计方案，该方案中将旁路电容连接到组件中。该设计方案将参考图2A和2B的实施例作更进一步的描述。
图2A是在组件280中嵌入式集成电容电路图的侧面示意图以及图2B是其俯视图，这两幅图显示了根据本发明的最优化通路放置设计方案的实施例。
组件280可以是计算机系统中的集成电路组件。该集成电路组件本身可以是处理器组件，其上面至少安装一个处理器管芯并且在该实施例中处理器管芯也可以是各种倒装片。该组件也可以是印刷电路板(PCB)，或者对于其他情况，可以是其上面安装有处理器管芯或其他高速率电路系统的主板。除了PCB或主板，该部件可以是，尽管不限于此，高速率有机封装，例如有机表面栅格阵列(OLGA)、倒装片引脚栅格阵列(FCPGA)、和插件。本申请中的组件涉及在其中嵌入有旁路电容的组件部件的那部分。
为了根据图2A和2B中显示的实施例解释本发明，与图1A和1B中的实施例相似类型的组件和其材料被假设，尽管不限于此。也就是说，至少一个电容(例如，可以是陶瓷电容的多层芯片电容，尽管不限于此)嵌入在组件的核芯层210，该核芯层可以是例如用环氧树脂材料(例如，标准PCB材料是FR-4环氧树脂玻璃，聚酰亚胺玻璃，苯并环丁烯，聚四氟乙烯，其他环氧树脂，或类似的材料)制成的有机基片。嵌入式电容220由核芯部分231和多对电极230(231至238)所表示，并沿着与它相对侧面均匀的布置。在该实施例中，也有四对电极，这其中231，233，235和237表示多对电极中的第一电极并且标号232，234，236和238表示多对电极中的第二电极。为了讨论，在嵌入式电容220中假设231-232表示第一对电极，233-234表示第二对电极，235-236表示第三对以及237-238表示第四对电极。在这种布置下，第一和第三对电极有同样的偏压通过而第二和第四对电极也有同样的偏压通过，但是第一对和第二对电极的偏压分别是相反的。
假设嵌入式电容220作为旁路电容连接，与上面描述的实施例相同，电源电压和接地电压通过金属层250和多组第一、第二通路240(241-248)施加到四对电极中的每个电极。与图1中所示的与每个电极相关的单个金属条的布置不同(其产生电容的平面视图的外部通路的放置)，与每个嵌入式电容邻近的金属层的该部分由包括至少一个金属条(在本实施例中包括金属条251和金属条252)的第一部分和与多个金属条电隔离的第二部分253组成。更特别的是，包括金属条251和252的第一部分由金属层250形成，并且该金属层与对应于第二部分253的金属层相同。每个金属条251和252(这里，也作为电源条连接)构成金属层的第一部分并且通过环绕它们的空心环254与第二部分253空间隔离以便实现部分253与每个电源条连接251和252之间的电隔离。围绕每个对角线型金属条的电隔离空间区域254具有与该金属条一致的形状。为了避免在金属条(施加了电源电压)和充当接地面的金属部分253之间的接触，这样的电隔离是必要的。(可选择的，部分253可以充当电源面并且金属条251和252可以连接到地电位上。)
在图2B中，每个金属条(电源条连接)被扩展以致其反端(例如，末端部分)由此覆盖不同电容对电极中的第一电极和与此对相紧邻的的电极对中的第二电极。通过以图2B所示的方式实现该金属层，通过分别与两电极关联的第一和第二通路，可以实现那两个电极相互之间的相互电连接。例如，沿对角扩展的金属条251有相对的端点，这些端点以下列方式覆盖第一电极对中的第一电极231和第二电极对中的第二电极234：通过第一通路连接第一电极231、并且通过第二通路244连接第二电极234，以允许这两个电极之间的相互电连接。以同样的方式，金属条(电源条连接)252通过第一通路簇245连接第三对电极的第一电极235并且通过第二通路簇248连接第四对电极中的第二电极238，从而将第三对电极的第一电极235与第四对电极的第二电极238互相连接。除此之外，如在图2B中所详细描述，显示在图2B中的四对电极中剩下的另外四个电极通过第一或第二通路簇电连接到地面253。因此，如图1A和1B所描述的那样，参考图2A和2B中的实施例，实现了用于旁路电容220的相同的类型的电源/接地连接偏压布置。即，电极231和234以及235和238施加电源电压(例如，与组件部件相关的电路电源供电)，而终端232，233，236和237施加地面参考电压(例如，地电压)。应注意到：对于电容具有偶数对电极的离散嵌入式电容，例如，显示在该实施例中的四对第一和第二电极，金属条的数量可以等于电极数的一半。
如上所述，陶瓷片形电容是公知的并且已经用于作为旁路电容对噪音信号的电源去耦合起作用。然而，这里公开了一种嵌入该电容的方式，尤其是，参考图2A和2B中实施例所示的那样，显然是一种新颖的方法。
作为如图2B所示的那样对金属条布置处理的结果，布线层260中的第三通路270提供到相关于组件部件的其他线路或电源端的电连接，该第三通道被作为跨过嵌入式电容的中心的多组第三通路。在该实施例中，多组第三通路(271，272，273，274，275)通过核芯部分的中心(在陶瓷电容的电极之间)使得每组接头是单独的电源金属片或接地面253。例如，通路组271以簇的形式排列并且与接地面253接触，通路组272以簇的形式排列并且接触金属片251，它们分别通过通路组241和244互相电连接到电极231和234。以簇的形式排列的第三通路273以及以簇的形式排列的第三通路275与通路271有相同的布置。以簇的形式排列的第三通路274被定位以便于实现在其任何一端到金属条252的接触，该金属条分别通过第一和第二通路组245和248使电极235与238之间相互电连接。通过这样的通路放置设计方案，结合电源金属条的形成，例如显示在图2B中的实施例，尽管不限于此，与公知/惯例的设计方案相比，以及与上面讨论的在图1A和1B所示的实施例中的通路放置方法相比，得到了相当低的有效回路电感。
顺便提及，电容的每个末端可以连接一个，两个或三个，或者就这种情况而言可以连接和终端侧允许的一样多的通路，以降低连接的电阻和电感噪音。同样的，第三通路271-275中的单个组在生产处理允许的情况下尽可能多的集合在一起。在第一，第二和第三通路簇中的每一簇通路数基于允许的通路间距和电极的大小以及金属片对角线部分的长度被限制。而且，除了将第三通路簇放置在由电容覆盖的区域中央以外，将第一和第二通路簇更近地靠近电容座的内部边缘以便更多地减小有效电感线圈的尺寸也是有利的(电容座涉及电极231-238自身)。
对于电容本身，它放置在组件280内部，或者更具体的，位于核芯层内部，其中核芯层可以是聚酰亚胺基片，或就这种情况而言，可以是用于PCB，主板，集成电路组件或集成电路管芯(例如处理器管芯)的任何公知类型的基片材料，尽管不限于此。特别是，如图7中的处理过程所示，OEM(卖方或原始设备生产商)首先将电容嵌入到组件的核芯层中(图7中的701)。这可以由公知的在组件基片的核芯层上切孔以便将电容安置在其中的方法来实现。该嵌入式电容具有环绕它形成的密封体和电介质，该电介质放置在电容上面的孔中以便使电容保持到位。紧接着，通过每个电容电极板上的核芯层210的前面形成通路(702)。作为一个例子，这些通路可以是激光通路，尽管不限于此。例如，尽管不限于此，一旦电容被完全嵌入到核芯层中，通过在电介质层上激光打孔形成孔，以将电容板暴露给在电介质层上的金属层250。之后这些激光孔被电镀而形成激光通路。激光通路代表一种公知类型的通路(或微通路)形成技术的示例(实际上也有很多公知的不同的处理方法用于产生激光通路)。接下来对于布线层250的金属条的形成(703)，先在布线层上提供电介质层260，接着是在电容上面的中央的多组第三通路的形成(704)。根据本发明，例如，布线板、包括OLGA和在本领域中是公知的其他类型的有机基片(尽管不限于此)的PCB的生产中可用的工艺，以及有关与制造用于包括高性能/高速处理器的高速率/高性能集成电路的组件部件的制造的工艺，可以应用到优化的通路放置设计的制造中。这种优化的通路放置设计方案对于例如OLGA(有机表面栅格阵列)和FCPGA(倒装片引脚栅格阵列)这样的高性能/高速率组件及其类似的组件是特别有利的，尽管不限于此。
考虑到这样的通路放置设计布局，除了中央放置外，当通路之间的间距减少时，更加提高了性能。而且，例如，包括在每一组271-275中的通路数量应当被最大化并且尽可能地放置到接近电容的中心。然而，当然，通路的数量也被电容尺寸和可用的间距所限制。另外，被延伸通过电容中心并且被用来连接到集成电路电源供电的金属条(电源条连接)，相互耦合到电容核芯的前端。因此，很清楚，与显示在图2A和2B中的布置相关的电流路径产生了比图1A和1B中的实施例所产生的线圈电感面积要小的线圈电感面积。更进一步，由电容上面的金属层中的电流所产生的磁通量与电容中的电流所产生的磁通量有效地相互抵销。由于从核芯层210前端到中间级连接层260前端的通路位于电容的中心，因此这将变得最大化。磁通量的抵消以及达到的更小的整体线圈面积将导致整个电源分配系统的线圈电感更低。
这里强调，根据本发明的优化的通路放置设计，将提供比传统方法中的典型值更低的线圈电感并且在实现诸如参考图2A和2B的设计方案时只有一点或没有额外的费用，尽管不限于此。这就是说，根据图2A和2B的实施例中的设计方案不仅通过优化通路放置设计产生了线圈电感最小化，而且也没有增加实际的花费。线圈电感最小化对于高性能/高速处理器特别有利并且对于下一代处理器连同增加产量更是如此，并且减少了在处理器互连基片中内部需求的旁路电容的数量。增加产量和减少旁路电容的数量将导致生产处理器组件部件的整体费用的降低。
图3显示了例如用于计算机系统(尽管不限于此)的电子组件部件中的例如上面所讨论的类型，尽管不限于此，的一个或多个电容的嵌入。根据这些，组件部件300特征在于容纳在集成电路组件302中的集成电路301。集成电路(IC)301可包括通过接头305电连接到组件302上的一个或多个电路。尽管接头305显示为凸起(球状)类电极，但是，包括但不限于插脚的其他类型的外部电子接头也可以使用。这些电路可充当由组件部件VRM提供电源的预期负载。尽管这里没有显示，但如果使用一个稳压模块，在公知类型的稳压模块中提供的该稳压电源可安装在主板PCB上、其上安装有集成电路系统的集成电路组件上、或甚至安装在插入机构上。
集成电路301可以是使用在服务器或网络系统或其他方面的各种任何目前存在的高性能/高速处理器，也可以是其他类型电路结构，并且也包括上述各种结构的组合。在图3显示的实施例中，集成电路310可以是倒装片安装的处理器，或者可以是多种芯片中的一种，或者是包括高性能/高速率装置或芯片的不同种类型电路的组合，尽管并不限于此。该实施例显示了凸起(球状)安装在集成电路组件302的上表面上的倒装片类型的集成电路。可选择的，集成电路301可以使用其他公知的倒装片技术，或者就这种情况而言，可以是表面安装的芯片，其中它的输入/输出端通过接合线连接到集成电路组件302，用于将芯片的上表面连接到集成电路组件302的上表面的焊接板上。从该实施例中可以看出，例如，为了获得目标电源分配系统阻抗，有必要将大量的嵌入式电容304集成到集成电路组件中。
在图3中，集成组件302连接到位于主板或PCB 303上的插座306上。如果集成电路组件302的插脚307适当地做成与PCB或主板303中的插孔互补，则用于示配(连接集成电路组件320的插脚布局与板303的插孔布局)的插座306是不必要的。这就是说，集成电路组件302使用焊接可以直接实际电连接到板303，例如，球状栅格阵列(BGA)连接或插脚栅格阵列(PGA)连接，尽管不限于此。主板或PCB可以在计算机系统中，尽管不限于此。处理器也可以是控制压缩(collapse)芯片连接(C4)类型。
通过将嵌入式电容结合到如图3所示的电子组件中，尽管不限于此，由包含通路连接的旁路电容连接产生的线圈电感噪音被实质地减少，由此导致整个电源分配系统的改进。在该连接中，当嵌入式电容放置在组件的核芯、集成电路管芯下面及类似的位置时，该嵌入式电容作为电源去耦合器变得尤其有效。
集成电路(IC)组件也可以通过插入机构连接到PCB或主板上，该插入机构充当集成电路组件接头与板上的接头之间的空间接口。如果电子组件部件使用可以被认为是另外的布线基片的插入机构，用于实现瞬态信号的电源去耦合作用的旁路电容可被嵌入在其中，例如，嵌入在核芯电介质层中，或者代替被嵌入在集成电路组件本身中，或者旁路电容的分布可以包括既在集成电路组件本身中嵌入一个或多个这样的电容，又在插入机构中也嵌入一个或多个这样的电容。可选择的，依据被厂家(OEM)使用的具体的设计方案，所有的嵌入式电容可以结合到插入机构的核芯层中。
图4显示了用于计算机系统中的电子组件部件400，该部件使用了插入机构403，用于连接集成电路组件接头406和板的接头404(插座407可要可不要)。这里，尽管凸起电极(球状)406，409和插脚408被图示出，但包括根据本发明的嵌入式电容的电子组件部件，也可以连同组件和板、插入结构和具有例如上面讨论的不同类型的外部电极连接的类似结构一起使用。同样的，如图所示的凸起(倒装片)安装的集成电路401，不应当被限制按照这样来构造。数字405和410表示可以组合到集成电路组件402，插入机构403或者两者的嵌入式电容。
图5显示了根据本发明的电子组件部件，其特征在于包括有机表面栅格阵列(OLGA)组件510，其结合了嵌入式电容502，每个电容都有如图2A和2B所示的连接布置，尽管不限于此。OLGA部件有安装在集成电路中的倒装芯片，该芯片可以是高性能/高频率处理器503。OLGA元件501是安装在主板504上的凸起(球状)。安装在处理器503后面的505可提供热处理(例如，作为散热器)。关于OLGA封装技术，它们主要涉及最近开发的以高兆赫兹(MHz)时钟速率甚至更高速率运行的高性能/高频率处理器，并且它们尤其在服务器等中使用的处理器中有优势。OLGA封装技术最近已经开发出来并且对于封装技术领域的技术人员来说是公知的。可选择的，封装基片501可以是倒装片插脚栅格阵列(FCPGA)，或者就这种情况而言，其他球状栅格阵列(BGA)类型或插脚栅格阵列(PGA)类型可以被使用，尽管不限于此。
在图3和4中描述的集成电路组件和插入机构可以连接到PCB或主板，由此形成计算机系统的一部分，例如通用计算机系统，尽管不限于此。
图6显示了根据本发明的通用计算机系统600，它包括一个或多个嵌入式电容，根据本发明的各种实施例来看这是必要的。计算机系统600安放在PCB或主板601上并且包括至少一条总线602，处理器(例如微处理器芯片)603，可以包含或不包含插入机构和插座的集成电路组件604，电源供电信号发生器605，和存储器606。该组件和/或插入机构604将处理器603电连接到总线602上以便在处理器603与连接到总线602上的电路或设备之间传送电源供电信号和非电源供电信号(例如，数据信号，控制信号，地址信号，等等)。
应当理解，根据本发明，包含嵌入式电容部件的计算机，不必限制到图6所示的那样。例如，处理器603可以通过分开的总线连接到存储器606和电源供电信号发生器并且该计算机系统可以如图6所示的那样包括一个或多个如此分离的部分。如上所述，除了PC板或主板601外，电源供电信号发生器可以放置于其他装置上面。
本发明特别涉及通路和电源条布置设计以及结合作为旁路电容以用于去耦合瞬态噪音信号且最小化电感线圈噪音信号的嵌入式电容，否则，这些噪音信号能反向影响用于组件部件的PDS目标阻抗。与实际的嵌入处理相关的特定处理容易应用到卖主(OEM)构成的方案中。也应当理解，嵌入式电容没有必要限制到该申请上面所述的类型中。由于本发明特别涉及最小化由实际的嵌入式电容及其连接到电源/接地面、供电布线以及其他布线连接产生的电感噪音，因此已经存在的甚至将要开发的其他类型的电容也可应用。也应当理解嵌入式电没有必要限制为作为旁路电容被连接用于分离供电线中的噪音信号的电容，也可以是含有使用通路放置贯穿基片的电极连接的其他电容。
这里对实施例的描述进行总结。尽管本发明参考其中大量的示例性实施例进行了描述，应当理解由本领域技术人员设计的无数其他修改和实施例都将落入本发明的精神和范围中。更特别的是，对上述公开的内容，附图和附属的权利要求中的从属合并放置的组成部分和/或放置进行可能的合理的变化和修改也没有脱离本发明的精神。例如，多个集成电路管芯可以安装在单个组件基片上并且多个组件基片可以安装在PCB或主板以及类似的装置上。而且，集成电路管芯(芯片)的类型，特征和设计可能影响各种组成部分和旁路电容的位置、电容的选择以及其他方面的实现。更进一步，可以使用各种各样的材料，元件类型和实现技术。

Claims (43)

1.一种组件中的电容部件，包括：
嵌入在组件的核芯层中的至少一个电容，每个嵌入电容具有多对第一和第二电极，所有电极都沿着电容的两个相对侧线均匀排列，并且所述核芯层具有散开到所述多对电极并分别连接到多对电极的多组第一和第二通路；
所述核芯层上的金属层，其覆盖所述至少一个电容中的每一个，且由包括至少一个金属条的第一部分和与所述至少一个金属条电隔离的第二部分组成，分别向该第一部分和该第二部分施加地电压和电源电压，所述至少一个金属条的每一个覆盖单独电极对的第一电极和邻近电极对的第二电极，且通过与两个电极相关的第一和第二通路分别实现所述两个电极之间的相互电连接；和
所述金属层上的布线层，其具有第三通路以通过所述金属层分别提供包括第一与第二电极和与所述组件相关的布线或电源终端之间的电连接。
2.如权利要求1所述的组件中的电容部件，其中所述至少一个电容包括有效地耦合为旁路电容的一个或多个陶瓷电容。
3.如权利要求2所述的组件中的电容部件，其中在每个陶瓷电容上，其第一电极和第二电极位于陶瓷电容核芯部分的各自反向端，并在它们之间形成一致的分配结构。
4.如权利要求3所述的组件中的电容部件，
其中每个陶瓷电容是具有四对第一和第二电极的多层芯片电容，和
其中所述至少一个金属条由两个金属条组成。
5.如权利要求3所述的组件中的电容部件，其中所述至少一个金属条包括多条金属条。
6.如权利要求5所述的组件中的电容部件，其中所述连接层中的所述第三通路由相对于平面视图布局来说散开在所述陶瓷电容的核芯部分的中央上的多组第三通路组成，每组第三通路被定位以便产生由第三通路到所述第二部分或到金属条的相互接触。
7.如权利要求6所述的组件中的电容部件，其中所述多组第三通路被排列，以便邻近的连续组在接触单独的金属条和接触所述第二部分之间交替，以分别提供通过它们的中间层电连接，即在所述组件中从奇数电极对的第一电极和偶数电极对的第二电极到布线或电源终端之一施加电源供电电压，和在所述组件中从偶数电极对的第一电极和奇数电极对的第二电极到布线或电源终端的另外一个施加参考电压。
8.如权利要求1所述的组件中的电容部件，其中所述至少一个金属条包括多个金属条。
9.如权利要求8所述的组件中的电容部件，其中所述连接层是包含在组件中的多层布线基片的中间级布线连接层。
10.如权利要求8所述的组件中的电容部件，其中所述多个金属条分别通常施加第一电位和第二电位中的一个，并且所述第二部分施加第一和第二电位中的另一个。
11.如权利要求10所述的组件中的电容部件，其中所述第一电位是电源电位并且所述第二电位是参考电位。
12.如权利要求1所述的组件中的电容部件，其中所述组件是集成电路IC组件，在电脑系统中，一个或多个集成电路安装在该组件上。
13.如权利要求12所述的组件中的电容部件，其中所述集成电路组件是安装了处理器管芯的组件。
14.如权利要求1所述的组件中的电容部件，其中所述组件包括印刷电路板PCB、主板、有机表面栅格阵列OLGA、倒装片引脚栅极阵列FCPGA和插入机构之一。
15.如权利要求8所述的组件中的电容部件，其中所述多对第一和第二电极被排列，以便第一电极一致地散开在嵌入式电容的一侧，并且第二电极也同样地散开在电容的第二相反侧；并且
其中所述多个金属条是窄型金属条，其散开以便每个金属条沿对角线扩展，使得其中的相反端充当通路平台，这些通路平台覆盖在单个电极对的第一电极和邻近的连续电极对的第二电极上，并且分别使与其相关的第一和第二通路在所述通路平台上连接起来。
16.如权利要求15所述的组件中的电容部件，其中所述连接层中的所述第三通路由相对于平面视图布局来说分别散开在所述多对第一和第二电极中的连续布置的第一和第二电极之间的嵌入式电容的中央上的多组第三通路组成；并且
其中所述多组第三通路被排列，以便邻近放置的组在接触单独的金属条和接触所述第二部分之间交替，以分别提供通过它们的中间层电连接，即在所述组件中从奇数电极对的第一电极和偶数电极对的第二电极到布线或电源终端之一施加直流电压供电，和在所述组件中从偶数电极对的第一电极和奇数电极对的第二电极到布线或电源终端的另外之一施加参考电压。
17.如权利要求16所述的组件中的电容部件，其中每组第三通路包括紧密聚集的第三通路的阵列，该阵列沿着每个金属条的对角线延伸。
18.一种电子组件部件，包括载体基片、所述载体基片上的组件和所述组件上的至少一个集成电路，所述组件包括：
具有至少一个电容嵌入在其中的核芯层，每个所述电容具有多对连续排列的第一和第二电极，所有电容都沿着电容的两个相对侧线均匀排列，所述核芯层具有散开在多对电极上并连接到多对电极的多组第一和第二通路；
所述核芯层上的金属层，其覆盖至少一个电容中的每一个，且由第一部分和第二部分组成，第一部分包括至少一个金属条，其施加第一电位和第二电位中的一个，第二部分分别与所述至少一个金属条电隔离，其施加第一电位和第二电位中的另一个，分别向该第一部分和该第二部分施加地电压和电源电压，所述至少一个金属条散开以便每个金属条覆盖单对电极的第一电极和邻近对电极的第二电极并且通过分别与两个电极相关的第一和第二通路来实现所述两个电极之间的相互电连接；和
所述金属层上的至少一个布线层，其具有第三通路以通过所述金属层提供包括第一及第二电极和与所述组件部件相关的布线或电源终端之间的电连接。
19.如权利要求18所述的电子组件部件，其中所述至少一个电容包括一个或多个旁路电容，每个旁路电容都耦合以保持与所述组件部件相关的稳定的无噪声的预置操作电压。
20.如权利要求19所述的电子组件部件，其中所述一个或多个旁路电容分别是多层芯片电容。
21.如权利要求18所述的电子组件部件，其中所述至少一个电容包括一个或多个分别有效地耦合为旁路电容的陶瓷电容。
22.如权利要求18所述的电子组件部件，
其中所述至少一个金属条包括多个金属条，和
其中所述至少一个布线层中的第三通路由相对于平面视图布局来说散开在所述嵌入式电容的中央上的多组第三通路组成。
23.如权利要求22所述的电子组件部件，其中所述多组第三通路被排列，以便邻近放置的组在接触单独的金属条和接触所述第二部分之间交替，以提供通过它们的中间层电连接，即在所述组件部件中从奇数电极对的第一电极和偶数电极对的第二电极到布线或电源终端之一交替，以及在所述组件部件中从偶数电极对的第一电极和奇数电极对的第二电极到布线或电源终端的另外一个交替。
24.如权利要求23所述的电子组件部件，其中所述至少一个布线层包括多层布线层，其中最里面的层是包括至少所述第三通路以提供中间层连接的中间级电介质层。
25.如权利要求24所述的电子组件部件，其中所述布线或电源终端由嵌入到所述多层布线层中的至少一个线路轨迹和电源供电面组成。
26.如权利要求24所述的电子组件部件，其中所述第一电位是电源电位和所述第二电位是参考电位。
27.如权利要求18所述的电子组件部件，其中所述组件包括集成电路IC组件。
28.如权利要求27所述的电子组件部件，其中所述组件是安装了处理器管芯的组件。
29.如权利要求18所述的电子组件部件，其中所述组件包括印刷电路板PCB、有机表面栅格阵列OLGA，倒装片引脚栅格阵列FCPGA和插入机构之一。
30.如权利要求18所述的电子组件部件，
其中每个嵌入式电容的所述多对第一和第二电极被排列，以便第一电极一致地散开在嵌入式电容的一侧，并且第二电极同样也散开在电容的第二相反侧，
其中所述至少一个金属条包括多个金属条，并且
其中所述多个金属条是窄型金属条，其散开以便每个条沿对角线扩展的，使得其中的相反端充当通路平台，这些通路平台覆盖在单个电极对的第一电极和邻近的连续电极对的第二电极上，并且分别使与其相关的第一和第二通路在所述通路平台上实现连接。
31.如权利要求30所述的电子组件部件，其中所述布线层中的第三通路由相对于平面视图布局来说散开在所述多对第一和第二电极中的连续布置的第一和第二电极之间的电容的中央上的多组第三通路组成，并且
其中所述多组第三通路被排列，以便邻近放置的组在接触单独的金属条和接触所述第二部分之间交替，以分别提供通过它们的中间层电连接，即在所述组件部件中从奇数电极对的第一电极和偶数电极对的第二电极到布线或电源终端之一交替，以及在所述组件部件中从偶数电极对的第一电极和奇数电极对的第二电极到布线或其他电源终端的相似其他之一交替。
32.如权利要求31所述的电子组件部件，其中所述至少一个电容包括分别有效地耦合为旁路电容的一个或多个陶瓷电容。
33.如权利要求32所述的电子组件部件，其中所述第一部分的所述多个条分别施加电源电位，并且所述第二部分施加参考电位。
34.如权利要求31所述的电子组件部件，其中每组第三通路包括紧密聚集的通路阵列，该阵列沿着每个金属条的对角线延伸方向定向。
35.一种在集成电路组件中的具有用来减小电感噪音的优化通路放置的嵌入式电容部件，该嵌入式电容部件包括：
至少一个嵌入在组件核芯层中的电容，每个嵌入式电容具有多对第一和第二电极，所有电极沿着电容的两个相对侧线均匀排列，并且所述核芯层具有分别散开在所述多对电极上并连接到所述多对电极的多组第一和第二通路；
所述核芯层上的金属层，其覆盖所述至少一个电容的每一个，并由至少包含一个金属条的第一部分和与所述的至少一个金属条电分离的第二部分组成，分别向该第一部分和该第二部分施加地电压和电源电压，每个所述至少一个金属条覆盖单个电极对的第一电极和相邻电极对的第二电极，并通过分别与两个电极相关的第一和第二通路实现所述两个电极之间的电连接；以及
所述金属层上的至少一个布线层，其具有第三通路，以通过所述金属层提供分别包括第一及第二电极和与所述集成组件关联的线路或电源终端之间的电连接。
36.如权利要求35所述的嵌入式电容部件，其中所述至少一个金属条包括用于每个所述至少一个电容的多个条。
37.如权利要求36所述的嵌入式电容部件，其中所述布线层中的第三通路由相对于平面视图布局来说散开在嵌入式电容的中心上的多组第三通路组成，并且
其中所述多组第三通路被排列，以便邻近放置的组在接触单独的金属条和接触所述第二部分之间交替，以分别提供通过它们的中间层电连接，即在所述组件中从奇数电极对的第一电极和偶数电极对的第二电极到布线或电源终端之一交替，以及在所述组件中从偶数电极对的第一电极和奇数电极对的第二电极到布线或其他终端的另外一个交替。
38.如权利要求37所述的嵌入式电容部件，
其中所述多个金属条是窄型金属条，其散开以便每个条沿对角线扩展的，使得其中的相反端充当通路平台，这些通路平台覆盖在单个电极对的第一电极和邻近的连续电极对的第二电极上，并且分别使与其相关的第一和第二通路在所述通路平台上实现连接；并且
其中每组第三通路包括紧密聚集的多个通路阵列，该阵列沿着每个金属条的对角线延伸方向定向。
39.一种方法，用于减少组件中的嵌入式电容引起的电感噪音，该方法包括：
在组件的核芯层中提供嵌入在其中的至少一个电容，每个嵌入式电容具有多对第一和第二电极，所有电极沿着电容的两个相对侧线均匀排列，该多对第一和第二电极一致地散开在嵌入式电容的相对两侧；
在每个所述核芯层中形成多组第一和第二通路，所述通路分别散开在每个嵌入式电容的所述多对电极上；
在每个嵌入式电容上面的所述核芯层上提供金属层，所述金属层具有含有多个金属条、施加电源供电电压和接地参考电压中的一个的第一部分以及分别与所述条电隔离并环绕所述多个条、施加电源供电电压和接地参考电压中的另外一个的第二部分，该金属条被放置以便每个金属条覆盖单个电极对的第一电极和相邻电极对的第二电极并且分别接触与其相关的第一和第二通路；以及
在所述金属层上提供中间级连接层，其中的多组第三通路相对于平面视图布局来说散开在嵌入式电容的中心上，以便多组第三通路分别在接触多个金属条的单独一个与接触所述第二部分之间交替。
40.如权利要求39所述的方法，其中每个金属条是窄型的并且沿对角线伸展以便其相反端充当通路平台，这些通路平台覆盖单个电极对的第一电极和邻近的连续电极对的第二电极并且分别使与其相关的第一和第二通路在所述通路平台上实现连接。
41.一种具有组件部件的计算机系统，该组件部件包括载体基片，所述载体基片上的组件和所述组件中的至少一个集成电路，所述组件包括：
具有至少一个电容嵌入在其中的核芯层，每个所述电容具有多对连续排列的第一和第二电极，所有电极沿着电容的两个相对侧线均匀排列，所述核芯层具有散开在多对电极上并连接到多对电极的多组第一和第二通路；
所述核芯层上的金属层，其覆盖至少一个电容中的每一个，且由第一部分和第二部分组成，第一部分包括至少一个金属条，其施加第一电位和第二电位中的一个，第二部分分别与所述至少一个金属条电隔离，其施加第一电位和第二电位中的另一个，分别向该第一部分和该第二部分施加地电压和电源电压，所述至少一个金属条散开以便每个金属条覆盖单对电极的第一电极和邻近对电极的第二电极并且通过分别与其相关的第一和第二通路来实现它们之间的相互电连接；和
所述金属层上的至少一个布线层，其具有第三通路以通过所述金属层提供包括第一及第二电极和与所述组件部件相关的布线或电源终端之间的电连接。
42.如权利要求41所述的计算机系统，其中所述至少一个电容包括分别有效地耦合为旁路电容的一个或多个陶瓷电容。
43.如权利要求41所述的计算机系统，
其中所述组件是至少安装有处理器管芯的组件，并且
其中所述组件包括印刷电路板PCB，有机表面栅格阵列OLGA，倒装片插脚栅格阵列FCPGA和插入机构中的一种。
CNB018096018A 2000-06-30 2001-06-14 组件中的嵌入式电容部件 Expired - Fee Related CN100442501C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/606,531 US6346743B1 (en) 2000-06-30 2000-06-30 Embedded capacitor assembly in a package
US09/606,531 2000-06-30

Publications (2)

Publication Number Publication Date
CN1429407A CN1429407A (zh) 2003-07-09
CN100442501C true CN100442501C (zh) 2008-12-10

Family

ID=24428348

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018096018A Expired - Fee Related CN100442501C (zh) 2000-06-30 2001-06-14 组件中的嵌入式电容部件

Country Status (6)

Country Link
US (1) US6346743B1 (zh)
EP (1) EP1295339A2 (zh)
CN (1) CN100442501C (zh)
AU (1) AU2001268504A1 (zh)
MY (1) MY126129A (zh)
WO (1) WO2002003421A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641724A (zh) * 2012-06-01 2015-05-20 伊莱克斯家用产品股份有限公司 一种半桥式感应热发生器和一种用于半桥式感应热发生器的电容器组件

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US7301748B2 (en) 1997-04-08 2007-11-27 Anthony Anthony A Universal energy conditioning interposer with circuit architecture
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US6627999B2 (en) 2000-08-31 2003-09-30 Micron Technology, Inc. Flip-chip with matched signal lines, ground plane and ground bumps adjacent signal bumps
US6462423B1 (en) 2000-08-31 2002-10-08 Micron Technology, Inc. Flip-chip with matched lines and ground plane
US6509640B1 (en) * 2000-09-29 2003-01-21 Intel Corporation Integral capacitor using embedded enclosure for effective electromagnetic radiation reduction
US6685921B2 (en) * 2000-10-25 2004-02-03 The Procter & Gamble Company Dental care compositions
US6532143B2 (en) * 2000-12-29 2003-03-11 Intel Corporation Multiple tier array capacitor
US6888240B2 (en) 2001-04-30 2005-05-03 Intel Corporation High performance, low cost microelectronic circuit package with interposer
US6636416B2 (en) * 2001-06-14 2003-10-21 Intel Corporation Electronic assembly with laterally connected capacitors and manufacturing method
US6586276B2 (en) 2001-07-11 2003-07-01 Intel Corporation Method for fabricating a microelectronic device using wafer-level adhesion layer deposition
US7183658B2 (en) * 2001-09-05 2007-02-27 Intel Corporation Low cost microelectronic circuit package
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
US6653858B2 (en) * 2001-12-12 2003-11-25 Agilent Technologies, Inc. Bypass capacitance localization
US6710444B2 (en) * 2002-03-21 2004-03-23 Intel Corporation Molded substrate stiffener with embedded capacitors
US6632031B1 (en) * 2002-03-28 2003-10-14 Intel Corporation Shunt transient voltage regulator in a processor package, method of making same, and method of using same
US7281866B2 (en) * 2002-03-28 2007-10-16 Intel Corporation Shunt voltage regulator and method of using
US6606237B1 (en) 2002-06-27 2003-08-12 Murata Manufacturing Co., Ltd. Multilayer capacitor, wiring board, decoupling circuit, and high frequency circuit incorporating the same
JP3906767B2 (ja) * 2002-09-03 2007-04-18 株式会社日立製作所 自動車用電子制御装置
US7317622B2 (en) * 2002-12-31 2008-01-08 Intel Corporation Method and apparatus for supplying power to a semiconductor device using a capacitor DC shunt
US20040226735A1 (en) * 2003-05-12 2004-11-18 Ping Wu Method and apparatus for integrated noise decoupling
DE602004004983T2 (de) * 2003-12-05 2007-10-31 NGK Spark Plug Co., Ltd., Nagoya Kondensator und Verfahren zu seiner Herstellung
JP2005286112A (ja) * 2004-03-30 2005-10-13 Airex Inc プリント配線板及びその製造方法
US7268419B2 (en) * 2004-06-17 2007-09-11 Apple Inc. Interposer containing bypass capacitors for reducing voltage noise in an IC device
US7446389B2 (en) * 2004-06-17 2008-11-04 Apple Inc. Semiconductor die package with internal bypass capacitors
US7230317B2 (en) * 2004-09-08 2007-06-12 Intel Corporation Capacitor placement for integrated circuit packages
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
US7778038B2 (en) * 2004-12-21 2010-08-17 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US20060158828A1 (en) * 2004-12-21 2006-07-20 Amey Daniel I Jr Power core devices and methods of making thereof
US7817397B2 (en) 2005-03-01 2010-10-19 X2Y Attenuators, Llc Energy conditioner with tied through electrodes
JP2008537843A (ja) 2005-03-01 2008-09-25 エックストゥーワイ アテニュエイターズ，エルエルシー 内部で重なり合った調整器
US7548432B2 (en) 2005-03-24 2009-06-16 Agency For Science, Technology And Research Embedded capacitor structure
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US20060220177A1 (en) * 2005-03-31 2006-10-05 Palanduz Cengiz A Reduced porosity high-k thin film mixed grains for thin film capacitor applications
US7355836B2 (en) * 2005-06-07 2008-04-08 Intel Corporation Array capacitor for decoupling multiple voltage rails
US20060289976A1 (en) * 2005-06-23 2006-12-28 Intel Corporation Pre-patterned thin film capacitor and method for embedding same in a package substrate
US7621041B2 (en) * 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
JP2007080592A (ja) * 2005-09-12 2007-03-29 Fujitsu Component Ltd 半導体装置実装用ソケット
US7705423B2 (en) * 2005-10-21 2010-04-27 Georgia Tech Research Corporation Device having an array of embedded capacitors for power delivery and decoupling of high speed input/output circuitry of an integrated circuit
US7701052B2 (en) * 2005-10-21 2010-04-20 E. I. Du Pont De Nemours And Company Power core devices
US7456459B2 (en) * 2005-10-21 2008-11-25 Georgia Tech Research Corporation Design of low inductance embedded capacitor layer connections
US7504706B2 (en) * 2005-10-21 2009-03-17 E. I. Du Pont De Nemours Packaging having an array of embedded capacitors for power delivery and decoupling in the mid-frequency range and methods of forming thereof
WO2007054870A1 (en) * 2005-11-08 2007-05-18 Nxp B.V. Trench capacitor device suitable for decoupling applications in high-frequency operation
US7692284B2 (en) * 2005-12-12 2010-04-06 Intel Corporation Package using array capacitor core
US20070145543A1 (en) * 2005-12-28 2007-06-28 Zeng Xiang Y Plating bar design for high speed package design
CN101395683A (zh) 2006-03-07 2009-03-25 X2Y衰减器有限公司 能量调节装置结构
WO2008066028A1 (fr) * 2006-11-30 2008-06-05 Panasonic Corporation Interposeur avec partie passive incorporée
US7847404B1 (en) 2007-03-29 2010-12-07 Integrated Device Technology, Inc. Circuit board assembly and packaged integrated circuit device with power and ground channels
US7902662B2 (en) 2007-04-02 2011-03-08 E.I. Du Pont De Nemours And Company Power core devices and methods of making thereof
US7733627B2 (en) * 2007-09-24 2010-06-08 Wan-Ling Yu Structure of embedded capacitor
US20090296310A1 (en) * 2008-06-03 2009-12-03 Azuma Chikara Chip capacitor precursors, packaged semiconductors, and assembly method for converting the precursors to capacitors
US8555230B2 (en) * 2008-09-19 2013-10-08 The Boeing Company Isolation method and package using a high isolation differential ball grid array (BGA) pattern
US20110011634A1 (en) * 2009-07-14 2011-01-20 Avago Technologies Enterprise IP (Singapore )Pte. Ltd. Circuit package with integrated direct-current (dc) blocking capacitor
CN103746182A (zh) * 2014-01-09 2014-04-23 东莞晶汇半导体有限公司 天线印刷在射频模组表面上的工艺
KR101712928B1 (ko) * 2014-11-12 2017-03-09 삼성전자주식회사 반도체 패키지
US10193442B2 (en) 2016-02-09 2019-01-29 Faraday Semi, LLC Chip embedded power converters
US9872392B2 (en) 2016-06-08 2018-01-16 International Business Machines Corporation Power decoupling attachment
US9986633B2 (en) 2016-06-16 2018-05-29 International Business Machines Corporation Embedding discrete components having variable dimensions in a substrate
US10892105B2 (en) 2017-01-31 2021-01-12 International Business Machines Corporation Multi-layer capacitor package
US10504848B1 (en) * 2019-02-19 2019-12-10 Faraday Semi, Inc. Chip embedded integrated voltage regulator
US11069624B2 (en) 2019-04-17 2021-07-20 Faraday Semi, Inc. Electrical devices and methods of manufacture
US10984957B1 (en) 2019-12-03 2021-04-20 International Business Machines Corporation Printed circuit board embedded capacitor
US11063516B1 (en) 2020-07-29 2021-07-13 Faraday Semi, Inc. Power converters with bootstrap
KR20220023848A (ko) * 2020-08-20 2022-03-03 삼성전자주식회사 반도체 패키지 및 그 제조방법
US11990839B2 (en) 2022-06-21 2024-05-21 Faraday Semi, Inc. Power converters with large duty cycles

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915488A2 (en) * 1997-11-10 1999-05-12 Murata Manufacturing Co., Ltd. Multilayer capacitor

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595654A (ja) * 1982-06-30 1984-01-12 Mitsubishi Electric Corp 半導体装置
JPS6428846A (en) * 1987-07-24 1989-01-31 Hitachi Ltd Socket for ic
JPH02168662A (ja) * 1988-09-07 1990-06-28 Hitachi Ltd チップキャリア
EP0359513A3 (en) * 1988-09-14 1990-12-19 Hitachi, Ltd. Semiconductor chip carrier and method of making it
US5027253A (en) * 1990-04-09 1991-06-25 Ibm Corporation Printed circuit boards and cards having buried thin film capacitors and processing techniques for fabricating said boards and cards
JPH09330864A (ja) * 1996-06-10 1997-12-22 Ge Yokogawa Medical Syst Ltd 複合圧電物質製造方法及び複合圧電物質製造用マスク
US5847951A (en) 1996-12-16 1998-12-08 Dell Usa, L.P. Method and apparatus for voltage regulation within an integrated circuit package
JP2001507867A (ja) * 1996-12-30 2001-06-12 デロシェモント，エル．ピエール 半導体装置用セラミックコンポジットワイヤ構造体及び製造方法
US6075285A (en) * 1997-12-15 2000-06-13 Intel Corporation Semiconductor package substrate with power die
US5939782A (en) 1998-03-03 1999-08-17 Sun Microsystems, Inc. Package construction for integrated circuit chip with bypass capacitor
JP3309813B2 (ja) * 1998-10-06 2002-07-29 株式会社村田製作所 積層コンデンサ
JP3476127B2 (ja) * 1999-05-10 2003-12-10 株式会社村田製作所 積層コンデンサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915488A2 (en) * 1997-11-10 1999-05-12 Murata Manufacturing Co., Ltd. Multilayer capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104641724A (zh) * 2012-06-01 2015-05-20 伊莱克斯家用产品股份有限公司 一种半桥式感应热发生器和一种用于半桥式感应热发生器的电容器组件
US9781775B2 (en) 2012-06-01 2017-10-03 Electrolux Home Products Corporation Nv Half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator

Also Published As

Publication number Publication date
WO2002003421A2 (en) 2002-01-10
EP1295339A2 (en) 2003-03-26
MY126129A (en) 2006-09-29
US6346743B1 (en) 2002-02-12
AU2001268504A1 (en) 2002-01-14
CN1429407A (zh) 2003-07-09
WO2002003421A3 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
CN100442501C (zh) 组件中的嵌入式电容部件
CN1316524C (zh) 多层阵列电容及其制作方法
US6907658B2 (en) Manufacturing methods for an electronic assembly with vertically connected capacitors
US7609501B2 (en) Manufacture including shield structure
US6713860B2 (en) Electronic assembly and system with vertically connected capacitors
US7518248B2 (en) Inductive filters and methods of fabrication therefor
US7615869B2 (en) Memory module with stacked semiconductor devices
JP4195883B2 (ja) 多層モジュール
US7986532B2 (en) Split thin film capacitor for multiple voltages
US6738249B1 (en) Universal energy conditioning interposer with circuit architecture
KR100847936B1 (ko) 풀-그리드 소켓을 가능하게 하는 공간을 가진 어레이커패시터
US6618266B2 (en) Method for high-density, low-via-count, decoupling capacitor placement
CN1327461C (zh) 具有扩展的表面焊接区的电容器及其制造方法
US7875808B2 (en) Embedded capacitor device having a common coupling area
US6437252B2 (en) Method and structure for reducing power noise
US20220192006A1 (en) Electromagnetic (em) field rotation for interconnection between chip and circuit board
EP1577945A2 (en) Module power distribution network
CN115424997A (zh) 集成基板及功率集成电路
JP2002208776A (ja) バイパスコンデンサー付き半導体集積回路搭載用配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081210

Termination date: 20170614