CN106973487A - 一种双层印制电路板及电子设备 - Google Patents

一种双层印制电路板及电子设备 Download PDF

Info

Publication number
CN106973487A
CN106973487A CN201710289632.8A CN201710289632A CN106973487A CN 106973487 A CN106973487 A CN 106973487A CN 201710289632 A CN201710289632 A CN 201710289632A CN 106973487 A CN106973487 A CN 106973487A
Authority
CN
China
Prior art keywords
ground pad
printed circuit
circuit plate
wire
double layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710289632.8A
Other languages
English (en)
Inventor
张坤
许传亭
陈斯伟
冯杰
颜栋卿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JINGCHEN SEMICONDUCTOR (SHANGHAI) CO Ltd
Amlogic Shanghai Co Ltd
Original Assignee
JINGCHEN SEMICONDUCTOR (SHANGHAI) CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JINGCHEN SEMICONDUCTOR (SHANGHAI) CO Ltd filed Critical JINGCHEN SEMICONDUCTOR (SHANGHAI) CO Ltd
Priority to CN201710289632.8A priority Critical patent/CN106973487A/zh
Publication of CN106973487A publication Critical patent/CN106973487A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10212—Programmable component

Abstract

本发明涉及电路板制造技术，尤其涉及一种双层印制电路板，包括主体，主体正面的一顶层以及位于主体背面的一底层，顶层上设置有第一线路布局和第二线路布局；第一线路布局至少包括一第一接地焊盘；第二线路布局至少包括一第二接地焊盘；第一接地焊盘与第二接地焊盘通过一回路连接；回路包括设置于顶层且分别连接第一接地焊盘和第二接地焊盘的第一导线，及设置于底层的第二导线，以及第一导线与第二导线之间，通过一对分别临近于第一线路布局和第二线路布局的过孔导通；以及一种电子设备，包括线路板，该线路板由上述的双层印制电路板形成；上述的技术方案能够在系统芯片和双倍速率存储器之间形成低阻抗的回路。

Description

一种双层印制电路板及电子设备
技术领域
本发明涉及电路板制造技术，尤其涉及一种双层印制电路板及电子设备。
背景技术
PCB(Printed Circuit Board印制电路板，简称PCB)是重要的电子部件，是电子元器件的支撑体，是电子元器件电气连接的载体。
印制电路板从单层发展到双面、多层和挠性，并且仍旧保持着各自的发展趋势。由于不断地向高精度、高密度和高可靠性方向发展，不断缩小体积、减少成本、提高性能，使得印制板在未来电子设备的发展工程中，仍然保持着强大的生命力。
当在印制电路板上集成SOC(System On Chip片上系统芯片，简称SOC)以及DDR(Double Data Rate双倍速率同步动态随机存储器，简称DDR)时，SOC和DDR之间需要构成回路，回路的一部分可以在芯片端形成，但是回路的另一部分需要通过过孔形成，DDR所产生的高频信号因为过孔的高阻抗而受到抑制，限制了DDR的频率的提高。
发明内容
针对上述问题，本发明提出了一种双层印制电路板，包括主体，所述主体正面的一顶层以及位于所述主体背面的一底层，所述顶层上设置有对应一片上系统芯片的第一线路布局和对应至少一个双倍速率存储器芯片的第二线路布局；
其中，
所述第一线路布局至少包括一第一接地焊盘；
所述第二线路布局至少包括一第二接地焊盘；
所述第一接地焊盘与所述第二接地焊盘通过一回路连接；
所述回路包括设置于所述顶层且分别连接所述第一接地焊盘和所述第二接地焊盘的第一导线，及设置于所述底层的第二导线；以及
所述第一导线与所述第二导线之间，通过一对分别临近于所述第一线路布局和所述第二线路布局的过孔导通。
上述双层印制电路板，其中，所述一对过孔包括一第一过孔，所述第一过孔邻近所述第一线路布局设置，并于所述顶层连接所述第一接地焊盘，以及于所述底层连接所述第二导线对应所述第一线路布局的一端。
上述双层印制电路板，其中，所述一对过孔包括一第二过孔，所述第二过孔邻近所述第二线路布局设置，并于所述顶层连接所述第二接地焊盘，以及于所述底层连接所述第二导线对应所述第二线路布局的一端。
上述双层印制电路板，其中，所述第二线路布局对应两个所述双倍速率存储器芯片。
上述双层印制电路板，其中，所述回路设置有18个。
上述双层印制电路板，其中，所述第一线路布局中的所有接地焊盘均通过一所述回路与所述第二线路布局中对应的接地焊盘连接。
上述双层印制电路板，其中，所述顶层和所述底层之间的距离为1.6mm。
上述双层印制电路板，其中，所述双倍速率存储器芯片的工作频率大于600MHz。
上述双层印制电路板，其中，所述线路板由权利要求1-8中任一双层印制电路板形成。
上述双层印制电路板，其中，所述电子设备为电视机机顶盒。
有益效果：本发明在双层印制电路板的顶层上也形成有连线，从而在SOC和DDR之间形成有经过顶层和底层的回路，以极大地降低SOC和DDR之间的回路阻抗。
附图说明
图1为本发明一实施例中双层印制电路板的结构示意图；
图2为本发明一实施例中双层印制电路板的结构示意图；
图3为本发明一实施例中过孔的等效模型；
图4为本发明一实施例中过孔的等效电路图；
图5为本发明一实施例中双层印制电路板的布局示意图。
具体实施方式
下面结合附图和实施例对本发明进行进一步说明。
在一个较佳的实施例中，如图1所示，提出了一种双层印制电路板，包括主体，主体正面的一顶层10以及位于主体背面的一底层20，顶层10上设置有对应一片上系统芯片的第一线路布局lay1和对应至少一个双倍速率存储器芯片的第二线路布局lay2；
其中，
第一线路布局lay1至少包括一第一接地焊盘GP1；
第二线路布局lay2至少包括一第二接地焊盘GP2；
第一接地焊盘GP1与第二接地焊盘GP2通过一回路连接；
该回路可以包括设置于顶层10且分别连接第一接地焊盘GP1和第二接地焊盘GP2的第一导线L1，及设置于底层的第二导线L2；以及
第一导线L1与第二导线L2之间，通过一对分别临近于第一线路布局lay1和第二线路布局lay2的过孔导通。
上述的技术方案中，由于第一线路布局lay1包括第一接地焊盘GP1，第二线路布局lay2包括第二接地焊盘GP2，且第一接地焊盘GP1与第二接地焊盘GP2通过一回路连接，实现了在第一线路布局lay1和第二线路布局lay2之间形成回路，该回路包括设置于顶层10且分别连接第一接地焊盘GP1和第二接地焊盘GP2的第一导线L1，及设置于底层的第二导线L2，即所形成的回路经过了顶层10和底层20，使得SOC和DDR之间的回路阻抗极小。
在一个较佳的实施例中，如图2所示，一对过孔包括一第一过孔via1，第一过孔via1邻近第一线路布局lay1设置，并于顶层10连接第一接地焊盘PD1，以及于底层20连接第二导线L2对应第一线路布局lay1的一端。
在一个较佳的实施例中，一对过孔包括一第二过孔via2，第二过孔via2邻近第二线路布局lay2设置，并于顶层10连接第二接地焊盘PD2，以及于底层20连接第二导线L2对应第二线路布局lay2的一端。
上述技术方案中，过孔的等效模型可以如图3所示，图3中AA1可以为隔离区的边缘，直径用D1表示，AA2可以是过孔周围的焊盘区的边缘，直径用D2表示；过孔的等效电路可以如图4所示。
在一个较佳的实施例中，第二线路布局对应两个双倍速率存储器芯片。
上述实施例中，如图5所示，优选地，回路可以设置有18个，但这只是一种优选的情况，不应视为是对本发明的限制。
上述实施例中，优选地，第一线路布局中的所有接地焊盘均通过一回路与第二线路布局中对应的接地焊盘连接。
在一个较佳的实施例中，顶层10和底层20之间的距离为可以1.6mm，但这只是一种优选的情况，不应视为是对本发明的限制。
在一个较佳的实施例中，双倍速率存储器芯片的工作频率大于600MHz，例如可以是610MHz，或620MHz，或650MHz，或680MHz，或720MHz，或其他频率。
在一个较佳的实施例中，还提出了一种电子设备，包括线路板，其中，该线路板由上述实施例中任一双层印制电路板形成。
在一个较佳的实施例中，该电子设备可以为电视机机顶盒，也可以是具有DDR高速信号器件的其他产品，电视机机顶盒仅作为一种优选的情况，不应视为是对本发明的限制。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (10)

1.一种双层印制电路板，包括主体，所述主体正面的一顶层以及位于所述主体背面的一底层，所述顶层上设置有对应一片上系统芯片的第一线路布局和对应至少一个双倍速率存储器芯片的第二线路布局；
其特征在于，
所述第一线路布局至少包括一第一接地焊盘；
所述第二线路布局至少包括一第二接地焊盘；
所述第一接地焊盘与所述第二接地焊盘通过一回路连接；
所述回路包括设置于所述顶层且分别连接所述第一接地焊盘和所述第二接地焊盘的第一导线，及设置于所述底层的第二导线；以及
所述第一导线与所述第二导线之间，通过一对分别临近于所述第一线路布局和所述第二线路布局的过孔导通。
2.如权利要求1所述双层印制电路板，其特征在于，所述一对过孔包括一第一过孔，所述第一过孔邻近所述第一线路布局设置，并于所述顶层连接所述第一接地焊盘，以及于所述底层连接所述第二导线对应所述第一线路布局的一端。
3.如权利要求1所述双层印制电路板，其特征在于，所述一对过孔包括一第二过孔，所述第二过孔邻近所述第二线路布局设置，并于所述顶层连接所述第二接地焊盘，以及于所述底层连接所述第二导线对应所述第二线路布局的一端。
4.如权利要求1所述双层印制电路板，其特征在于，所述第二线路布局对应两个所述双倍速率存储器芯片。
5.如权利要求4所述双层印制电路板，其特征在于，所述回路设置有18个。
6.如权利要求1或4所述双层印制电路板，其特征在于，所述第一线路布局中的所有接地焊盘均通过一所述回路与所述第二线路布局中对应的接地焊盘连接。
7.根据权利要求1所述的双层印制电路板，其特征在于，所述顶层和所述底层之间的距离为1.6mm。
8.根据权利要求1所述的双层印制电路板，其特征在于，所述双倍速率存储器芯片的工作频率大于600MHz。
9.一种电子设备，包括线路板，其特征在于，所述线路板由权利要求1-8中任一双层印制电路板形成。
10.根据权利要求9所述的电子设备，其特征在于，所述电子设备为电视机机顶盒。
CN201710289632.8A 2017-04-27 2017-04-27 一种双层印制电路板及电子设备 Pending CN106973487A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710289632.8A CN106973487A (zh) 2017-04-27 2017-04-27 一种双层印制电路板及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710289632.8A CN106973487A (zh) 2017-04-27 2017-04-27 一种双层印制电路板及电子设备

Publications (1)

Publication Number Publication Date
CN106973487A true CN106973487A (zh) 2017-07-21

Family

ID=59334090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710289632.8A Pending CN106973487A (zh) 2017-04-27 2017-04-27 一种双层印制电路板及电子设备

Country Status (1)

Country Link
CN (1) CN106973487A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107295743A (zh) * 2017-08-01 2017-10-24 晶晨半导体(上海)股份有限公司 一种双层印制电路板及电子设备
CN107967380A (zh) * 2017-11-15 2018-04-27 晶晨半导体(上海)股份有限公司 一种印制电路板及其布局设计

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230823A1 (en) * 2004-04-16 2005-10-20 Canon Kabushiki Kaisha Semiconductor device and printed circuit board
US20110226516A1 (en) * 2010-03-17 2011-09-22 Tsutomu Takeda Wiring board
CN102300398A (zh) * 2011-07-08 2011-12-28 中兴通讯股份有限公司 两层印制电路板及其印刷方法、移动通信终端
US20140133115A1 (en) * 2012-11-14 2014-05-15 Fuji Xerox Co., Ltd. Multilayer wiring board

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050230823A1 (en) * 2004-04-16 2005-10-20 Canon Kabushiki Kaisha Semiconductor device and printed circuit board
US20110226516A1 (en) * 2010-03-17 2011-09-22 Tsutomu Takeda Wiring board
CN102300398A (zh) * 2011-07-08 2011-12-28 中兴通讯股份有限公司 两层印制电路板及其印刷方法、移动通信终端
US20140133115A1 (en) * 2012-11-14 2014-05-15 Fuji Xerox Co., Ltd. Multilayer wiring board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107295743A (zh) * 2017-08-01 2017-10-24 晶晨半导体(上海)股份有限公司 一种双层印制电路板及电子设备
CN107295743B (zh) * 2017-08-01 2019-07-30 晶晨半导体(上海)股份有限公司 一种双层印制电路板及电子设备
CN107967380A (zh) * 2017-11-15 2018-04-27 晶晨半导体(上海)股份有限公司 一种印制电路板及其布局设计

Similar Documents

Publication Publication Date Title
KR101893032B1 (ko) 메모리 카드 어댑터
US5903050A (en) Semiconductor package having capacitive extension spokes and method for making the same
JP4273098B2 (ja) 多層プリント回路板
US7745915B2 (en) Semiconductor device
US8199522B2 (en) Printed circuit board
US8913401B2 (en) Multilayer wiring board
US20140078702A1 (en) Multilayer printed circuit board
CN110719690A (zh) 高速多层pcb板叠层以及布线方法
CN105657962B (zh) 一种多层pcb电路板
CN106973487A (zh) 一种双层印制电路板及电子设备
CN108401357A (zh) 一种印制电路板的布线结构
CN209981206U (zh) 一种芯片封装基板、芯片及图像形成装置
CN103491708A (zh) 一种高密度互连集成印制电路板及其制作方法
CN109511224A (zh) 一种印刷电路板
KR20140144487A (ko) 패키지 기판 및 제조 방법
US6580619B2 (en) Multilayer reference plane in package devices
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
TW200529727A (en) Wiring structure for improving wiring response
TWI444115B (zh) 印刷電路板和晶片系統
JP2002009445A (ja) 電子装置
CN107148144B (zh) 一种4g模块
CN217546414U (zh) 一种Layout封装的印刷电路板
TWI586231B (zh) 電源及訊號延伸器及電路板
CN211087227U (zh) 一种卡片电脑及其主板
US20100195277A1 (en) Dual Layer Printed Circuit Board

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 201203 Shanghai Guo Shou Jing Road, Zhangjiang High Tech Park of Pudong New Area No. 351 Building No. 2 room 647-09

Applicant after: Crystal semiconductor (Shanghai) Limited by Share Ltd

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang High Tech Park of Pudong New Area No. 351 Building No. 2 room 647-09

Applicant before: Jingchen Semiconductor (Shanghai) Co., Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170721