CN101801154B - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN101801154B
CN101801154B CN201010104320.3A CN201010104320A CN101801154B CN 101801154 B CN101801154 B CN 101801154B CN 201010104320 A CN201010104320 A CN 201010104320A CN 101801154 B CN101801154 B CN 101801154B
Authority
CN
China
Prior art keywords
power
connection
power supply
ball
supply wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010104320.3A
Other languages
English (en)
Other versions
CN101801154A (zh
Inventor
水野聡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101801154A publication Critical patent/CN101801154A/zh
Application granted granted Critical
Publication of CN101801154B publication Critical patent/CN101801154B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供一种电路板，其包括：排列成网格状的作为电极的球；电源布线图形区域，其连接于安装在该电源布线图形区域的集成电路的电源端子；供电图形区域，其与供电点连接。球包括以预定间距排列的分别与集成电路的电源端子阵列连接的第一电源球组和第二电源球组。电源布线图形区域包括分别与第一球组和第二球组连接的第一电源连接图形和第二电源连接图形。连接第一电源连接图形和第二电源连接图形的至少一个连接图形不与球接触，具有分别与供电图形区域和第一旁路电容器的一个电极连接的第一连接部和第二连接部。第二电源连接图形具有与第二旁路电容器的一个电极连接的第三连接部。本发明能减少电路板中的电源阻抗以及LSI中的抖动和GND噪声的影响。

Description

电路板
相关申请的交叉引用
本发明包括涉及于2009年2月9日向日本专利局递交的JP2009-027936号日本专利申请中的主题，将其全部内容通过引用方式并入此处。
技术领域
本发明涉及一种上面安装有例如高速高频的电子电路的电路板，特别涉及对布线于例如DDR存储器接口等高速LSI正下方的电源布线的改进。
背景技术
随着多层印刷电路板技术的进步，在许多电子电路板上安装有表面贴装型LSI。
表面贴装型电子电路板是通过平面地且直接地焊接安装到电路板的表面上而形成的。作为采用该表面贴装技术的封装，有球栅阵列(BGA：Ball Grid Array)封装等。
在BGA封装中，作为电极的焊球(或者也可以称为凸块)以网格状并以规则间距布置在封装的背面。这样的BGA封装适用于高密度封装。
多层印刷电路板在例如日本未审查专利申请公开公报9-326451号、10-223997号和2001-53449号中得以披露。
发明内容
在移动应用类的多层母板或封装板中，当内层中没有足够空间给用于电源的布线层时，人们倾向于细化从电源球(power supply ball)至供电点中的例如DC-DC转换器的布线。
这样，由于该区域的电感(阻抗)变大，所以例如DDR存储器接口(IF)等高速IF LSI中的抖动(jitter)以及SSO时的电源GND噪声的影响增大。
特别地，在移动应用类的母板中，由于布线密度高，所以难以通过增加电源布线厚度或在内层进行布线来降低电源阻抗。
随着高速化的发展，利用现有技术，要控制在DDR规范(JEDEC)范围内、削减旁路电容器或层数等在技术上越来越难。
本发明的目的在于提供一种电路板，所述电路板能够减小电路板中的电源阻抗，并能够减少LSI中的抖动和GND噪声的影响。
根据本发明实施方式的电路板包括：排列成网格状的多个球，其起到电极的作用；电源布线图形区域，其与安装在该电源布线图形区域上的集成电路的电源端子连接；以及供电图形区域，其与供电点连接。多个球至少包括以预定间距排列的分别与集成电路的电源端子阵列连接的第一电源球组和第二电源球组。电源布线图形区域包括：第一电源连接图形，其与第一电源球组连接；第二电源连接图形，其与第二电源球组连接；以及不与球接触的至少一个连接图形，其连接第一电源连接图形的一部分和第二电源连接图形的一部分。第一电源连接图形的一个端部具有与供电图形区域的一端连接的第一连接部以及用于与第一旁路电容器的一个电极连接的第二连接部。第二电源连接图形的一个端部具有用于与第二旁路电容器的一个电极连接的第三连接部。
根据本发明的实施方式，能够减少电路板中的电源阻抗以及LSI中的抖动和GND噪声的影响。
附图说明
图1是表示包含本发明实施方式的电源布线的电路板的主要部分的示例图。
图2表示实施方式的电路板的布线结构。
图3表示本发明第一实施方式的电源布线图形区域。
图4表示本发明第二实施方式的电源布线图形区域。
图5表示本发明第三实施方式的电源布线图形区域。
图6表示本发明第四实施方式的电源布线图形区域。
图7表示本发明第五实施方式的电源布线图形区域。
图8表示第五实施方式的电源布线图形区域的重叠的L1层和L2层(GND)。
图9表示本发明第六实施方式的电源布线图形区域。
图10表示本发明第七实施方式的电源布线图形区域。
图11表示本发明第八实施方式的电源布线图形区域。
图12表示本发明第九实施方式的电源布线图形区域。
图13表示本发明第十实施方式的电源布线图形区域。
图14表示本发明第十一实施方式的电源布线图形区域。
图15表示本发明第十二实施方式的电源布线图形区域。
图16表示本发明第十三实施方式的电源布线图形区域。
图17表示本发明第十四实施方式的电源布线图形区域。
图18表示本发明第十五实施方式的电源布线图形区域。
图19表示本发明第十六实施方式的电源布线图形区域。
图20表示作为相对于本发明第一～第十六实施方式的电源布线图形区域的比较例的电源布线图形区域。
图21表示在SSO抖动分析中使用的等效电路。
图22表示所述实施方式的图形PTN1、PTN6、PTN8和PTN9的S参数特性。
图23表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的预定范围内的阻抗特性进行比较。
图24表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的预定范围内的电感特性进行比较。
图25表示所述实施方式的图形PTN1、PTN6、PTN8、PTN9和PTN11的S参数特性。
图26表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的阻抗特性进行比较。
图27表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的电感特性进行比较。
图28表示所述实施方式的图形PTN1、PTN2和PTN3与比较图形PTN18的SSO抖动分析结果。
图29表示所述实施方式的图形PTN4、PTN5、PTN6和PTN10的SSO抖动分析结果。
图30表示所述实施方式的图形PTN7、PTN8、PTN6和PTN9的SSO抖动分析结果。
图31表示所述实施方式的图形PTN6、PTN11、PTN12和PTN13的SSO抖动分析结果。
图32表示所述实施方式的图形PTN14、PTN15、PTN16和PTN17的SSO抖动分析结果。
图33表示仿真的SSO和时钟抖动的评估结果。
具体实施方式
下面，将参照附图并按以下的顺序对本发明的实施方式加以说明。
1.第一实施方式(电源布线图形的第一示例)
2.第二实施方式(电源布线图形的第二示例)
3.第三实施方式(电源布线图形的第三示例)
4.第四实施方式(电源布线图形的第四示例)
5.第五实施方式(电源布线图形的第五示例)
6.第六实施方式(电源布线图形的第六示例)
7.第七实施方式(电源布线图形的第七示例)
8.第八实施方式(电源布线图形的第八示例)
9.第九实施方式(电源布线图形的第九示例)
10.第十实施方式(电源布线图形的第十示例)
11.第十一实施方式(电源布线图形的第十一示例)
12.第十二实施方式(电源布线图形的第十二示例)
13.第十三实施方式(电源布线图形的第十三示例)
14.第十四实施方式(电源布线图形的第十四示例)
15.第十五实施方式(电源布线图形的第十五示例)
16.第十六实施方式(电源布线图形的第十六示例)
17.比较例
图1是表示包含本发明实施方式的电源布线的电路板的主要部分的示例图。
通过使用在电路板表面上平面地且直接地焊接安装的表面贴装技术，电路板10被形成为BGA封装。
在电路板10中，以网格状并以规则间距布置有形成预定图形的焊球(或者也可以称为凸块)BL，焊球BL具有作为封装的第一电极层的电极功能。
该电路板10上形成有球阵列布置区域11，该球阵列布置区域11形成为使得多个球BL作为整体变成与矩形集成电路(LSI)20的形状对应的正方形的形状。
在球阵列布置区域11上，LSI 20被设置为连接于与该LSI 20的电极端子和信号端子对应的球BL。
在球阵列布置区域11的一侧边缘、即图1中矩形的四个边缘的底部的边缘11a上，球阵列布置区域11形成有具备本实施方式的特征图形的电源布线图形区域30。
电路板10与未图示的供电点连接，并形成有对电源布线图形区域30供电的供电图形区域40。
在电路板10中，用于有效地分离高频电源电流的第一旁路电容器C11和第二旁路电容器C12与电源布线图形区域30连接。
电路板10上安装有例如DDR存储器接口等高速LSI作为LSI 20。
图2表示本实施方式的电路板的布线结构。
图2中的电路板10表示母板层的结构示例，并且形成为8层积层板。
电路板10具有表面侧的L1层111以及L2层112、L3层113、L4层114、L5层115、L6层116、L7层117和L8层118。
L1层111被形成为LSI 20正下方的层，并且在L1层111中形成了球阵列布置区域11、电源布线图形区域30和供电图形区域40等。
L1层111被形成为电源层和信号层。
在L1层111与L2层112之间形成有绝缘层119。
在L2层112与L3层113之间形成有绝缘层120。
在L3层113与L4层114之间形成有绝缘层121。
在L4层114与L5层115之间形成有芯层122。
在L5层115与L6层116之间形成有绝缘层123。
在L6层116与L7层117之间形成有绝缘层124。
在L7层117与L8层118之间形成有绝缘层125。
例如，L2层112被形成为接地(GND)层。L2层112被形成为整个接地GND层。
L1层111和L2层112通过形成在绝缘层119中的通道126连接。
L3层113被形成为信号层。
L2层112和L3层113通过形成在绝缘层120中的通道127连接。
例如，L4层114被形成为接地GND层。
L5层115被形成为信号层。
L6层116被形成为接地GND层。
L7层117被形成为接地GND层和信号层。
L6层116和L7层117通过形成在绝缘层124中的通道128连接。
L8层118被形成为信号层。
L7层117和L8层118通过形成在绝缘层125中的通道129连接。
此外，绝缘层119～121、123～125以及芯层122的介电常数在1GHz的频率的条件下为4.3。
下面对本实施方式的电路板10中的电源布线图形的多个示例加以说明，之后，对各个电源布线图形的仿真结果进行说明。
1.第一实施方式
图3表示本发明第一实施方式的电源布线图形区域。
如图1和图3所示，在LSI 20正下方以及LSI 20附近的预定区域中，电路板10具有按网格状排列的用作电极的多个球BL以及与将要被安装的LSI 20的电源端子连接的电源布线图形区域30。
电路板10还具有供电图形区域40，该供电图形区域40与未图示的供电点连接并对电源布线图形区域30供电。
电路板10上安装有第一旁路电容器C11和第二旁路电容器C12。
此外，如图3所示，电路板10还具有接地图形区域50。
供电部的示例可以包括DC-DC转换器等。
在本实施方式中，多个球BL至少包括第一电源球组PBLG1和第二电源球组PBLG2，该第一电源球组PBLG1和第二电源球组PBLG2分别与LSI 20中的按预定间隔排列的第一电源端子阵列和第二电源端子阵列(未图示)连接。
如图3所示，第一电源球组PBLG1通过包含电源球PBL11～PBL15形成。
类似地，第二电源球组PBLG2通过包含电源球PBL21～PBL25形成。
图3中的电路板10还包括第三电源球组PBLG3，该第三电源球组PBLG3形成于布置有第一电源球组PBLG1和第二电源球组PBLG2的区域之间。
第三电源球组PBLG3通过包含PBL31形成。
如图3所示，电源布线图形区域30具有与第一电源球组PBLG1连接的第一电源连接图形310以及与第二电源球组PBLG2连接的第二电源连接图形320。
电源布线图形区域30具有至少一个连接图形330，该连接图形330以不与球BL接触的方式使第一电源连接图形310的一部分和第二电源连接图形320的一部分彼此连接。
在图3中的电源布线图形区域30中，第一电源连接图形310和第二电源连接图形320被形成为具有预定宽度的带状图形，并以预定间隔并行隔开。
第一电源连接图形310的一个端部310a具有与供电图形区域40的一端连接的第一连接部311以及与第一旁路电容器C11的一个电极连接的第二连接部312。
在图3的示例中，第一连接部311形成于第一电源连接图形310的一个端部310a的最末端侧。
第二电源连接图形320的一个端部320a具有与第二旁路电容器C12的一个电极连接的第三连接部321。
图3中的电源布线图形区域30具有作为至少一个连接图形330的第一连接图形331和第二连接图形332。
第一连接图形331被形成为具有预定宽度的带状图形，并且连接第一电源连接图形310的纵长方向的中央部310b与第二电源连接图形320的纵长方向的中央部320b。
第二连接图形332被形成为具有预定宽度的带状图形，并且连接第一电源连接图形310的另一个端部310c与第二电源连接图形320的另一个端部320c。
第一连接图形331和第二连接图形332被形成为大致平行，并且它们的宽度被形成为大致相同。
在图3中的电源布线图形区域30中，作为至少一个连接图形330的第一连接图形331与第三电源球组PBLG3的电源球PBL31连接。
如上所述，第一连接图形331连接第一电源连接图形310的纵长方向的中央部310b与第二电源连接图形320的纵长方向的中央部320b，从而可以维持到第二旁路电容器C12的大致最短的返回路径。
即，由于第一连接图形331与形成在第二电源连接图形320中的第三连接部321直接连接，因而电源布线图形区域30可以维持到第二旁路电容器C12的大致最短的返回路径。
类似的，由于第二连接图形332与形成在第二电源连接图形320中的第三连接部321直接连接，因而电源布线图形区域30可以维持到第二旁路电容器C12的大致最短的返回路径。
与第二连接图形332相比，第一连接图形331使返回路径最短的效果更大。
图3中的电路板10还具有第一延伸图形340和第二延伸图形350。
第一延伸图形340被形成为从第一电源连接图形310的一个端部310a面向第二电源连接图形320，以与第一连接图形331平行的方式延长预定长度。
第二延伸图形350被形成为从第二电源连接图形320的一个端部320a面向第一电源连接图形310，以与第一连接图形331平行的方式延长预定长度。
在图3中的电源布线图形区域30中，多个球BL排列在第一连接图形331与第一延伸图形340之间的区域以及第一连接图形331与第二延伸图形350之间的区域中。
在图3中的电源布线图形区域30中，多个球BL基本上按照2行10列的方式排列。
多个球BL中的一些球BL被形成为接地电极GND和电源电极。
之后，在第一连接图形331和第一延伸图形340的各相向边缘以及第一连接图形331和第二延伸图形350的各相向边缘上，沿球的排列方向形成有不与球BL接触的多个凸出图形。
在第一连接图形331的面向第一延伸图形340的边缘上形成有3个三角形的凸出图形3311、3312和3313，以避免与球BL接触。
在图3的电源布线图形区域30中，在第一电源连接图形310的一个端部310a与中央部310b之间形成有面向第二电源连接图形320的三角形的一个凸出图形3101，以避免与球BL接触。
在第一延伸图形340的面向第一连接图形331的边缘上形成有3个三角形的凸出图形341、342和343，以避免与球BL接触。
在第一连接图形331的面向第二延伸图形350的边缘上形成有3个三角形的凸出图形3314、3315和3316，以避免与球BL接触。
在图3的电源布线图形区域30中，在第二电源连接图形320的一个端部320a与中央部320b之间形成有面向第一电源连接图形310的三角形的一个凸出图形3201，以避免与球BL接触。
在第二延伸图形350的面向第一连接图形331的边缘上形成有3个三角形的凸出图形351、352和353，以避免与球BL接触。
在第一连接图形331与第一延伸图形340的各相向边缘之间以及第一连接图形331与第二延伸图形350的各相向边缘之间，沿球的排列方向形成有不与球BL接触的多个间隔图形360。
在相向的第一连接图形331的凸出图形3312与第一延伸图形340的凸出图形342之间形成有方形的间隔图形361。
在相向的第一连接图形331的凸出图形3313与第一延伸图形340的凸出图形343之间形成有方形的间隔图形362。
在相向的第一连接图形331的凸出图形3314与第二延伸图形350的凸出图形351之间形成有方形的间隔图形363。
在相向的第一连接图形331的凸出图形3315与第二延伸图形350的凸出图形352之间形成有方形的间隔图形364。
在相向的第一连接图形331的凸出图形3316与第二延伸图形350的凸出图形355之间形成有方形的间隔图形365。
第一连接图形331与第一延伸图形340的相向边缘以及第一连接图形331与第二延伸图形350的相向边缘通过不与球BL接触的多个网格图形370连接。
第一连接图形331和第一延伸图形340的相向边缘通过平行形成的图形371、372和373以及与图形371、372和373正交的图形374，呈网格状连接。
具体而言，图形371通过重叠在第一电源连接图形310上形成。
图形372通过凸出图形3312、间隔图形361和凸出图形342连接第一连接图形331和第一延伸图形340。
图形373通过凸出图形3313、间隔图形362和凸出图形343连接第一连接图形331和第一延伸图形340。
图形374连接间隔图形362和361、凸出图形3101以及图形371～373。
第一连接图形331与第二延伸图形350的相向边缘通过平行形成的图形375、376和377以及与图形375、376和377正交的图形378，呈网格状连接。
图形375通过凸出图形3314、间隔图形363和凸出图形351连接第一连接图形331和第二延伸图形350。
图形376通过凸出图形3315、间隔图形364和凸出图形352连接第一连接图形331和第二延伸图形350。
图形377通过凸出图形3316、间隔图形365和凸出图形353连接第一连接图形331和第二延伸图形350。
图形378连接间隔图形365、364和363、凸出图形3201以及图形375～377。
在图3中的电源布线图形区域30中，多个球BL被排列在第二连接图形332与第一连接图形331的面向第一延伸图形340和第二延伸图形350的边缘的相反侧的边缘之间的区域中。
在图3中的电源布线图形区域30中，多个球BL基本上按照2行10列的方式排列。
多个球BL中的一些球BL被形成为接地电极和电源电极。
之后，在第一连接图形331与第二连接图形332的各相向边缘，沿球的排列方向形成有不与球BL接触的多个凸出图形。
在第一连接图形331的面向第二连接图形332的边缘上形成有7个三角形的凸出图形3317、3318、3319、33110、33111、33112和33113，以避免与球BL接触。
在图3中的电源布线图形区域30中，在第二电源连接图形320的一个端部320a与中央部320b之间形成有面向第一电源连接图形310的一个三角形的凸出图形3202，以避免与球BL接触。
在第二连接图形332的面向第一连接图形331边缘上形成有7个三角形的凸出图形3321、3322、3323、3324、3325、3326和3327，以避免与球BL接触。
在第一连接图形331与第二连接图形332的各相向边缘之间，沿球的排列方向形成有不与球BL接触的多个间隔图形380。
在相向的第一连接图形331的凸出图形3317与第二连接图形332的凸出图形3321之间形成有方形的间隔图形381。
在相向的第一连接图形331的凸出图形3318与第二连接图形332的凸出图形3322之间形成有方形的间隔图形382。
在相向的第一连接图形331的凸出图形3319与第二连接图形332的凸出图形3323之间形成有方形的间隔图形383。
在相向的第一连接图形331的凸出图形33110与第二连接图形332的凸出图形3324之间形成有方形的间隔图形384。
在相向的第一连接图形331的凸出图形33111与第二连接图形332的凸出图形3325之间形成有方形的间隔图形385。
在相向的第一连接图形331的凸出图形33112与第二连接图形332的凸出图形3326之间形成有方形的间隔图形386。
在相向的第一连接图形331的凸出图形33113与第二连接图形332的凸出图形3327之间形成有方形的间隔图形387。
第一连接图形331和第二连接图形332的相向边缘通过不与球BL接触的多个网格图形390连接。
第一连接图形331和第二连接图形332的相向边缘通过平行形成的图形391、392、393、394、395、396和397以及与上述图形391～397正交的图形398，呈网格状连接。
图形391通过凸出图形3317、间隔图形381和凸出图形3321连接第一连接图形331和第二连接图形332。
图形392通过凸出图形3318、间隔图形382和凸出图形3322连接第一连接图形331和第二连接图形332。
图形393通过凸出图形3319、间隔图形383和凸出图形3323连接第一连接图形331和第二连接图形332。
图形394通过凸出图形33110、间隔图形384和凸出图形3324连接第一连接图形331和第二连接图形332。
图形395通过凸出图形33111、间隔图形385和凸出图形3325连接第一连接图形331和第二连接图形332。
图形396通过凸出图形33112、间隔图形386和凸出图形3326连接第一连接图形331和第二连接图形332。
图形397通过凸出图形33113、间隔图形387和凸出图形3327连接第一连接图形331和第二连接图形332。
图形398连接间隔图形387、386、385、384、383、382和381、凸出图形3202以及图形391～397。
在例如DDR等高速存储器接口板(6层板或8层板)中或者LSI封装板中，具有上述结构的电路板10，在LSI 20(L1层)正下方的球之间具有网格状的额外电源布线。
这样，通过在更少数层中确保有更大的电源面积，可使对球BL的电源供应得到增强，并且旁路电容器的效果得到改善，因而板中的电源GND阻抗减小，电感特性得到改善。因此，这将减少例如DDR存储器接口等高速IF LSI 20中的抖动和电源GND噪声(L2层是实体GND)。
本电路板10具有这样的图形形状：该图形形状具有用于仅仅多层板的L1层的最低限度的小图形面积的有效电源特性和旁路电容器特性，并且本电路板10能够确保75μm的间隙。
这样，用一个旁路电容器就能够满足特性。
如上所述，第一实施方式的电路板10能够降低母板中的电源GND阻抗。
因此，能够减少例如DDR存储器接口等高速IF LSI 20中的SSO抖动和时钟抖动。
可以减少电源GND噪声和电磁干扰(EMI)。
可以削减母板和外置旁路电容器，从而可以削减成本。
可以削减板层数，例如，可以将8层板削减为6层板，从而可以削减成本。
通过将第一实施方式的电路板10作为基本图形PTN1，下面示出了对基本图形PTN1进行变形得到的各种电源布线图形区域的结构示例，作为第二～第十六实施方式。
在以下的说明中，首先对结构加以说明，之后通过比较仿真结果对各种电源布线图形的效果加以说明。
在稍后说明的仿真中，将不具有基本图形PTN1的第二旁路电容器C12的图形定义为PTN2。
2.第二实施方式
图4表示本发明第二实施方式的电源布线图形区域。
该第二实施方式的电源布线图形区域30A只具有第一电源连接图形310、第一连接图形331、第二连接图形332和第一延伸图形340的一部分。
该电源布线图形区域30A不具有第二电源连接图形320，因而不具有用于第二旁路电容器C12的第三连接部321。
该图形被定义为PTN3。
3.第三实施方式
图5表示本发明第三实施方式的电源布线图形区域。
该第三实施方式的电源布线图形区域30B具有这样的结构：在该结构中，从图3中的电源布线图形区域30中除去了间隔图形360和380以及网格图形370和390。
该图形被定义为PTN4。
4.第四实施方式
图6表示本发明第四实施方式的电源布线图形区域。
该第四实施方式的电源布线图形区域30C具有这样的结构：在该结构中，从图3中的电源布线图形区域30中除去了第一连接图形331、间隔图形360和380以及网格图形370和390。
该图形被定义为PTN5。
5.第五实施方式
图7表示本发明第五实施方式的电源布线图形区域。
图8表示第五实施方式的电源布线图形区域的重叠的L1层和L2层(GND)。
该第五实施方式的电源布线图形区域30D具有这样的结构：在该结构中，从图3中的电源布线图形区域30中除去了第二连接图形332、间隔图形380和网格图形390。
该图形被定义为PTN6。
6.第六实施方式
图9表示本发明第六实施方式的电源布线图形区域。
该第六实施方式的电源布线图形区域30E具有这样的结构：在该结构中，从图7中的电源布线图形区域30D中除去了与第三电源球组PBL31的电源球PBL31的连接。
该图形被定义为PTN7。
7.第七实施方式
图10表示本发明第七实施方式的电源布线图形区域。
该第七实施方式的电源布线图形区域30F具有这样的结构：在该结构中，从图7中的电源布线图形区域30D中除去了间隔图形360和网格图形370。
该图形被定义为PTN8。
8.第八实施方式
图11表示本发明第八实施方式的电源布线图形区域。
该第八实施方式的电源布线图形区域30G具有这样的结构：在该结构中，从图7中的电源布线图形区域30D中除去了第一连接图形331的面向第二连接图形332的边缘上的凸出图形3317～33113。
该图形被定义为PTN9。
9.第九实施方式
图12表示本发明第九实施方式的电源布线图形区域。
该第九实施方式的电源布线图形区域30H只具有图3中的电源布线图形区域30的第一电源连接图形310、第一连接图形331的一半、第一延伸图形340、间隔图形361和362以及网格图形371～374。
该电源布线图形区域30H不具有第二电源连接图形320、第二延伸图形350和第二连接图形332，因而不具有用于第二旁路电容器C12的第三连接部321。
该图形被定义为PTN10。
10.第十实施方式
图13表示本发明第十实施方式的电源布线图形区域。
该第十实施方式的电源布线图形区域30I具有作为至少一个连接图形330的第一连接图形331，但不具有第二连接图形332、第一延伸图形340和第二延伸图形350。
于是，第一连接图形331上不具有凸出图形3312～33113，并且具有不与第三电源球组PBLG3的电源球PBL31连接的结构。
该图形被定义为PTN11。
11.第十一实施方式
图14表示本发明第十一实施方式的电源布线图形区域。
相对于图13中的电源布线图形区域30I，该第十一实施方式的电源布线图形区域30J连接第一延伸图形340和第二延伸图形350，并且具有形成在该电源布线图形区域30J上的第三连接图形333，该第三连接图形333不具有凸出图形。
第三连接图形333连接第一电源连接图形310的一个端部310a和第二电源连接图形320的一个端部320a。
第三连接图形333被形成为与第一连接图形331平行。
第一连接图形331和第三连接图形333能够有效地使返回路径最短。
该图形被定义为PTN12。
12.第十二实施方式
图15表示本发明第十二实施方式的电源布线图形区域。
相对于图7中的电源布线图形区域30D，该第十二实施方式的电源布线图形区域30K具有第一延伸图形340和第二延伸图形350连接的结构。
该图形被定义为PTN13。
13.第十三实施方式
图16表示本发明第十三实施方式的电源布线图形区域。
根据本申请第十三实施方式的电源布线图形区域30L具有这样的结构：在该结构中，从图15中的电源布线图形区域30K中除去了与第三电源球组PBLG3的电源球PBL31的连接。
该图形被定义为PTN14。
14.第十四实施方式
图17表示本发明第十四实施方式的电源布线图形区域。
根据本申请第十四实施方式的电源布线图形区域30M具有这样的结构：在该结构中，从图16中的电源布线图形区域30L中除去了间隔图形360和网格图形370。
该图形被定义为PTN15。
15.第十五实施方式
图18表示本发明第十五实施方式的电源布线图形区域。
根据本申请第十五实施方式的电源布线图形区域30N具有这样的结构：在该结构中，从图14中的电源布线图形区域30J除去了第一连接图形331。
该图形被定义为PTN16。
16.第十六实施方式
图19表示本发明第十六实施方式的电源布线图形区域。
相对于图3中的电源布线图形区域30，该第十六实施方式的电源布线图形区域30O具有连接第一延伸图形340和第二延伸图形350的结构。
该图形被定义为PTN17。
17.比较例
图20表示作为相对于本发明第一～第十六实施方式的电源布线图形区域的比较例的电源布线图形区域。
图20中的电源布线图形区域30P具有不与第一连接图形331P连接并通过其它路径与第三连接部321连接的第二电源连接图形320P。
第一电源连接图形310P和第二电源连接图形320P具有仅用来与电源球PBL连接的宽度。
第一连接图形331P的一个端部仅通过细网格图形与第一连接部311和第二连接部312连接。
类似地，第一连接图形331P的另一个端部仅通过细网格图形与第三连接部321连接。
根据本实施方式，图20中的电源布线图形区域30P不具有第二连接图形332、第一延伸图形340、第二延伸图形350和第三连接图形333。
该图形被定义为PTN18。
对关于上述根据第一～第十六实施方式的电源布线模图形区域30和30A～30O的图形PTN1～PTN17以及作为比较例的电源布线模图形区域30P的图形PTN18，进行下述仿真。
在图3～20所示的电路板设计中，对作为层结构安装在图2中的移动应用产品母板上的mDDR存储器接口区域中的32比特SSO抖动进行仿真。
即，在图3～20所示的各电路板设计的电源图形中，利用由电磁场分析工具提取S参数(S parameter)，且图形被制作到图2所示的移动应用产品母板上。
在本实施方式中，在图21所示的电路网中的作为LSI 20的mDDR存储器接口区域的同步切换状态中，使用HSPICE进行电路仿真分析。
图21表示此次在SSO抖动分析中使用的等效电路。
图21中的LSI 20具有第一信号输入单元210和第二信号输入单元220。
对于第一信号输入单元210，其具有核心单元211、前置驱动器212、主驱动器213、接收器214、1.2V封装215、1.8V封装216、信号封装217和接地封装218。
对于第二信号输入单元220，其具有核心单元221、前置驱动器222、主驱动器223、接收器224、1.2V封装225、1.8V封装226、信号封装227和接地封装228。
在图21中，L1～L10表示电感器。
在图21中，标号60表示作为DC-DC转换器的电源。
通过使用随机脉冲作为对LSI(存储控制器)20的I/O输入信号，将同样的随机信号提供给DQ32比特，且将所述脉冲以90度延迟输入到DQS44比特。
电源GND的供电点从DC-DC转换器的位置提供理想的1.8V电源。
作为电路板上的旁路电容器模型，使用0.1μF的普通产品的等效电路模型。
作为LSI封装的电源GND和信号，使用通过电磁场分析工具提取的SPICE模型。
作为电路板的信号和电源GND，使用通过电磁场分析工具提取的SPICE模型。
作为发射侧LSI I/O，使用包括预驱动的SPICE模型(驱动强度：1/4)，并使用IBIS模型作为接收侧移动装置DDR(mDDR)。
在DDR侧的球端观察波形测量结果。
图22表示所述实施方式的图形PTN1、PTN6、PTN8和PTN9的S参数特性。
图23表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的预定范围的阻抗特性进行比较。
图24表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的预定范围的电感特性进行比较。
图25表示所述实施方式的图形PTN1、PTN6、PTN8、PTN9和PTN11的S参数特性。
图26表示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的阻抗特性进行比较。
图27示对所述实施方式的图形PTN1、PTN6、PTN8和PTN9的电感特性进行比较。
图28表示所述实施方式的图形PTN1、PTN2和PTN3和比较图形PTN18的SSO抖动分析结果。
图29表示所述实施方式的图形PTN4、PTN5、PTN6和PTN10的SSO抖动分析结果。
图30表示所述实施方式的图形PTN7、PTN8、PTN6和PTN9的SSO抖动分析结果。
图31表示所述实施方式的图形PTN6、PTN11、PTN12和PTN13的SSO抖动分析结果。
图32表示所述实施方式的图形PTN14、PTN15、PTN16和PTN17的SSO抖动分析结果。
图33表示仿真中的SSO和时钟抖动的评价结果。
在本实施方式中，对于如图形PTN18那样的LSI正下方的电源布线，像图形PTN1那样在球之间以75μm间距按网格状增加布线以确保更大的电源面积，增强了布线，并且也增强了旁路电容器C12的效果。
图29～32的分析结果为触发DQS时的所谓的DQ17眼图(eyepattern)。
在这些示例中，对各种图形中的DQ17的建立时间和保持时间的读取值以及从1894ps(周期3788ps的一半)减去的值的建立时间和保持抖动进行比较。
例如，发现图形PTN1中的建立抖动(setup jitter)比图形PTN8提高了60ps左右。
图33表示根据分析结果当相对图形PTN1的原始图形改变电源图形形状时的抖动比较。
在本实施方式中，当比较建立抖动和整体抖动(total jitter)时，相对于比较图形PTN18，通过增加网格图形等增强了电源布线。
根据分析结果，发现相对于比较图形PTN18，上述实施方式的图形PTN1中的抖动得以改善。
由于图形PTN6中的抖动比图形PTN1中的改善更多，通过从右侧的第一旁路电容器C11以一条线路而非两条线路对第二旁路电容器C12供电，使电流的返回路径变得更短。因此，可以推测抖动得到抑制。
此处，如图8所示，通过从根本上增强L1层电源布线下作为GND布线的L2层的结合，使电感变小。
由于相对于图形PTN6，除去了中央处的球BL的图形PTN7、除去了网格图形的PTN8以及除去了凸出图形的PTN9中的抖动容易恶化，从而发现这些网格和凸起形状是有效的。
此处，电源布线图形区域30的左侧形状和右侧形状可以左右对称也可以不对称。
图22表示在3.5GHz时的图形PTN1、PTN6、PTN8和PTN9中的S参数的比较。
图25表示整个带宽内的S参数。
由于该结果与上述抖动比较结果基本一致，从而可以发现其与电源的S参数(传输)特性相关。
图23表示在1.95GHz时的图形PTN1、PTN6、PTN8和PTN9中的阻抗特性的比较。
图26表示整个带宽内的阻抗特性。
在这种情况下，利用Z＝V/I从电流为1A时的电压方程求出阻抗。
由于该结果与上述抖动比较结果基本一致，从而可以发现其与电源的阻抗特性相关。
图24表示在1.95GHz时的图形PTN1、PTN6、PTN8和PTN9中的电感特性的比较。
图27表示整个带宽内的电感。
此处，尽管阻抗值是通过从S参数简单计算得出的，并且在高频区域的精度不足，但由于该结果与上述抖动比较结果基本一致，从而可以发现其与电源的电感特性相关。
根据图33中的结果，从图形PTN1除去了第二旁路电容器C12的图形PTN2和只保留了右侧图形的图形PTN3及图形PTN10中的抖动恶化。这样，可以发现左侧的电源球的供电和第二旁路电容器C12是有效的。
还发现，当在例如图形PTN12、PTN13、PTN14、PTN15、PTN16和PTN17的底部存在附加的图形时，抖动将减少。
如上所述，根据本实施方式，在例如DDR等高速存储器接口板(6层板或8层板)，或LSI封装板上，在LSI 20(L1层)正下方，在球之间按网格状设有电源的附加布线。
这样，通过在更少数目的层中确保更大的电源面积，增强了对球BL的电源，并且改善了旁路电容器的效果，从而电路板中的电源GND阻抗减少，且阻抗特性得到改善。于是，减少了例如DDR存储器接口(L2层是固态GND)等高速IFLSI 20中的电源GND噪声。
本申请的电路板10具有设有用于仅仅多层板的L1层的最低限度的小图形面积的有效的电源特性和旁路电容器的特性的图形形状，并能够确保75μm间隙。
这样，用一个旁路电容器就能够满足特性。
如上所述，根据第一实施方式的电路板10能够减少母板的电源GND阻抗。
从而，能够减少例如DDR存储器接口等高速IF LSI 20中的SSO抖动和时钟抖动。
可以减少电源GND噪声和电磁干扰(EMI)。
可以削减母板和外置旁路电容器，从而可以削减成本。
可以削减电路板的层数，例如，可以将8层板削减为6层板，从而可以削减成本。
本领域的技术人员应该理解，在所附权利要求及其等同物的范围之内，取决于设计要求和其他因素可以作出各种修改、组合、子组合及变化。

Claims (10)

1.一种电路板，其包括：
排列成网格状的用作电极的多个球；
电源布线图形区域，其连接于安装在该电源布线图形区域上的集成电路的电源端子；以及
供电图形区域，其与供电点连接；
其中，所述多个球至少包括：
以预定间距排列的分别连接于所述集成电路的电源端子阵列的第一电源球组和第二电源球组；并且，
所述电源布线图形区域包括：
第一电源连接图形，其连接于所述第一电源球组，
第二电源连接图形，其连接于所述第二电源球组，以及
不与所述球接触的至少一个连接图形，其用于将所述第一电源连接图形的一部分和所述第二电源连接图形的一部分彼此连接；
所述第一电源连接图形的一个端部具有：
第一连接部，其连接于所述供电图形区域的一端，以及
第二连接部，其连接于第一旁路电容器的一个电极；并且，
所述第二电源连接图形的一个端部具有：
第三连接部，其连接于第二旁路电容器的一个电极，其中，所述第一电源连接图形和所述第二电源连接图形平行地形成；以及
所述至少一个连接图形连接所述第一电源连接图形的纵向中央部和所述第二电源连接图形的纵向中央部。
2.如权利要求1所述的电路板，其中：
所述第一电源连接图形和所述第二电源连接图形平行地形成；
所述至少一个连接图形包括：
第一连接图形，其用于连接所述第一电源连接图形的纵向中央部和所述第二电源连接图形的纵向中央部，
第一延伸图形，其形成为与所述第一连接图形平行地从所述第一电源连接图形的所述一个端部向所述第二电源连接图形延伸，以及
第二延伸图形，其形成为与所述第一连接图形平行地从所述第二电源连接图形的所述一个端部向所述第一电源连接图形延伸。
3.如权利要求2所述的电路板，其中：
所述多个球排列在所述第一连接图形和所述第一延伸图形之间以及所述第一连接图形和所述第二延伸图形之间；以及
在所述第一连接图形和所述第一延伸图形彼此相向的区域以及所述第一连接图形和所述第二延伸图形彼此相向的区域的至少一部分中，沿着所述球的排列形成有不与所述球接触的凸出部。
4.如权利要求2所述的电路板，其中：
所述多个球被排列在所述第一连接图形的与面向所述第一延伸图形和所述第二延伸图形的区域相对的一侧；以及
不与所述球接触的凸出部沿着所述球的排列形成于所述第一连接图形的与面向所述第一延伸图形和所述第二延伸图形的所述区域相对的所述一侧。
5.如权利要求4所述的电路板，其中：
在所述第一连接图形的与面向所述第一延伸图形和所述第二延伸图形的所述区域相对的一侧的所述多个球包括连接于所述集成电路的所述电源端子的电源球；并且
所述第一连接图形与所述电源球连接。
6.如权利要求2所述的电路板，其中：
所述多个球排列于所述第一连接图形和所述第一延伸图形之间以及所述第一连接图形和所述第二延伸图形之间；以及
所述第一连接图形和所述第一延伸图形彼此相向以及所述第一连接图形和所述第二延伸图形彼此相向的区域中的至少一个由不与所述球接触的多个网格图形连接。
7.如权利要求2所述的电路板，还包括：
第二连接图形，其用于连接所述第一电源连接图形的另一个端部和所述第二电源连接图形的另一个端部。
8.如权利要求7所述的电路板，其中：
多个球排列在所述第二连接图形和所述第一连接图形之间；以及
不与所述球接触的凸出部沿着所述球的排列形成于所述第二连接图形面向所述第一连接图形的区域中。
9.如权利要求7所述的电路板，其中：
所述多个球排列在所述第二连接图形和所述第一连接图形之间；以及
所述第一连接图形和所述第二连接图形彼此相向的区域由多个不与所述球接触的网格图形连接。
10.如权利要求2所述的电路板，其中：
所述第一延伸图形和所述第二延伸图形彼此连接。
CN201010104320.3A 2009-02-09 2010-02-02 电路板 Expired - Fee Related CN101801154B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009027936A JP2010183042A (ja) 2009-02-09 2009-02-09 配線基板
JP2009-027936 2009-02-09

Publications (2)

Publication Number Publication Date
CN101801154A CN101801154A (zh) 2010-08-11
CN101801154B true CN101801154B (zh) 2014-05-07

Family

ID=42540252

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010104320.3A Expired - Fee Related CN101801154B (zh) 2009-02-09 2010-02-02 电路板

Country Status (4)

Country Link
US (1) US8284564B2 (zh)
JP (1) JP2010183042A (zh)
CN (1) CN101801154B (zh)
TW (1) TWI434625B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
US9769926B2 (en) * 2015-04-23 2017-09-19 Dell Products L.P. Breakout via system
CN104914972A (zh) * 2015-06-03 2015-09-16 浪潮集团有限公司 一种ddr3电源供电装置及方法
JP6881726B2 (ja) * 2016-06-28 2021-06-02 株式会社Ｊｏｌｅｄ 実装基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483715B1 (en) * 2001-11-21 2002-11-19 Surtec Industries Inc. Circuit board coupled with jacks
JP2003198078A (ja) * 2001-12-28 2003-07-11 Nidec Copal Corp プリント配線基板及びその製造方法
CN1951161A (zh) * 2004-01-22 2007-04-18 阿尔卡特公司 区域阵列零件的共用通路退耦

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557505A (en) * 1994-07-22 1996-09-17 Ast Research, Inc. Dual pattern microprocessor package footprint
JP3513333B2 (ja) 1995-09-29 2004-03-31 キヤノン株式会社 多層プリント配線板およびそれを実装する電子機器
JPH10223997A (ja) 1997-02-12 1998-08-21 Canon Inc プリント配線基板
JP3267274B2 (ja) 1999-08-13 2002-03-18 日本電気株式会社 多層プリント基板
JP2002299840A (ja) 2001-03-30 2002-10-11 Shen Taa Teien Nao Kofun Yugenkoshi 多層回路板
JP2003218541A (ja) 2002-01-24 2003-07-31 Oki Electric Ind Co Ltd Ｅｍｉ低減構造基板
CN1906986B (zh) * 2004-10-29 2010-05-12 株式会社村田制作所 内装片状电子元器件的多层基板及其制造方法
JP5354949B2 (ja) * 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
JP4967164B2 (ja) * 2008-03-19 2012-07-04 Ｎｅｃインフロンティア株式会社 多層プリント配線板及びそれを用いた電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483715B1 (en) * 2001-11-21 2002-11-19 Surtec Industries Inc. Circuit board coupled with jacks
JP2003198078A (ja) * 2001-12-28 2003-07-11 Nidec Copal Corp プリント配線基板及びその製造方法
CN1951161A (zh) * 2004-01-22 2007-04-18 阿尔卡特公司 区域阵列零件的共用通路退耦

Also Published As

Publication number Publication date
TW201108881A (en) 2011-03-01
CN101801154A (zh) 2010-08-11
US8284564B2 (en) 2012-10-09
JP2010183042A (ja) 2010-08-19
US20100202123A1 (en) 2010-08-12
TWI434625B (zh) 2014-04-11

Similar Documents

Publication Publication Date Title
JP3988651B2 (ja) 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP5138692B2 (ja) 集積されたインダクタ
JP4896361B2 (ja) 積層コンデンサ
CN102630118B (zh) 层叠的布线板
TW473751B (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US6327134B1 (en) Multi-layer capacitor, wiring board, and high-frequency circuit
US9907155B2 (en) Printed wiring board and printed circuit board
CN101448360A (zh) 多层印刷电路板
JP2006196859A (ja) 多層プリント回路板
JP2009027140A (ja) プリント回路板
CN101801154B (zh) 电路板
CN101784157A (zh) 印刷电路板
US20140078702A1 (en) Multilayer printed circuit board
CN209981206U (zh) 一种芯片封装基板、芯片及图像形成装置
JP2007250928A (ja) 多層プリント配線板
CN107845393B (zh) Ddr信号布线板、印刷电路板以及电子装置
CN210518987U (zh) 优化bga封装芯片核电源分配网络阻抗的pcb结构
Park et al. Design and Analysis of Power Integrity of DDR5 Dual In-Line Memory Modules
CN101128086A (zh) 印刷电路板
JP2017216367A (ja) プリント回路板及び電子機器
CN218783721U (zh) 一种开关电源电路的pcb结构
CN211087227U (zh) 一种卡片电脑及其主板
WO2024022449A1 (zh) 印刷电路板和包括印刷电路板的电子设备
CN217821607U (zh) 一种基于层叠设计优化电源分配网络阻抗的pcb结构
US7153723B1 (en) Method of forming a ball grid array device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140507

Termination date: 20150202

EXPY Termination of patent right or utility model