JP2002278660A - 双方向に信号を伝送する回路 - Google Patents
双方向に信号を伝送する回路Info
- Publication number
- JP2002278660A JP2002278660A JP2001074879A JP2001074879A JP2002278660A JP 2002278660 A JP2002278660 A JP 2002278660A JP 2001074879 A JP2001074879 A JP 2001074879A JP 2001074879 A JP2001074879 A JP 2001074879A JP 2002278660 A JP2002278660 A JP 2002278660A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- transmission line
- circuit
- impedance
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 複数の双方向に信号が入出力するＩＣが伝送
線路に接続しているバスシステムにおいて、１本の伝送
線路に１個の終端抵抗で、どのＩＣが出力した時でも、
信号の乱れを防ぐことができる回路構成を提供する。こ
れにより、基板高密度化や、入出力の多ピン化に対応す
る。 【解決手段】 伝送線路の一方の端に双方向に信号を入
出力する端子を持つＩＣ1を接続し、もう一方の端に抵
抗値Ｒ１の終端抵抗を接続し、複数個の双方向に信号を
入出力するＩＣ２、ＩＣ３、・・・をこの伝送線路の途
中に直接または分岐された伝送線路に接続する。このと
きＩＣ1が信号を出力する時のインピーダンスをＲ２、
ＩＣ1が信号を入力する時のインピーダンスをＲ３、Ｉ
Ｃ1以外のＩＣが信号を出力する時のインピーダンスを
Ｒ４とした時、Ｒ1≒２Ｒ４ 、Ｒ２≒Ｒ３ の条件を満
たすように、回路を構成する。
線路に接続しているバスシステムにおいて、１本の伝送
線路に１個の終端抵抗で、どのＩＣが出力した時でも、
信号の乱れを防ぐことができる回路構成を提供する。こ
れにより、基板高密度化や、入出力の多ピン化に対応す
る。 【解決手段】 伝送線路の一方の端に双方向に信号を入
出力する端子を持つＩＣ1を接続し、もう一方の端に抵
抗値Ｒ１の終端抵抗を接続し、複数個の双方向に信号を
入出力するＩＣ２、ＩＣ３、・・・をこの伝送線路の途
中に直接または分岐された伝送線路に接続する。このと
きＩＣ1が信号を出力する時のインピーダンスをＲ２、
ＩＣ1が信号を入力する時のインピーダンスをＲ３、Ｉ
Ｃ1以外のＩＣが信号を出力する時のインピーダンスを
Ｒ４とした時、Ｒ1≒２Ｒ４ 、Ｒ２≒Ｒ３ の条件を満
たすように、回路を構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、双方向に信号を伝
送する回路に関し、特にインピーダンス整合を必要とす
る高速回路および、それを備えたプリント配線板、およ
び電子機器に関する。
送する回路に関し、特にインピーダンス整合を必要とす
る高速回路および、それを備えたプリント配線板、およ
び電子機器に関する。
【０００２】
【従来の技術】電子機器においては高速化が進み、デジ
タル回路におけるクロック周波数は、高周波化の一途で
ある。それにつれ、たとえばプリント配線板のデジタル
回路においては反射による信号波形の乱れが大きな解決
すべき課題となっている。
タル回路におけるクロック周波数は、高周波化の一途で
ある。それにつれ、たとえばプリント配線板のデジタル
回路においては反射による信号波形の乱れが大きな解決
すべき課題となっている。
【０００３】この対策として、情報処理装置において
は、バス配線の両端に、終端抵抗器を接続するのが普通
である。バス配線の両端に終端抵抗器を接続する方法
は、例えば特開平１０−１９８４７３号公報に記載され
ており、この場合には終端抵抗器の抵抗値を制御するシ
ステムを備えている。このように終端抵抗を備えていな
いと、ＩＣ（集積回路）から出力された信号がバス配線
の両端で反射してしまい、この反射した信号が重ね合わ
さることで信号が乱れ、極端な場合には電子機器の誤動
作の原因になる。
は、バス配線の両端に、終端抵抗器を接続するのが普通
である。バス配線の両端に終端抵抗器を接続する方法
は、例えば特開平１０−１９８４７３号公報に記載され
ており、この場合には終端抵抗器の抵抗値を制御するシ
ステムを備えている。このように終端抵抗を備えていな
いと、ＩＣ（集積回路）から出力された信号がバス配線
の両端で反射してしまい、この反射した信号が重ね合わ
さることで信号が乱れ、極端な場合には電子機器の誤動
作の原因になる。
【０００４】また、デジタル信号を出力するＩＣとその
信号が伝達される他のＩＣの間に抵抗部品を挿入して上
記の反射による誤動作を防止することもよく行われてい
る。
信号が伝達される他のＩＣの間に抵抗部品を挿入して上
記の反射による誤動作を防止することもよく行われてい
る。
【０００５】
【発明が解決しようとする課題】一方、近年、電子機器
の小型化が進み、プリント配線板のサイズも小さくなっ
てきている。また、デジタル回路においては、大量の情
報を高速で処理する必要があるため、メモリーバスの本
数が急激に増加しており、それにつれてデータバスやア
ドレスバスの終端抵抗部品の数も急激に増加している。
例えば、メモリーのデータバスの本数は８本→１６本→
３２本と増加しており、まもなく６４本が主流になろう
としている。これら双方向のデータバス配線の両端には
終端抵抗を接続するのが望ましいが、基板サイズを小さ
くする必要のあるものは、実装するスペースが不足する
ため、１本のデータバスの両端に終端抵抗を配置するこ
とは非常に難しくなって来ている。
の小型化が進み、プリント配線板のサイズも小さくなっ
てきている。また、デジタル回路においては、大量の情
報を高速で処理する必要があるため、メモリーバスの本
数が急激に増加しており、それにつれてデータバスやア
ドレスバスの終端抵抗部品の数も急激に増加している。
例えば、メモリーのデータバスの本数は８本→１６本→
３２本と増加しており、まもなく６４本が主流になろう
としている。これら双方向のデータバス配線の両端には
終端抵抗を接続するのが望ましいが、基板サイズを小さ
くする必要のあるものは、実装するスペースが不足する
ため、１本のデータバスの両端に終端抵抗を配置するこ
とは非常に難しくなって来ている。
【０００６】また、デジタル信号を出力するＩＣとその
信号が伝達される他のＩＣの間に抵抗部品を挿入して反
射ノイズを制御する終端方法も良く用いられる。この方
法は伝送線路に流れる電流を抑制することができるた
め、放射ノイズ対策にも有効である。しかしながら、Ｉ
Ｃ間に抵抗部品を挿入するというこの方法は、アドレス
バスのように信号を出力するＩＣと信号を受ける他のＩ
Ｃが決定している場合には有効であるが、双方向信号を
入出力するＩＣが接続されるデータバスなどの場合に
は、あるＩＣが信号を出力する条件の時には波形が乱れ
ないが、逆に他のＩＣが出力する場合には波形が乱れる
といった現象が起き易い。この現象を防ぐには、１本の
伝送線路にいくつもの抵抗部品を配置する必要があっ
た。
信号が伝達される他のＩＣの間に抵抗部品を挿入して反
射ノイズを制御する終端方法も良く用いられる。この方
法は伝送線路に流れる電流を抑制することができるた
め、放射ノイズ対策にも有効である。しかしながら、Ｉ
Ｃ間に抵抗部品を挿入するというこの方法は、アドレス
バスのように信号を出力するＩＣと信号を受ける他のＩ
Ｃが決定している場合には有効であるが、双方向信号を
入出力するＩＣが接続されるデータバスなどの場合に
は、あるＩＣが信号を出力する条件の時には波形が乱れ
ないが、逆に他のＩＣが出力する場合には波形が乱れる
といった現象が起き易い。この現象を防ぐには、１本の
伝送線路にいくつもの抵抗部品を配置する必要があっ
た。
【０００７】ここで、従来回路における電気信号の反射
について詳述する。
について詳述する。
【０００８】デジタル信号が送信側から信号配線を経由
して受信側に伝わる際に、インピーダンスの不連続部分
で信号の反射が起こり、ある種の条件では大きなリンギ
ングが発生して波形が乱れ、そのため誤動作などが生じ
る。
して受信側に伝わる際に、インピーダンスの不連続部分
で信号の反射が起こり、ある種の条件では大きなリンギ
ングが発生して波形が乱れ、そのため誤動作などが生じ
る。
【０００９】図７の簡単な回路図を用いて、反射により
信号波形がどのよう変化するかについて説明する。
信号波形がどのよう変化するかについて説明する。
【００１０】電圧ＶS、出力インピーダンスがＲSの電圧
源２０１に、特性インピーダンスＺ 0で配線長ｌ（エ
ル）の信号パターン２０３が接続され、配線パターンの
終わりにＲLのインピーダンスの負荷２０２が接続され
た回路を考える。
源２０１に、特性インピーダンスＺ 0で配線長ｌ（エ
ル）の信号パターン２０３が接続され、配線パターンの
終わりにＲLのインピーダンスの負荷２０２が接続され
た回路を考える。
【００１１】まず、Ａ点およびＢ点の反射係数ρA及び
ρBを求めると、 ρA＝（ＲS−Ｚ0）／（ＲS＋Ｚ0） ρB＝（ＲL−Ｚ0）／（ＲS＋Ｚ0） となる。
ρBを求めると、 ρA＝（ＲS−Ｚ0）／（ＲS＋Ｚ0） ρB＝（ＲL−Ｚ0）／（ＲS＋Ｚ0） となる。
【００１２】さらに、信号パターンの配線長ｌの長さを
電気信号が伝播するのにかかる時間をＴとする。電圧源
２０１から信号が出力されるとＡ点ではまず、 ＶA＝ＶS・Ｚ0／（ＲS＋Ｚ0） に分圧される。この信号はさらにＴ時間後にＢ点に到達
し、その瞬間進行波ＶAと反射波ρB・ＶAが合成された
電圧（ＶA＋ρB・ＶA）となる。さらにそこからＴ時間
後には、Ｂ点からの反射波ρB・ＶAがＡ点に到達し、最
初の進行波ＶAとＢ点からの反射波ρB・ＶAと反射波の
反射波ρA・ρB・ＶAとが合成された電圧（ＶA＋ρB・
ＶA＋ρA・ρB・ＶA）となる。さらにＴ時間後は、上記
のＡ点での反射波の反射波ρA・ρB・ＶAがＢ点に到達
し、その瞬間に電圧（ＶA＋ρB・ＶA＋ρA・ρB・ＶA＋
ρB・ρA・ρB・ＶA）となる。このように反射が繰り返
されてＡ点及びＢ点の電圧はＶSの電圧に近づいて行
く。
電気信号が伝播するのにかかる時間をＴとする。電圧源
２０１から信号が出力されるとＡ点ではまず、 ＶA＝ＶS・Ｚ0／（ＲS＋Ｚ0） に分圧される。この信号はさらにＴ時間後にＢ点に到達
し、その瞬間進行波ＶAと反射波ρB・ＶAが合成された
電圧（ＶA＋ρB・ＶA）となる。さらにそこからＴ時間
後には、Ｂ点からの反射波ρB・ＶAがＡ点に到達し、最
初の進行波ＶAとＢ点からの反射波ρB・ＶAと反射波の
反射波ρA・ρB・ＶAとが合成された電圧（ＶA＋ρB・
ＶA＋ρA・ρB・ＶA）となる。さらにＴ時間後は、上記
のＡ点での反射波の反射波ρA・ρB・ＶAがＢ点に到達
し、その瞬間に電圧（ＶA＋ρB・ＶA＋ρA・ρB・ＶA＋
ρB・ρA・ρB・ＶA）となる。このように反射が繰り返
されてＡ点及びＢ点の電圧はＶSの電圧に近づいて行
く。
【００１３】ここで、伝送線路の特性インピーダンスを
Ｚ0とした時に、配線パターン２０３の端にインピーダ
ンスＲLの値の抵抗を接続しておけば、ＲL＝Ｚ0すなわ
ちρB＝０となり、Ｂ点での反射が起こらなくなる。情
報処理装置においてはバス配線の両端に、終端抵抗器を
接続するのが普通であるが、このようにバス配線の両端
に終端抵抗器を接続しておけば、伝送線路の両端での反
射係数が０となり、反射は起こらない。
Ｚ0とした時に、配線パターン２０３の端にインピーダ
ンスＲLの値の抵抗を接続しておけば、ＲL＝Ｚ0すなわ
ちρB＝０となり、Ｂ点での反射が起こらなくなる。情
報処理装置においてはバス配線の両端に、終端抵抗器を
接続するのが普通であるが、このようにバス配線の両端
に終端抵抗器を接続しておけば、伝送線路の両端での反
射係数が０となり、反射は起こらない。
【００１４】このように、単純な回路では伝送線路の特
性インピーダンスＺ0に終端抵抗の値を整合するが、線
路の途中に別の負荷が接続したり、分岐配線が接続した
場合には、近似的に伝送線路の特性インピーダンスが下
がったような振る舞いをするため、以下のような補正を
行い、Ｚ0effの値に整合させることもある。
性インピーダンスＺ0に終端抵抗の値を整合するが、線
路の途中に別の負荷が接続したり、分岐配線が接続した
場合には、近似的に伝送線路の特性インピーダンスが下
がったような振る舞いをするため、以下のような補正を
行い、Ｚ0effの値に整合させることもある。
【００１５】このとき、実効的な特性インピーダンスを
Ｚ0effとすると、伝送線路の特性インピーダンスが
Ｚ0、長さがｌ1、単位長さ当たりの容量がＣ1、ＩＣの
入出力回路の総容量をＣ2、分岐された部分の伝送線路
の長さがｌ2で、単位長さ当たりの容量がＣ3とすると、 Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） となる。
Ｚ0effとすると、伝送線路の特性インピーダンスが
Ｚ0、長さがｌ1、単位長さ当たりの容量がＣ1、ＩＣの
入出力回路の総容量をＣ2、分岐された部分の伝送線路
の長さがｌ2で、単位長さ当たりの容量がＣ3とすると、 Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） となる。
【００１６】次に、この従来例を、図８を用いて説明す
る。伝送線路１０６には、ＩＣ（集積回路）１０１、Ｉ
Ｃ１０２、ＩＣ１０３、ＩＣ１０４がそれぞれ接続され
ている。さらに、伝送線路１０６の両端には、それぞれ
終端抵抗１０７、１０５が接続されている。
る。伝送線路１０６には、ＩＣ（集積回路）１０１、Ｉ
Ｃ１０２、ＩＣ１０３、ＩＣ１０４がそれぞれ接続され
ている。さらに、伝送線路１０６の両端には、それぞれ
終端抵抗１０７、１０５が接続されている。
【００１７】図８ではＩＣ１０２が信号を出力して、Ｉ
Ｃ１０１が信号を受け取る場合を図示している。ＩＣ１
０２から信号が出力されると、進行波は伝送線路１０６
の左右にわかれて進む。図８の左側に進んでいく進行波
は、ＩＣ１０１に信号を伝達して、最終的に終端抵抗１
０７に到達する。終端抵抗１０７ではインピーダンス整
合しているため、ほとんど反射波は発生しない。
Ｃ１０１が信号を受け取る場合を図示している。ＩＣ１
０２から信号が出力されると、進行波は伝送線路１０６
の左右にわかれて進む。図８の左側に進んでいく進行波
は、ＩＣ１０１に信号を伝達して、最終的に終端抵抗１
０７に到達する。終端抵抗１０７ではインピーダンス整
合しているため、ほとんど反射波は発生しない。
【００１８】同様に、伝送線路１０６の右側に進む進行
波は、最終的には終端抵抗１０５に到達する。終端抵抗
１０５でも、インピーダンス整合をとっているため、反
射波はほとんど発生せず、従ってこの回路の反射波によ
る波形の乱れは、ほとんど発生しない。
波は、最終的には終端抵抗１０５に到達する。終端抵抗
１０５でも、インピーダンス整合をとっているため、反
射波はほとんど発生せず、従ってこの回路の反射波によ
る波形の乱れは、ほとんど発生しない。
【００１９】このように伝送線路１０６の両端でインピ
ーダンス整合させておけば、伝送線路１０６に接続して
いるどのＩＣから出力した信号であっても、伝送線路端
で反射波は発生し難い。
ーダンス整合させておけば、伝送線路１０６に接続して
いるどのＩＣから出力した信号であっても、伝送線路端
で反射波は発生し難い。
【００２０】次に、ダンピング抵抗を用いた波形整形の
手法について述べる。
手法について述べる。
【００２１】通常使用されているデジタルＩＣのバッフ
ァ部の出力インピーダンスは、数Ω〜１００Ωの特性を
持つ。また、デジタル信号を受け取る入力側の入力イン
ピーダンスは数ＫΩ〜数十ＭΩの特性を持っている。さ
らに、プリント配線板の特性インピーダンスは、通常数
十〜百数十Ω程度となる。従って、通常のデジタル回路
においては、例えば図７の構成で考えると、ρAは−
０．９〜０．５の反射係数となり、ρBはほぼ１の反射
係数となって、Ｂ点では全反射となる。このような回路
構成では、出力インピーダンスＲSが配線パターンの特
性インピーダンスＺ0よりも小さいほど、特にＢ点での
リンギングが大きくなるのは明らかである。
ァ部の出力インピーダンスは、数Ω〜１００Ωの特性を
持つ。また、デジタル信号を受け取る入力側の入力イン
ピーダンスは数ＫΩ〜数十ＭΩの特性を持っている。さ
らに、プリント配線板の特性インピーダンスは、通常数
十〜百数十Ω程度となる。従って、通常のデジタル回路
においては、例えば図７の構成で考えると、ρAは−
０．９〜０．５の反射係数となり、ρBはほぼ１の反射
係数となって、Ｂ点では全反射となる。このような回路
構成では、出力インピーダンスＲSが配線パターンの特
性インピーダンスＺ0よりも小さいほど、特にＢ点での
リンギングが大きくなるのは明らかである。
【００２２】このように、リンギングが生じる条件で
は、ダンピング抵抗を用いて見かけ上、出力インピーダ
ンスを上げると、反射によるリンギングがしだいに小さ
くなる。すなわち、ダンピング抵抗の抵抗値をＲとし
て、ＲS＋Ｒを大きくすると、次第にリンギングが小さ
くなり、ＲS＋Ｒ≧Ｚ0の条件のときには、信号の反射に
よるリンギングは発生しない。プリント配線板の信号線
の特性インピーダンス（Ｚ 0）は、数十〜百数十Ωの特
性であるから、一般的には多くの場合、ダンピング抵抗
Ｒの値は数Ω〜数十Ωの値となる。
は、ダンピング抵抗を用いて見かけ上、出力インピーダ
ンスを上げると、反射によるリンギングがしだいに小さ
くなる。すなわち、ダンピング抵抗の抵抗値をＲとし
て、ＲS＋Ｒを大きくすると、次第にリンギングが小さ
くなり、ＲS＋Ｒ≧Ｚ0の条件のときには、信号の反射に
よるリンギングは発生しない。プリント配線板の信号線
の特性インピーダンス（Ｚ 0）は、数十〜百数十Ωの特
性であるから、一般的には多くの場合、ダンピング抵抗
Ｒの値は数Ω〜数十Ωの値となる。
【００２３】また、この場合は、ＲS+Ｒ＝Ｚ0 とすれ
ば、ρA＝0 となりＡ点で整合した回路となる。アドレ
スバスのように、常に信号を出力するＩＣが一定の場合
にはこの方法でも有効であるが、双方向に信号を入出力
するＩＣが伝送線路に接続した場合などでは、入出力が
切り替わっても整合するように、抵抗値および抵抗の位
置を規定することは難しい。
ば、ρA＝0 となりＡ点で整合した回路となる。アドレ
スバスのように、常に信号を出力するＩＣが一定の場合
にはこの方法でも有効であるが、双方向に信号を入出力
するＩＣが伝送線路に接続した場合などでは、入出力が
切り替わっても整合するように、抵抗値および抵抗の位
置を規定することは難しい。
【００２４】次に、伝送線路の左端に、ダンピング抵抗
１０８とＩＣ１０１とが接続され、その右側にＩＣ１０
２、ＩＣ１０３、およびＩＣ１０４とが接続してある回
路構成を例に、ダンピング抵抗で波形整形する従来例を
説明する。
１０８とＩＣ１０１とが接続され、その右側にＩＣ１０
２、ＩＣ１０３、およびＩＣ１０４とが接続してある回
路構成を例に、ダンピング抵抗で波形整形する従来例を
説明する。
【００２５】図９は、双方向に信号を入出力するＩＣ１
０１が信号を出力して、ＩＣ１０２、またはＩＣ１０
３、またはＩＣ１０４が信号を入力する場合において、
ＩＣ１０１の出力インピーダンスとダンピング抵抗１０
８とを加えた値と、伝送線路１０６のＺ0effの値とを概
ね等しくしてある。この条件の場合、伝送線路１０６
を、ＩＣ１０１の出力電圧の１／２のレベルの進行波が
まず進み、最終的にＩＣ１０４に到達する。ＩＣ１０４
の入力インピーダンスは、通常数ＫΩ〜数十ＭΩの特性
を持っているため、ここでほぼ全反射がおこり、進行波
とほぼ同レベルの電圧の反射波が発生する。この反射波
は伝送線路１０６を通ってＩＣ１０１に向かって行く
が、ＩＣ１０１の出力インピーダンスとダンピング抵抗
１０８を加えた値と、伝送線路のＺ0effとを概ね等しく
してあるため、図９の左端では反射波が発生せず、波形
が大きく乱れることはない。ＩＣ１０１の出力インピー
ダンスとダンピング抵抗１０８の抵抗値とを加えた値が
伝送線路のＺ0effの値よりも大きいと、波形のリンギン
グは起きないが、立ち上がりと立下り時間が長くなるた
め、高速な回路には向かない。
０１が信号を出力して、ＩＣ１０２、またはＩＣ１０
３、またはＩＣ１０４が信号を入力する場合において、
ＩＣ１０１の出力インピーダンスとダンピング抵抗１０
８とを加えた値と、伝送線路１０６のＺ0effの値とを概
ね等しくしてある。この条件の場合、伝送線路１０６
を、ＩＣ１０１の出力電圧の１／２のレベルの進行波が
まず進み、最終的にＩＣ１０４に到達する。ＩＣ１０４
の入力インピーダンスは、通常数ＫΩ〜数十ＭΩの特性
を持っているため、ここでほぼ全反射がおこり、進行波
とほぼ同レベルの電圧の反射波が発生する。この反射波
は伝送線路１０６を通ってＩＣ１０１に向かって行く
が、ＩＣ１０１の出力インピーダンスとダンピング抵抗
１０８を加えた値と、伝送線路のＺ0effとを概ね等しく
してあるため、図９の左端では反射波が発生せず、波形
が大きく乱れることはない。ＩＣ１０１の出力インピー
ダンスとダンピング抵抗１０８の抵抗値とを加えた値が
伝送線路のＺ0effの値よりも大きいと、波形のリンギン
グは起きないが、立ち上がりと立下り時間が長くなるた
め、高速な回路には向かない。
【００２６】図１０は図９と同様な回路構成であるが、
ＩＣ１０２が信号を出力してＩＣ１０１がその信号を受
ける場合である。通常のデジタルＩＣは入出力端子の入
力時のインピーダンスが数ＫΩ〜数十ＭΩの特性であ
り、ＩＣ１０１およびＩＣ１０３およびＩＣ１０４も同
様の特性とする。この場合、伝送線路１０６の両端で反
射係数はほぼ１となり、そのため伝送線路１０６の両端
で反射が繰り返されて波形が乱れてしまう。図１０の中
の矢印は、信号の反射が繰り返される状態を模式的に表
現したものである。
ＩＣ１０２が信号を出力してＩＣ１０１がその信号を受
ける場合である。通常のデジタルＩＣは入出力端子の入
力時のインピーダンスが数ＫΩ〜数十ＭΩの特性であ
り、ＩＣ１０１およびＩＣ１０３およびＩＣ１０４も同
様の特性とする。この場合、伝送線路１０６の両端で反
射係数はほぼ１となり、そのため伝送線路１０６の両端
で反射が繰り返されて波形が乱れてしまう。図１０の中
の矢印は、信号の反射が繰り返される状態を模式的に表
現したものである。
【００２７】このように、双方向のデータバス配線の両
端には終端抵抗を接続するのが望ましいが、基板サイズ
を小さくする必要のあるものは、実装するスペースが不
足するため、１本のデータバスの両端に終端抵抗を配置
することは非常に難しくなって来ており、１本のデータ
バスの片側に終端抵抗を配置する場合は、あるＩＣが信
号を出力する条件の時には波形が乱れないが、逆に他の
ＩＣが出力する場合には波形が乱れるといった現象が起
き易い。
端には終端抵抗を接続するのが望ましいが、基板サイズ
を小さくする必要のあるものは、実装するスペースが不
足するため、１本のデータバスの両端に終端抵抗を配置
することは非常に難しくなって来ており、１本のデータ
バスの片側に終端抵抗を配置する場合は、あるＩＣが信
号を出力する条件の時には波形が乱れないが、逆に他の
ＩＣが出力する場合には波形が乱れるといった現象が起
き易い。
【００２８】本発明は、上述のような点に鑑みてなされ
たもので、その目的とするところは、双方向のデータバ
ス配線に対して、終端抵抗を複数個使用しなくても、終
端抵抗を１個だけで、どのＩＣが出力する状態でも波形
の乱れを大幅に低減することができ、波形の乱れを最小
限にすることができるようにすることにある。
たもので、その目的とするところは、双方向のデータバ
ス配線に対して、終端抵抗を複数個使用しなくても、終
端抵抗を１個だけで、どのＩＣが出力する状態でも波形
の乱れを大幅に低減することができ、波形の乱れを最小
限にすることができるようにすることにある。
【００２９】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、伝送線路に複数の双方向に信号を入出
力する端子を持つＩＣを接続する回路において、伝送線
路の一方の端に双方向に信号を入出力する端子を持つＩ
Ｃ1を接続し、もう一方の端に抵抗値Ｒ1の値の終端抵抗
を接続し、複数個の双方向に信号を入出力するＩＣ２、
ＩＣ３、・・・をこの伝送線路の途中に直接または分岐
された伝送線路に接続する。
め、本発明では、伝送線路に複数の双方向に信号を入出
力する端子を持つＩＣを接続する回路において、伝送線
路の一方の端に双方向に信号を入出力する端子を持つＩ
Ｃ1を接続し、もう一方の端に抵抗値Ｒ1の値の終端抵抗
を接続し、複数個の双方向に信号を入出力するＩＣ２、
ＩＣ３、・・・をこの伝送線路の途中に直接または分岐
された伝送線路に接続する。
【００３０】このときにＩＣ1が信号を出力する時のイ
ンピーダンスをＲ2、ＩＣ1が信号を入力する時のインピ
ーダンスをＲ3、ＩＣ１以外のＩＣが信号を出力する時
のインピーダンスをＲ4とした時、 Ｒ1≒２Ｒ4 …（１） Ｒ2≒Ｒ3 …（２） の条件を満たすように回路を構成する。
ンピーダンスをＲ2、ＩＣ1が信号を入力する時のインピ
ーダンスをＲ3、ＩＣ１以外のＩＣが信号を出力する時
のインピーダンスをＲ4とした時、 Ｒ1≒２Ｒ4 …（１） Ｒ2≒Ｒ3 …（２） の条件を満たすように回路を構成する。
【００３１】望ましくはＲ2の値は、伝送線路の特性イ
ンピーダンスがＺ0、長さがｌ1、単位長さ当たりの容量
がＣ 1で、ＩＣの入出力回路の総容量をＣ2、分岐された
部分の伝送線路の長さがｌ2で、単位長さ当たりの容量
がＣ3とした時、 Ｒ2≒Ｚ0eff …（３） であって、ここで Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） …（４） に設定するのが良い。
ンピーダンスがＺ0、長さがｌ1、単位長さ当たりの容量
がＣ 1で、ＩＣの入出力回路の総容量をＣ2、分岐された
部分の伝送線路の長さがｌ2で、単位長さ当たりの容量
がＣ3とした時、 Ｒ2≒Ｚ0eff …（３） であって、ここで Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） …（４） に設定するのが良い。
【００３２】このような回路構成とすることで、どのＩ
Ｃが信号を出力した場合でも、外付けの終端抵抗を１個
使用することで、波形の乱れを極力抑えることが出来
る。
Ｃが信号を出力した場合でも、外付けの終端抵抗を１個
使用することで、波形の乱れを極力抑えることが出来
る。
【００３３】
【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
実施の形態を詳細に説明する。
【００３４】（第１の実施形態）図１は本発明の第１の
実施形態における双方向に信号を伝送する回路であっ
て、複数のメモリーＩＣと、これらメモリーＩＣをコン
トロールするＩＣとを実装したプリント配線板の構成を
示す上面図である。
実施形態における双方向に信号を伝送する回路であっ
て、複数のメモリーＩＣと、これらメモリーＩＣをコン
トロールするＩＣとを実装したプリント配線板の構成を
示す上面図である。
【００３５】図１に示すように、伝送線路１６が形成さ
れているプリント配線板１９ａ上に、メモリーコントロ
ーラＩＣ１１ａ、およびメモリーＩＣ１２ａ、メモリー
ＩＣ１３ａ、メモリーＩＣ１４ａが実装されている。伝
送線路１６はデータバスの中の１本を模式的に表現した
もので、一方の端にメモリーコントローラＩＣ１１ａの
データ信号を入出力するための信号ピン１７ａが接続さ
れている。この伝送線路１６の途中には、メモリーＩＣ
１２ａ、メモリーＩＣ１３ａ、メモリーＩＣ１４ａのそ
れぞれのデータ信号を入出力するための信号ピン１８ａ
が接続されており、もう一方の端には終端抵抗１５ａが
接続されている。
れているプリント配線板１９ａ上に、メモリーコントロ
ーラＩＣ１１ａ、およびメモリーＩＣ１２ａ、メモリー
ＩＣ１３ａ、メモリーＩＣ１４ａが実装されている。伝
送線路１６はデータバスの中の１本を模式的に表現した
もので、一方の端にメモリーコントローラＩＣ１１ａの
データ信号を入出力するための信号ピン１７ａが接続さ
れている。この伝送線路１６の途中には、メモリーＩＣ
１２ａ、メモリーＩＣ１３ａ、メモリーＩＣ１４ａのそ
れぞれのデータ信号を入出力するための信号ピン１８ａ
が接続されており、もう一方の端には終端抵抗１５ａが
接続されている。
【００３６】この時、伝送線路１６の長さは１５ｃｍ
で、線路の特性インピーダンスＺ0＝１００Ωで、０．
６ｐＦ／ｃｍの容量がついている。ＩＣ１１ａ、ＩＣ１
２ａ、ＩＣ１３ａ、ＩＣ１４ａの信号入出力部には、そ
れぞれ３ｐＦの容量がついている。この場合の伝送線路
１６の実効的な特性インピーダンスＺは約８３Ωとな
り、その値に近い８２Ωの終端抵抗１５ａが伝送線路１
６の終端に接続している。
で、線路の特性インピーダンスＺ0＝１００Ωで、０．
６ｐＦ／ｃｍの容量がついている。ＩＣ１１ａ、ＩＣ１
２ａ、ＩＣ１３ａ、ＩＣ１４ａの信号入出力部には、そ
れぞれ３ｐＦの容量がついている。この場合の伝送線路
１６の実効的な特性インピーダンスＺは約８３Ωとな
り、その値に近い８２Ωの終端抵抗１５ａが伝送線路１
６の終端に接続している。
【００３７】ここで実効的な特性インピーダンスＺ0eff
は、伝送線路１６の特性インピーダンスがＺ0、長さが
ｌ1、単位長さ当たりの容量がＣ1で、ＩＣの入出力回路
の総容量をＣ2、分岐された部分の伝送線路の長さがｌ2
で、単位長さ当たりの容量がＣ3とした時、 Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） で計算した値である。
は、伝送線路１６の特性インピーダンスがＺ0、長さが
ｌ1、単位長さ当たりの容量がＣ1で、ＩＣの入出力回路
の総容量をＣ2、分岐された部分の伝送線路の長さがｌ2
で、単位長さ当たりの容量がＣ3とした時、 Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） で計算した値である。
【００３８】また、メモリーをコントロールするＩＣ１
１ａの出力インピーダンスは約４０Ωで、信号を入力す
るモードでの入力インピーダンスは約８０Ωに調整され
ている。ＩＣ１２ａ、ＩＣ１３ａ、ＩＣ１４ａの出力イ
ンピーダンスは約２０Ωで、信号を入力するモードでの
入力インピーダンスは約１ＭΩである。
１ａの出力インピーダンスは約４０Ωで、信号を入力す
るモードでの入力インピーダンスは約８０Ωに調整され
ている。ＩＣ１２ａ、ＩＣ１３ａ、ＩＣ１４ａの出力イ
ンピーダンスは約２０Ωで、信号を入力するモードでの
入力インピーダンスは約１ＭΩである。
【００３９】ＩＣ１２ａ、ＩＣ１３ａ、ＩＣ１４ａが信
号を出力する時は、２本の伝送線路を駆動することにな
るので、出力インピーダンスをＩＣ１１ａの１/２に設
定している。
号を出力する時は、２本の伝送線路を駆動することにな
るので、出力インピーダンスをＩＣ１１ａの１/２に設
定している。
【００４０】図１では、プリント配線上に見やすいよう
に模式的に１本の伝送線路しか描かれていないが、実際
には当然、複数本の伝送線路が存在する。また、実際の
プリント配線板には多くの部品が実装され、他の信号パ
ターンなどもあるが、これらは全て省略してある。
に模式的に１本の伝送線路しか描かれていないが、実際
には当然、複数本の伝送線路が存在する。また、実際の
プリント配線板には多くの部品が実装され、他の信号パ
ターンなどもあるが、これらは全て省略してある。
【００４１】図１のプリント配線板１９ａは、図２及び
図３の回路構成を取っており、以下に説明するように、
複数のＩＣの中のいずれのＩＣが信号を出力しても波形
の大きな乱れは発生しない。
図３の回路構成を取っており、以下に説明するように、
複数のＩＣの中のいずれのＩＣが信号を出力しても波形
の大きな乱れは発生しない。
【００４２】次に、図２と図３の回路構成を説明する。
ここで、１０１は図１のメモリーコントローラＩＣ１１
ａに対応し、１０２、１０３、１０４は図１のメモリー
ＩＣ１２ａ，１３ａ，１４ａに対応し、および１０５は
図１の終端抵抗１５ａに相当し，１０６は図１の伝送線
路１６に対応している。
ここで、１０１は図１のメモリーコントローラＩＣ１１
ａに対応し、１０２、１０３、１０４は図１のメモリー
ＩＣ１２ａ，１３ａ，１４ａに対応し、および１０５は
図１の終端抵抗１５ａに相当し，１０６は図１の伝送線
路１６に対応している。
【００４３】図２は、双方向に信号を入出力するＩＣ１
０１が信号を出力して、ＩＣ１０２またはＩＣ１０３ま
たはＩＣ１０４がその信号を入力する場合の信号の流れ
を矢印で示している。各ＩＣ１０１〜１０４のインピー
ダンス特性が上述の式（１）〜（４）の条件を満たして
いる場合を考える。
０１が信号を出力して、ＩＣ１０２またはＩＣ１０３ま
たはＩＣ１０４がその信号を入力する場合の信号の流れ
を矢印で示している。各ＩＣ１０１〜１０４のインピー
ダンス特性が上述の式（１）〜（４）の条件を満たして
いる場合を考える。
【００４４】ＩＣ１０１から出力された信号の進行波
は、ＩＣ１０２、ＩＣ１０３、ＩＣ１０４に信号を伝達
して、最終的には終端抵抗１０５に到達する。終端抵抗
１０５は伝送線路１０６の実効的な特性インピーダンス
Ｚ0effに整合されているので、反射波はほとんど発生せ
ず、この回路の波形の乱れはほとんど発生しない。実用
的には、終端抵抗は Ｚ0eff≦Ｒ2 および Ｒ3≦２Ｚ0eff 程度でも効果は大きいが、完全にＺ0effに整合させるの
が望ましい。
は、ＩＣ１０２、ＩＣ１０３、ＩＣ１０４に信号を伝達
して、最終的には終端抵抗１０５に到達する。終端抵抗
１０５は伝送線路１０６の実効的な特性インピーダンス
Ｚ0effに整合されているので、反射波はほとんど発生せ
ず、この回路の波形の乱れはほとんど発生しない。実用
的には、終端抵抗は Ｚ0eff≦Ｒ2 および Ｒ3≦２Ｚ0eff 程度でも効果は大きいが、完全にＺ0effに整合させるの
が望ましい。
【００４５】図３は、ＩＣ１０２が信号を出力して、Ｉ
Ｃ１０１がその信号を受け取る場合の信号の流れを矢印
で示している。ＩＣ１０２から信号が出力されると、そ
の信号の進行波は伝送線路１０６の左右にわかれて進
む。図３の左側に進んでいく進行波は、ＩＣ１０１に到
達しても、インピーダンスがほぼ整合しているため、ほ
とんど反射波は発生しない。
Ｃ１０１がその信号を受け取る場合の信号の流れを矢印
で示している。ＩＣ１０２から信号が出力されると、そ
の信号の進行波は伝送線路１０６の左右にわかれて進
む。図３の左側に進んでいく進行波は、ＩＣ１０１に到
達しても、インピーダンスがほぼ整合しているため、ほ
とんど反射波は発生しない。
【００４６】同様に、図３の右側に進む進行波は最終的
には終端抵抗１０５に到達する。終端抵抗１０５でもイ
ンピーダンス整合をとっているため、反射波はほとんど
発生せず、従ってこの回路の反射波による波形の乱れ
は、ほとんど発生しない。
には終端抵抗１０５に到達する。終端抵抗１０５でもイ
ンピーダンス整合をとっているため、反射波はほとんど
発生せず、従ってこの回路の反射波による波形の乱れ
は、ほとんど発生しない。
【００４７】実用的には、終端抵抗１０５およびＩＣ１
０１の入力インピーダンスが、 Ｚ0eff≦Ｒ2 および Ｒ3≦２Ｚ0eff でも効果は大きいが、完全にＺ0effに整合させるのが望
ましい。
０１の入力インピーダンスが、 Ｚ0eff≦Ｒ2 および Ｒ3≦２Ｚ0eff でも効果は大きいが、完全にＺ0effに整合させるのが望
ましい。
【００４８】以上のように、伝送線路１０６に接続して
いる複数のＩＣ１０１〜１０４の中のどのＩＣが信号を
出力しても、伝送線路１０６に終端抵抗２０５が１個で
もって、反射による波形の乱れを抑制することができ
る。
いる複数のＩＣ１０１〜１０４の中のどのＩＣが信号を
出力しても、伝送線路１０６に終端抵抗２０５が１個で
もって、反射による波形の乱れを抑制することができ
る。
【００４９】(第２の実施形態)図４及び図５は、本発明
の第２の実施形態における双方向に信号を伝送する回路
の構成を示す。図４は複数のメモリーＩＣ１２１〜１２
４をコントロールするメモリーコントローラＩＣ１０１
が信号を出力する場合であり、図５は複数のメモリーＩ
Ｃ１２１〜１２４の中の任意のメモリーＩＣ１２２が信
号を出力する場合である。それぞれ、信号の流れを矢印
で示している。
の第２の実施形態における双方向に信号を伝送する回路
の構成を示す。図４は複数のメモリーＩＣ１２１〜１２
４をコントロールするメモリーコントローラＩＣ１０１
が信号を出力する場合であり、図５は複数のメモリーＩ
Ｃ１２１〜１２４の中の任意のメモリーＩＣ１２２が信
号を出力する場合である。それぞれ、信号の流れを矢印
で示している。
【００５０】伝送線路１０６から分岐した第１の伝送線
路１２５にメモリーＩＣ１２１とメモリーＩＣ１２２が
接続されており、伝送線路１０６から分岐した第２の伝
送線路１２６にメモリーＩＣ１２３とメモリーＩＣ１２
４が接続している以外は、作用を含めて上述の第１の実
施形態と同様である。分岐した伝送線路１２５、１２６
は主配線の伝送線路１０６よりも、十分短いことが望ま
しい。
路１２５にメモリーＩＣ１２１とメモリーＩＣ１２２が
接続されており、伝送線路１０６から分岐した第２の伝
送線路１２６にメモリーＩＣ１２３とメモリーＩＣ１２
４が接続している以外は、作用を含めて上述の第１の実
施形態と同様である。分岐した伝送線路１２５、１２６
は主配線の伝送線路１０６よりも、十分短いことが望ま
しい。
【００５１】（第３の実施形態）図６は、図１に示した
本発明の第１の実施形態のプリント配線板を電子機器に
取り付けたときの状態を示す断面図である。図６におい
て、１１ｂはメモリーと信号を入出力するコントローラ
ＩＣの断面、１２ｂ、１３ａ、１４ａはメモリーＩＣの
断面、１５ｂは終端抵抗の断面、１７ｂはメモリーと信
号を入出力するコントローラＩＣのリードの断面、１８
ｂはメモリーＩＣのリードの断面、１９ｂはプリント配
線板の断面、３０１は電子機器の筐体の断面、３０２は
筐体とプリント配線板の間のスペーサーの断面である。
本発明の第１の実施形態のプリント配線板を電子機器に
取り付けたときの状態を示す断面図である。図６におい
て、１１ｂはメモリーと信号を入出力するコントローラ
ＩＣの断面、１２ｂ、１３ａ、１４ａはメモリーＩＣの
断面、１５ｂは終端抵抗の断面、１７ｂはメモリーと信
号を入出力するコントローラＩＣのリードの断面、１８
ｂはメモリーＩＣのリードの断面、１９ｂはプリント配
線板の断面、３０１は電子機器の筐体の断面、３０２は
筐体とプリント配線板の間のスペーサーの断面である。
【００５２】本実施形態では、プリント配線板での波形
の乱れが少ないため、誤動作し難い。
の乱れが少ないため、誤動作し難い。
【００５３】
【発明の効果】以上説明したように、本発明によれば、
伝送線路に複数の双方向に信号を入出力する端子を持つ
ＩＣを接続する回路において、伝送線路の一方の端に双
方向に信号を入出力する端子を持つＩＣ１を接続し、も
う一方の端に抵抗値Ｒ1の値の終端抵抗を接続し、複数
個の双方向に信号を入出力するＩＣ２、ＩＣ３、・・・
をこの伝送線路の途中に直接または分岐された伝送線路
に接続し、このときにＩＣ1が信号を出力する時のイン
ピーダンスをＲ2、ＩＣ1が信号を入力する時のインピー
ダンスをＲ3、ＩＣ1以外のＩＣが信号を出力する時のイ
ンピーダンスをＲ 4とした時、 Ｒ1≒２Ｒ4 Ｒ2≒Ｒ3 の条件を満たすように回路を構成するようにしたので、
終端抵抗を複数個使用しなくても、１個だけで、どのＩ
Ｃが出力する状態でも波形の乱れを大幅に低減すること
ができる。
伝送線路に複数の双方向に信号を入出力する端子を持つ
ＩＣを接続する回路において、伝送線路の一方の端に双
方向に信号を入出力する端子を持つＩＣ１を接続し、も
う一方の端に抵抗値Ｒ1の値の終端抵抗を接続し、複数
個の双方向に信号を入出力するＩＣ２、ＩＣ３、・・・
をこの伝送線路の途中に直接または分岐された伝送線路
に接続し、このときにＩＣ1が信号を出力する時のイン
ピーダンスをＲ2、ＩＣ1が信号を入力する時のインピー
ダンスをＲ3、ＩＣ1以外のＩＣが信号を出力する時のイ
ンピーダンスをＲ 4とした時、 Ｒ1≒２Ｒ4 Ｒ2≒Ｒ3 の条件を満たすように回路を構成するようにしたので、
終端抵抗を複数個使用しなくても、１個だけで、どのＩ
Ｃが出力する状態でも波形の乱れを大幅に低減すること
ができる。
【００５４】また、本発明によれば、伝送線路の特性イ
ンピーダンスがＺ0、長さがｌ1、単位長さ当たりの容量
がＣ1で、ＩＣの入出力回路の総容量をＣ2、分岐された
部分の伝送線路の長さがｌ2で、単位長さ当たりの容量
がＣ3とした時、上記Ｒ2の値を、 Ｒ2≒Ｚ0eff ここで Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） とすることで、波形の乱れを最小限にすることができ
る。
ンピーダンスがＺ0、長さがｌ1、単位長さ当たりの容量
がＣ1で、ＩＣの入出力回路の総容量をＣ2、分岐された
部分の伝送線路の長さがｌ2で、単位長さ当たりの容量
がＣ3とした時、上記Ｒ2の値を、 Ｒ2≒Ｚ0eff ここで Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） とすることで、波形の乱れを最小限にすることができ
る。
【図１】図１は本発明の第１の実施形態における双方向
に信号を伝送する回路であって、複数のメモリーＩＣ
と、これらメモリーＩＣをコントロールするＩＣとを実
装したプリント配線板の構成を示す上面図である。
に信号を伝送する回路であって、複数のメモリーＩＣ
と、これらメモリーＩＣをコントロールするＩＣとを実
装したプリント配線板の構成を示す上面図である。
【図２】本発明の第１の実施形態における回路構成を示
し、双方向に信号を入出力するＩＣ１０１が信号を出力
して、ＩＣ１０２またはＩＣ１０３またはＩＣ１０４が
その信号を入力する場合を示す回路図である。
し、双方向に信号を入出力するＩＣ１０１が信号を出力
して、ＩＣ１０２またはＩＣ１０３またはＩＣ１０４が
その信号を入力する場合を示す回路図である。
【図３】本発明の第１の実施形態における回路構成を示
し、ＩＣ１０２が信号を出力して、ＩＣ１０１がその信
号を受け取る場合を示す回路図である。
し、ＩＣ１０２が信号を出力して、ＩＣ１０１がその信
号を受け取る場合を示す回路図である。
【図４】本発明の第２の実施形態における回路構成を示
し、双方向に信号を入出力するＩＣ１０１が信号を出力
して、ＩＣ１２１またはＩＣ１２２またはＩＣ１２３ま
たはＩＣ１２４がその信号を入力する場合を示す回路図
である。
し、双方向に信号を入出力するＩＣ１０１が信号を出力
して、ＩＣ１２１またはＩＣ１２２またはＩＣ１２３ま
たはＩＣ１２４がその信号を入力する場合を示す回路図
である。
【図５】本発明の第２の実施形態における回路構成を示
し、ＩＣ１２２が信号を出力して、ＩＣ１０１がその信
号を受け取る場合を示す回路図である。
し、ＩＣ１２２が信号を出力して、ＩＣ１０１がその信
号を受け取る場合を示す回路図である。
【図６】本発明の第３の実施形態として、本発明の第１
の実施形態のプリント配線板を電子機器に組み込んだ状
態を示す断面図である。
の実施形態のプリント配線板を電子機器に組み込んだ状
態を示す断面図である。
【図７】信号の反射の現象を説明するための回路構成を
示す回路図である。
示す回路図である。
【図８】伝送線路の両端に終端抵抗を配置した従来例の
回路構成を示す回路図である。
回路構成を示す回路図である。
【図９】ダンピング抵抗を用いた従来例の回路構成を示
し、双方向に信号を入出力するＩＣ１０１が信号を出力
して、ＩＣ１０２またはＩＣ１０３またはＩＣ１０４が
その信号を入力する場合を示す回路図である。
し、双方向に信号を入出力するＩＣ１０１が信号を出力
して、ＩＣ１０２またはＩＣ１０３またはＩＣ１０４が
その信号を入力する場合を示す回路図である。
【図１０】ダンピング抵抗を用いた従来例の回路構成を
示し、ＩＣ１０２が信号を出力して、ＩＣ１０１がその
信号を受け取る場合を示す回路図である。
示し、ＩＣ１０２が信号を出力して、ＩＣ１０１がその
信号を受け取る場合を示す回路図である。
１１ａ メモリーと信号を入出力するコントローラＩＣ
の上面 １１ｂ メモリーと信号を入出力するコントローラＩＣ
の断面 １２ａ、１３ａ、１４ａ メモリーＩＣの上面 １２ｂ、１３ａ、１４ａ メモリーＩＣの断面 １５ａ 終端抵抗の上面 １５ｂ 終端抵抗の断面 １６ プリント配線板上に形成した伝送線路 １７ａ メモリーと信号を入出力するコントローラＩＣ
のリードの上面 １７ｂ メモリーと信号を入出力するコントローラＩＣ
のリードの断面 １８ａ メモリーＩＣのリードの上面 １８ｂ メモリーＩＣのリードの断面 １９ａ プリント配線板の上面 １９ｂ プリント配線板の断面 １０１、１０２、１０３、１０４ 伝送線路に接続する
信号を入出力する回路 １０５、１０７ 終端抵抗 １０６ 伝送線路 １０８ ダンピング抵抗 １２１、１２２、１２３、１２４ 分岐した伝送線路に
接続する信号を入出力する回路 １２５、１２６ メインの伝送線路から分岐した伝送線
路 ２０１ 電圧源 ２０２ 伝送線路 ２０３ 終端抵抗 ３０１ 電子機器の筐体の断面 ３０２ 筐体とプリント配線板の間のスペーサーの断面
の上面 １１ｂ メモリーと信号を入出力するコントローラＩＣ
の断面 １２ａ、１３ａ、１４ａ メモリーＩＣの上面 １２ｂ、１３ａ、１４ａ メモリーＩＣの断面 １５ａ 終端抵抗の上面 １５ｂ 終端抵抗の断面 １６ プリント配線板上に形成した伝送線路 １７ａ メモリーと信号を入出力するコントローラＩＣ
のリードの上面 １７ｂ メモリーと信号を入出力するコントローラＩＣ
のリードの断面 １８ａ メモリーＩＣのリードの上面 １８ｂ メモリーＩＣのリードの断面 １９ａ プリント配線板の上面 １９ｂ プリント配線板の断面 １０１、１０２、１０３、１０４ 伝送線路に接続する
信号を入出力する回路 １０５、１０７ 終端抵抗 １０６ 伝送線路 １０８ ダンピング抵抗 １２１、１２２、１２３、１２４ 分岐した伝送線路に
接続する信号を入出力する回路 １２５、１２６ メインの伝送線路から分岐した伝送線
路 ２０１ 電圧源 ２０２ 伝送線路 ２０３ 終端抵抗 ３０１ 電子機器の筐体の断面 ３０２ 筐体とプリント配線板の間のスペーサーの断面
Claims (5)
- 【請求項１】 伝送線路に複数の双方向に信号を入出力
する端子を持つＩＣを接続する回路において、伝送線路
の一方の端に双方向に信号を入出力する端子を持つＩＣ
1が接続し、もう一方の端に抵抗値Ｒ1の終端抵抗を接続
し、複数個の双方向に信号を入出力する端子を持つＩＣ
２、ＩＣ３、・・・をこの伝送線路の途中に直接または
分岐された伝送線路に接続し、ＩＣ1が信号を出力する
時のインピーダンスをＲ2、ＩＣ1が信号を入力する時の
インピーダンスをＲ3、ＩＣ1以外のＩＣが信号を出力す
る時のインピーダンスをＲ4とした時、 Ｒ1≒２Ｒ4 Ｒ2≒Ｒ3 の条件を満たすことを特徴とする双方向に信号を伝送す
る回路。 - 【請求項２】 前記伝送線路の特性インピーダンスがＺ
0、長さがｌ1、単位長さ当たりの容量がＣ1で、ＩＣの
入出力回路の総容量をＣ2、分岐された部分の伝送線路
の長さがｌ2で、単位長さ当たりの容量がＣ3とした時、
前記Ｒ2の値を、 Ｒ2≒Ｚ0eff ここで Ｚ0eff＝Ｚ0／√（１+（Ｃ2+Ｃ3×ｌ2）／Ｃ1×ｌ1） としたことを特徴とする請求項1記載の双方向に信号を
伝送する回路。 - 【請求項３】 前記ＩＣ２、ＩＣ３・・がメモリーＩ
Ｃ、または複数のメモリーが搭載されているモジュール
であることを特徴とする請求項1または2に記載の双方向
に信号を伝送する回路。 - 【請求項４】 請求項１〜３のいずれかに記載の双方向
に信号を伝送する回路の前記伝送線路をプリント基板上
に形成し、双方向に信号線を出力するＩＣ1、ＩＣ２、
ＩＣ３、・・・をプリント基板上に実装したことを特徴
とするプリント配線板。 - 【請求項５】 請求項1〜３のいずれかに記載の双方向
に信号を伝送する回路、または請求項４に記載のプリン
ト配線板を備えたことを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074879A JP2002278660A (ja) | 2001-03-15 | 2001-03-15 | 双方向に信号を伝送する回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001074879A JP2002278660A (ja) | 2001-03-15 | 2001-03-15 | 双方向に信号を伝送する回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002278660A true JP2002278660A (ja) | 2002-09-27 |
Family
ID=18932060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001074879A Pending JP2002278660A (ja) | 2001-03-15 | 2001-03-15 | 双方向に信号を伝送する回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002278660A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008044148A (ja) * | 2006-08-11 | 2008-02-28 | Oki Data Corp | 駆動装置、ｌｅｄヘッド、及び画像形成装置 |
| JP2011217606A (ja) * | 2007-05-16 | 2011-10-27 | Hitachi Vehicle Energy Ltd | セルコントローラ、電池モジュールおよび電池システム |
| JP2012095836A (ja) * | 2010-11-02 | 2012-05-24 | Fujishoji Co Ltd | 遊技機 |
| JP2015034746A (ja) * | 2013-08-09 | 2015-02-19 | 日本精機株式会社 | 車両用表示装置の回路基板 |
-
2001
- 2001-03-15 JP JP2001074879A patent/JP2002278660A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008044148A (ja) * | 2006-08-11 | 2008-02-28 | Oki Data Corp | 駆動装置、ｌｅｄヘッド、及び画像形成装置 |
| JP2011217606A (ja) * | 2007-05-16 | 2011-10-27 | Hitachi Vehicle Energy Ltd | セルコントローラ、電池モジュールおよび電池システム |
| US9048667B2 (en) | 2007-05-16 | 2015-06-02 | Hitachi Automotive Systems, Ltd. | Cell controller, battery module and power supply system |
| JP2012095836A (ja) * | 2010-11-02 | 2012-05-24 | Fujishoji Co Ltd | 遊技機 |
| JP2015034746A (ja) * | 2013-08-09 | 2015-02-19 | 日本精機株式会社 | 車両用表示装置の回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970009693B1 (ko) | 고속 신호 전송에 적합한 신호 전송 장치, 회로 블럭 및 집적 회로 | |
| US6026456A (en) | System utilizing distributed on-chip termination | |
| US6791429B2 (en) | Transmission line parasitic element discontinuity cancellation | |
| US7916497B2 (en) | Printed circuit board and differential signaling structure | |
| US5668834A (en) | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line | |
| KR100913711B1 (ko) | 인쇄 회로 보드 | |
| JP3886425B2 (ja) | メモリモジュール及びメモリシステム | |
| US5767695A (en) | Fast transmission line implemented with receiver, driver, terminator and IC arrangements | |
| JP2002278660A (ja) | 双方向に信号を伝送する回路 | |
| JP2000013333A (ja) | ノイズ除去方法および伝送回路 | |
| JP3438375B2 (ja) | 信号伝送装置及び信号受信モジュール | |
| JP2004095786A (ja) | ノイズフィルタおよびノイズフィルタ付き差動信号配線 | |
| JP2003197753A (ja) | メモリ装置及びメモリバス伝送システム | |
| JP4152363B2 (ja) | メモリ装置及びメモリバス伝送システム | |
| JP3339521B2 (ja) | 信号伝送回路 | |
| JPH09238164A (ja) | 信号伝送装置 | |
| JP3339582B2 (ja) | 信号伝送装置 | |
| JP3613265B2 (ja) | ボード | |
| JP3666497B2 (ja) | 信号伝送装置及び回路ブロック | |
| US5958034A (en) | Inductive impedance modulation of transmission lines with stub loads | |
| JP2002374311A (ja) | センタタップ終端部品、センタタップ終端部品を用いたプリント配線板、及びプリント配線板を内部に有する電子機器 | |
| JPH10327062A (ja) | 終端回路、集積回路装置、電子機器 | |
| JPH10242837A (ja) | スイッチングノイズ低減回路 | |
| JP2002319985A (ja) | メモリ等の素子間の信号伝送システムに接続する回路ブロック | |
| JP2000222085A (ja) | 終端回路 |