JPH10242837A - スイッチングノイズ低減回路 - Google Patents

Abstract

(57)【要約】 【課題】 プリント回路基板における信号の変化により
発生するスイッチングノイズを低減する。 【解決手段】 論理素子の入力信号配線に終端抵抗を設
け、該論理素子の出力側に前記入力信号配線に流れる信
号を反転した信号が流れる出力信号配線を設け、該出力
信号配線に前記入力信号配線の終端抵抗と対の終端抵抗
を設け、両終端抵抗による入出力平衡終端によりスイッ
チングノイズ成分を打ち消す。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高速信号を処理す
るＬＳＩ素子の複数個を高密度に実装するプリント回路
基板、例えば交換装置の高速スイッチ部のプリント回路
基板等の配線設計を行う際のスイッチングノイズを低減
する技術に関するものである。

【０００２】

【従来の技術】図４にＥＣＬ（Emitter Coupled Logic
）系論理素子を例として、該素子を高密度に実装した
プリント回路基板において生じるスイッチングノイズの
発生の概念図を示す。図中、９１は回路基板のＶｔｔ電
源層、９２は当該回路基板の第１のグランド層、９３は
当該回路基板の第２のグランド層、９４はＶｅｅ電源層
である。

【０００３】また、１００はＥＣＬ系論理素子部を示
し、１０１、１０２、１０３、１０４はＮＰＮ型トラン
ジスタ、１０５、１０６は該トランジスタ１０１、１０
２のコレクタ側とグランド間に接続された負荷抵抗であ
る。１１１、１１２は回路基板上の伝送線路、１２１、
１２２は出力側からの反射回避用の終端抵抗である。

【０００４】１３１は回路基板の第２グランド層９３と
ＥＣＬ系論理素子部１００とを接続するための回路基板
内層ビアてある。１３２はＶｅｅ電源層９４とＥＣＬ系
論理素子部１００とを接続する回路基板内層ビアであ
る。１３３、１３４はＥＣＬ系論理素子部１００の内部
基本回路中のトランジスタ１０３、１０４のコレクタと
回路基板の第２のグランド層９３とを接続するための回
路基板内層ビアである。１３５、１３６は終端抵抗１２
１、１２２とＶｔｔ電源層９１とを接続するための回路
基板内層ビアである。そして、１３７は回路基板の第
１、第２のグランド層９２、９３の相互間を接続するた
めの回路基板内層ビアである。

【０００５】また、１４１はＶｔｔ電源層９１と回路基
板の第１のグランド層９２との間の結合容量を示し、１
４２はＶｅｅ電源層９４と回路基板の第２のグランド層
９３との間の結合容量を示している。

【０００６】まず、本概念図における配線接続について
説明する。ＥＣＬ系論理素子部の内部基本回路は差動接
続のトランジスタ１０１、１０２から構成されており、
それらのエミッタ共通接続部はＶｅｅ電源層９４と接続
されている。また、トランジスタ１０３、１０４はＥＣ
Ｌ系論理素子部の出力段を構成し、トランジスタ１０３
のコレクタ側は回路基板の第２のグランド層９３に接続
され、エミッタ側は回路基板上の伝送線路１１１に接続
されている。トランジスタ１０４のコレクタ側も回路基
板の第２のグランド層９３に接続され、エミッタ側は回
路基板上の伝送線路１１２に接続されている。

【０００７】これらの伝送線路１１１、１１２は、次段
のＥＣＬ系論理素子（図示せず）に入力した信号の反射
を回避するために設けた終端抵抗１２１、１２２を経由
し、回路基板内層ビア１３５、１３６を介して、回路基
板のＶｔｔ電源層９１に接続されている。

【０００８】次に、スイッチングノイズについて説明す
る。このスイッチングノイズは、総括して述べると、信
号レベルが、「Ｈ」レベル（高レベル電圧）から「Ｌ」
レベル（低レベル電圧）に、又はそれと逆の方向に切替
わる際に流れる電流が、グランド又は各種電源層を流れ
ることにより、その電源層のインダクタンスにより発生
するもので、論理素子部の電源系に電位変動をもたら
し、デバイスの誤動作あるいは伝送波形劣化を引き起こ
すものである。

【０００９】具体的に、ＥＣＬ系論理素子を例にして、
図４を用いてその発生メカニズムを説明する。図中、入
力信号Ｘが「Ｈ」レベルになることにより、トランジス
タ１０１は導通し、回路基板の第２グランド素子９３か
ら電流が、そのトランジスタ１０１を経由してＶｅｅ電
源層９４に向けて流れる。このとき、抵抗１０５に電圧
降下が発生し、入力信号Ｘとは逆相の信号（「Ｌ」レベ
ル）がトランジスタ０１３に伝送され、そのトランジス
タ１０３は非導通となり、伝送線路１１１には信号電流
は流れない。

【００１０】一方、入力信号Ｘが「Ｌ」レベルになるこ
とにより、トランジスタ１０１が非導通となった時は、
回路基板の第２のグランド層９３から電流が、そのトラ
ンジスタ１０１を経由してはＶｅｅ電源層９４に流れ
ず、抵抗１０５にコレクタ電流による電圧降下は起こら
ない。

【００１１】したがって、このときは、トランジスタ１
０３は導通し、回路基板の第１のグランド層９２から伝
送線路１１１に向けて信号電流が流れることになる。こ
の信号電流は、大部分が終端抵抗１２１を介してＶｔｔ
電源層９１に流れ込む。

【００１２】この流れ込んだ信号電流は、Ｖｔｔ電源層
９１の実効インダクタンスＬｅにより、次の式（１）で
近似されるスイッチングノイズ電圧ΔＶを発生する。 ΔＶ＝ｎ・Ｌｅ・ｄｉ／ｄｔ ・・・（１） ただし、ｎは、スイッチング数、ｄｉ／ｄｔは電流変化
率である。

【００１３】このようにして発生したスイッチングノイ
ズ電圧ΔＶは、Ｖｔｔ電源層９１と回路基板の第１のグ
ランド層９２との間の結合容量１４１により、グランド
層９２にも流れ込み、回路基板の基準電位に変動をもた
らし、伝送信号に対する雑音となる。

【００１４】したがって、従来では、スイッチングノイ
ズの低減に、電源系の実効インダクタンスＬｅを低減す
ることが図られてきた。

【００１５】図５は従来技術によるスイッチングノイズ
の低減手法を説明するための図である。図５の（ａ）
は、ＥＣＬ系論理素子搭載用のＦＲ４材料を絶縁性材料
とし、電源層／グランド層を分離して構成される通常の
プリント回路基板の内層断面を示すものである。図５の
（ｂ）は、スイッチングノイズの低減を図ったプリント
回路基板の内層断面を示すものである。図５の（ｃ）は
（ａ）、（ｂ）に示した電源／グランド層１９０、２０
０、２１０、２２０の断面を示す図である。

【００１６】図中、１５１は信号線Ｘ層、１５２は信号
線Ｙ層、１６０はグランド層、１７０はＶｔｔ電源層、
１８０はＶｅｅ電源層を示す。また、１９０はＶｔｔ電
源／グランド間誘電体層厚５０μｍの近接化した電源／
グランド層、２００はＶｔｔ電源／グランド間誘電体層
厚２５０μｍの通常の電源／グランド層、２１０はＶｅ
ｅ電源／グランド間誘電体層厚５０μｍの近接化した電
源／グランド層、２２０はＶｅｅ電源／グランド間誘電
体層厚２５０μｍの通常の電源／グランド層である。

【００１７】スイッチングノイズの低減を図るために構
成した図５の（ｂ）の構成では、（ａ）に示した構成に
比較して、電源／グランド層１９０、２１０における電
源層とグランド層の間を接近させ、且つその複層数を並
列接続化（例えば、（ｂ）に示すようにＶｔｔ電源／グ
ランド層１９０およびＶｅｅ電源／グランド層２１０を
各々２組並列接続する）することにより、電源／グラン
ド層間の相互インダクタンスを増加させ、電源層のもつ
実効インダクタンスＬｅを低減させる手法がとられてき
た。

【００１８】

【発明が解決しようとする課題】ところが、この手法に
よれば、絶縁層（誘電体層）が薄いので、電源層１７
０、１８０の表面の凹凸部とグランド層１６０との間に
強電界部が生じ、これにより電源層を構成している金属
イオンの層間移動が発生し、電源層１７０、１８０とグ
ランド層１６０とで短絡現象が生じるなど基板の信頼性
が劣化する問題があった。

【００１９】したがって、プリント回路基板の基本構成
を変えてスイッチングノイズを低減する方法には、信頼
性を著しく損なうという問題が生じ、新しいスイッチン
グノイズ低減手法が要求されていた。

【００２０】本発明の目的は、複数個の高速論理素子を
基板内に高密度に集積する際に問題となるスッチングノ
イズを低減することである。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に、第１の発明のスイッチングノイズ低減回路は、プリ
ント回路基板に搭載された論理素子を具備し、前記論理
素子の入力信号配線の終端抵抗と、前記論理素子の前記
入力信号配線の論理を反転した信号が出力する反転出力
信号配線の終端抵抗とにより対の終端処理を行った。

【００２２】第２の発明は、前記プリント回路基板上に
おいて、各信号入力部について前記対の終端処理を行っ
た。

【００２３】

【発明の実施の形態】以下、本発明の１つの実施の形態
について説明する。図３の（ａ）は本実施の形態で使用
するＥＣＬ系の３入力ＮＯＲ／ＯＲ論理素子（例えば、
ＥＮＬ６２０１など）のシンボル、（ｂ）はその真理値
を示したものである。

【００２４】本素子の基本論理は、（ｂ）に示すよう
に、入力端子Ｄａ〜Ｄｃの内のいずれか１つでも「Ｈ」
レベルになると、出力端子Ｘが「Ｈ」レベルになるＯＲ
論理である。なお、この論理素子にはその出力の反転論
理のを出力する出力端子Ｘ＊もあり、ＮＯＲ論理の出力
も可能である。また、この論理素子は、必ずしも３個の
入力端子の全てについて何等かの電位レベルを与える必
要はなく、入力端子を「開放」にしておくと、当該入力
端子は「Ｌ」レベルに固定される。したがって、入力端
子として特定の１個のみを使用し、他の入力端子は論理
固定することによって、データ信号波形の整形用として
も用いることが可能である。

【００２５】図１は前記した３入力ＮＯＲ／ＯＲ論理素
子を使用したスイッチングノイズ低減回路の構成を示す
図である。図中、１１〜１４は図３に示した論理素子２
１〜２４のＮＯＲ論理の出力信号配線に接続される終端
抵抗、３１〜３４は当該論理素子２１〜２４の入力端子
Ｄａの入力信号配線に接続される終端抵抗である。これ
ら終端抵抗１１と３１、１２と３２、１３と３３、１４
と３４は対の関係にあり、平衡終形式を実現する。

【００２６】４１〜４４は論理素子２１〜２４のＯＲ論
理出力の出力信号配線に設けられた信号出力端子、５１
〜５４は論理素子２１〜２４の入力端子Ｄｂの電位を
「Ｈ」レベル又は「Ｌ」レベルに固定するためのスイッ
チ、６１〜６４は論理素子２１〜２４の入力端子Ｄａに
の入力信号配線に接続された信号入力端子、７１〜７４
は論理素子２１〜２４の入力端子Ｄｃの入力信号配線に
接続される入力端子、８０のグランド線である。

【００２７】次に動作を説明する。スイッチ５１〜５４
のすべてが開放しているときは、論理素子２１〜２４の
入力端子Ｄｂは「Ｌ」レベルに固定される。このとき、
入力端子７１〜７４については終始開放であるるため、
論理素子２１〜２４の入力端子Ｄｃは終始「Ｌ」レベル
に固定される。

【００２８】この結果、論理素子２１〜２４のＯＲ論理
出力端子に接続される信号出力端子４１〜４４には、図
３の（ｂ）に示す内容から、入力端子６１〜６４に入力
している信号と同一の論理の信号が出力される。また、
ＮＯＲ論理出力端子には入力端子６１〜６４に入力して
いる信号と反転した信号が出力されるので、その出力信
号が「Ｈ」レベルになれば、そこに接続された終端抵抗
１１〜１４には信号電流が流れる。

【００２９】一方、前記したスイッチ５１〜５４のすべ
てを導通させたときは、入力端子Ｄｂが「Ｈ」レベルと
なるので、論理素子２１〜２４のＯＲ論理出力端子に接
続される信号出力端子４１〜４４は「Ｈ」レベルに固定
され、ＮＯＲ論理出力端子は「Ｌ」レベルに固定される
ため、終端抵抗１１〜１４に電流は流れない。

【００３０】次に、このような回路構成によるスイッチ
ングノイズ低減について説明する。まず、スイッチ５１
〜５４を導通させることにより、論理素子２１〜２４の
ＮＯＲ論理出力端子を「Ｌ」レベルに固定して、終端抵
抗１１〜１４には電流が流れないようにセットし、この
ときのＶｔｔ電源層の雑音値を測定する。この雑音値
は、例えば高抵抗のプローブを使用することにより、Ｖ
ｔｔ電源層とグランド線８０の間の電圧を測定して行
う。なお、このとき、信号入力端子６１〜６４に各々入
力信号を加えておくことより、この信号の変化によりス
イッチングノイズが発生する。

【００３１】次に、スイッチ５１〜５４を開放すると、
論理素子２１〜２４において入力信号に対してＯＲ／Ｎ
ＯＲ論理処理が行われ、ＯＲ論理出力端子に接続された
信号出力端子４１〜４４に入力信号と同一論理の信号が
出力する。この出力信号は同一プリント回路基板内の次
段回路に伝達される。一方、ＮＯＲ論理出力端子には、
入力信号を反転した論理の出力信号が出力する。

【００３２】そこでここでは、スイッチ５１〜５４につ
いて、最初そのすべてを導通させておいて、まずスイッ
チ５１のみ開放し、次にスイッチ５１と５２を開放し、
次にスイッチ５１〜５３を開放し、最後にスイッチ５１
〜５４の全部を開放した。

【００３３】このようにしてスイッチ５１〜５４のうち
の合計開放数毎に、Ｖｔｔ電源層のノイズを測定して、
入力と出力の平衡終端数（入力側と出力側の終端抵抗の
対の数）の増加による雑音値の変化を測定した。なお、
伝送信号はＰＲＢＳ（Pseudo-random bit sequence）２
²³−１ＮＲＺ（Non return-to-zero）１５５．５２Ｍbi
t/s としている。

【００３４】図２は図１で示した入出力平衡終端による
スイッチングノイズの低減手法の検証結果を示すもので
あり、入力信号を反転した出力信号を終端するその終端
の合計数とＶｔｔ電源雑音との関係を示している。この
検証結果から明らかなように、入力信号を反転した出力
終端数の増加とともに、Ｖｔｔ電源雑音値が減少してい
ることが分かる。

【００３５】これは、本実施の形態の出力側の終端が入
力側の終端と平衡終端の関係をもっているため、スイッ
チを開放にすることにより、当該スイッチに対応した論
理素子の入出力側の平衡終端の作用により、信号変化に
基づく入力側の電源雑音電流を打ち消す効果が現れたこ
とによるものである。

【００３６】したがって、入力側の終端数と入力信号を
反転した論理の出力側の終端の数が一致したときの雑音
値（図２中、端子数が４の場合）は、入力側に印加する
入力信号のすべてについてスイッチングノイズの低減作
用が行われる結果、論理素子に全く信号入力を行わない
時の電源雑音値（図２中、バックグラウンドノイズレベ
ル）と同一となっている。すなわちこのときは、入力側
の信号変化による電源雑音電流のすべてが、出力側の反
転した信号変化により流れる電流で打ち消される。

【００３７】以上のように、論理素子の入力側と出力側
とで平衡終端形式をとることによるスイッチングノイズ
低減の検証実験結果から、本実施の形態の配布線形式が
スイッチングノイズ低減上、極めて有効であることが分
かる。このため、許容ノイズレベルの範囲内における素
子搭載数を大幅に増大させることができ、より高密度な
実装が可能となる。

【００３８】なお、上記した実施の形態では、論理素子
２１〜２４の各々のＯＲ論理出力を取り出す信号出力端
子４１〜４４を設けているが、このような信号出力端子
を論理素子に設けることは必ずしも必要ない。この場合
は、論理素子としてインバータを使用することができ
る。信号入力端子６１〜６４をそのインバータの入力信
号配線に接続し、そのインバータの出力信号配線に終端
抵抗１１〜１４を接続して、入力信号配線に接続した終
端抵抗３１〜３４とで対の終端処理を行って、平衡終端
形式を実現すればよい。このとき、信号入力端子６１〜
６４に入力する信号は図示しない別の経路を経由して信
号処理部分に伝送される。

【００３９】

【発明の効果】以上から本発明によれば、基板内層構成
を変更することなく、つまり基板の信頼性を劣化させる
ことなく、プリント回路基板に発生するスイッチングノ
イズを低減することができ、より高密度な素子実装を実
現できるという優れた利点がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態の入出力平衡終端形式に
よるスイッチングノイズの低減効果の検証実験に使用し
た回路図である。

【図２】 図１の回路によって測定したスイッチングノ
イズの特性図である。

【図３】 （ａ）は図１の回路に使用したＯＲ／ＮＯＲ
論理素子のシンボルを示す図、（ｂ）はその真理値を示
す図である。

【図４】 スイッチングノイズの発生メカニズムを説明
するための図である。

【図５】 （ａ）は従来の一般的なプリント回路基板の
断面図、（ｂ）はスイッチングノイズ低減を図った従来
のプリント回路基板の断面図、（ｃ）は（ａ）、（ｃ）
で使用される電源／グランド層の説明図である。

【符号の説明】

１１〜１４：終端抵抗、２１〜２４：ＯＲ／ＮＯＲ論理
素子、３１〜３４：終端抵抗、４１〜４４：論理素子の
ＯＲ論理出力端子に接続される信号出力端子、５１〜５
４：スイッチ、６１〜６４：論理素子の入力端子Ｄａに
接続される信号入力端子、７１〜７４：論理素子の入力
端子Ｄｃに接続される入力端子、８０：グランド線、９
１：Ｖｔｔ電源層、９２：第１のグランド層、９３：第
２のグランド層、９４：Ｖｅｅ電源層、１００：ＥＣＬ
系論理素子部、１０１〜１０４：トランジスタ、１０
５、１０６：負荷抵抗、１１１、１１２：回路基板上伝
送線路、１２１、１２２：終端抵抗、１３１〜１３７：
回路基板層間接続ビア、１４１：Ｖｔｔ電源層と第１グ
ランド層との間の結合容量、１４２：Ｖｅｅ電源層と第
２グランド層との間の結合容量、１５１：信号線Ｘ層、
１５２：信号線Ｙ層、１６０：グランド層、１７０：Ｖ
ｔｔ電源層、１８０：Ｖｅｅ電源層、１９０：Ｖｔｔ電
源／グランド層間近接化の電源／グランド層、２００：
Ｖｔｔ電源／グランド層間通常の電源／グランド層、２
１０：Ｖｅｅ電源／グランド層間近接化の電源／グラン
ド層、２２０：Ｖｅｅ電源／グランド層間通常の電源／
グランド層。

Claims (2)

【特許請求の範囲】
1. 【請求項１】プリント回路基板に搭載された論理素子を
   具備し、前記論理素子の入力信号配線の終端抵抗と、前
   記論理素子の前記入力信号配線の論理を反転した信号が
   出力する反転出力信号配線の終端抵抗とにより対の終端
   処理を行ったことを特徴とするスイッチングノイズ低減
   回路。
2. 【請求項２】前記プリント回路基板上において、各信号
   入力部について前記対の終端処理を行ったことを特徴と
   する請求項１に記載のスイッチングノイズ低減回路。