JP2000222085A - 終端回路 - Google Patents
終端回路Info
- Publication number
- JP2000222085A JP2000222085A JP11027110A JP2711099A JP2000222085A JP 2000222085 A JP2000222085 A JP 2000222085A JP 11027110 A JP11027110 A JP 11027110A JP 2711099 A JP2711099 A JP 2711099A JP 2000222085 A JP2000222085 A JP 2000222085A
- Authority
- JP
- Japan
- Prior art keywords
- buses
- bus
- potential
- pull
- termination circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 バスの本数に比して消費電力が小さく、しか
も回路部品数が少ない終端回路を実現する。 【解決手段】 複数本引かれたバスの終端に接続され、
バスのインピーダンスの整合をとる終端回路において、
複数のバスに対して１つのバス電位安定化回路を設け、
各バスにはそれぞれ直列に抵抗を接続し、この直列接続
した抵抗によりインピーダンスの整合をとる。
も回路部品数が少ない終端回路を実現する。 【解決手段】 複数本引かれたバスの終端に接続され、
バスのインピーダンスの整合をとる終端回路において、
複数のバスに対して１つのバス電位安定化回路を設け、
各バスにはそれぞれ直列に抵抗を接続し、この直列接続
した抵抗によりインピーダンスの整合をとる。
Description
【０００１】
【発明の属する技術分野】本発明は、バスの終端に接続
され、バスのインピーダンスの整合をとる終端回路に関
するものである。
され、バスのインピーダンスの整合をとる終端回路に関
するものである。
【０００２】
【従来の技術】計算機システムでは、全体の回路をＣＰ
Ｕ部、記憶装置部、入出力インタフェイス部等、複数の
プリント基板に分割することがある。分割した各ユニッ
トをバスに接続することによって、ユニット間で相互に
通信可能にする。バスで伝達された信号はバスの遠端で
反射し、信号歪を生じるため、誤動作を生じるおそれが
ある。このような信号の反射を防ぐために終端回路が装
着される。終端回路の一種にテフナン終端回路がある。
テフナン終端回路はＴＴＬデバイスが接続されたバスに
広く用いられている。
Ｕ部、記憶装置部、入出力インタフェイス部等、複数の
プリント基板に分割することがある。分割した各ユニッ
トをバスに接続することによって、ユニット間で相互に
通信可能にする。バスで伝達された信号はバスの遠端で
反射し、信号歪を生じるため、誤動作を生じるおそれが
ある。このような信号の反射を防ぐために終端回路が装
着される。終端回路の一種にテフナン終端回路がある。
テフナン終端回路はＴＴＬデバイスが接続されたバスに
広く用いられている。
【０００３】図３はテフナン終端回路の構成図である。
図３で、バス１にはドライバ２とレシーバ３が直列に接
続されている。プルアップ抵抗Ｒ１は、一端は＋５Ｖの
電源電位点に、他端はドライバ２と３の接続点ａにそれ
ぞれ接続されている。プルダウン抵抗Ｒ２は、一端は接
地電位ＧＮＤに、他端は接続点ａにそれぞれ接続されて
いる。バスが複数本弾かれているときは、図３に示すテ
フナン終端回路はバス毎に設けられている。
図３で、バス１にはドライバ２とレシーバ３が直列に接
続されている。プルアップ抵抗Ｒ１は、一端は＋５Ｖの
電源電位点に、他端はドライバ２と３の接続点ａにそれ
ぞれ接続されている。プルダウン抵抗Ｒ２は、一端は接
地電位ＧＮＤに、他端は接続点ａにそれぞれ接続されて
いる。バスが複数本弾かれているときは、図３に示すテ
フナン終端回路はバス毎に設けられている。
【０００４】しかし、テフナン終端回路では次の問題点
があった。 ＋５Ｖの電源電位と接地電位ＧＮＤの電位差によりバ
スが非駆動時にも電流が流れ続ける。バスが複数本引か
れているときは、各バス毎のテフナン終端回路毎にそれ
ぞれ電流が流れ続ける。このため、消費電力が大きくな
る。 バス毎にテフナン終端回路が設けられているため、部
品数が多くなる。
があった。 ＋５Ｖの電源電位と接地電位ＧＮＤの電位差によりバ
スが非駆動時にも電流が流れ続ける。バスが複数本引か
れているときは、各バス毎のテフナン終端回路毎にそれ
ぞれ電流が流れ続ける。このため、消費電力が大きくな
る。 バス毎にテフナン終端回路が設けられているため、部
品数が多くなる。
【０００５】
【発明が解決しようとする課題】本発明は上述した問題
点を解決するためになされたものであり、複数のバスに
対して１つのバス電位安定化回路を設け、各バスにはそ
れぞれ直列に抵抗を接続し、この直列接続した抵抗によ
りインピーダンスの整合をとることによって、バスの本
数に比して消費電力が小さく、しかも回路部品数が少な
い終端回路を実現することを目的とする。
点を解決するためになされたものであり、複数のバスに
対して１つのバス電位安定化回路を設け、各バスにはそ
れぞれ直列に抵抗を接続し、この直列接続した抵抗によ
りインピーダンスの整合をとることによって、バスの本
数に比して消費電力が小さく、しかも回路部品数が少な
い終端回路を実現することを目的とする。
【０００６】
【課題を解決するための手段】本発明は次のとおりの構
成になった終端回路である。
成になった終端回路である。
【０００７】（１）複数本引かれたバスの終端に接続さ
れ、バスのインピーダンスの整合をとる終端回路におい
て、前記複数のバスにそれぞれ直列に接続された直列抵
抗と、一端は前記複数のバスの一端が共通に接続された
共通接続点に、他端は接地電位点にそれぞれ接続された
コンデンサと、一端は電源電位点に、他端は前記共通接
続点にそれぞれ接続されたプルアップ抵抗と、一端は接
地電位点に、他端は共通接続点にそれぞれ接続されたプ
ルダウン抵抗と、を具備したことを特徴とする終端回
路。
れ、バスのインピーダンスの整合をとる終端回路におい
て、前記複数のバスにそれぞれ直列に接続された直列抵
抗と、一端は前記複数のバスの一端が共通に接続された
共通接続点に、他端は接地電位点にそれぞれ接続された
コンデンサと、一端は電源電位点に、他端は前記共通接
続点にそれぞれ接続されたプルアップ抵抗と、一端は接
地電位点に、他端は共通接続点にそれぞれ接続されたプ
ルダウン抵抗と、を具備したことを特徴とする終端回
路。
【０００８】（２）前記複数のバスにそれぞれ接続され
た直列抵抗の抵抗値はバスの特性インピーダンスに応じ
た値になっていることを特徴とする（１）記載の終端回
路。
た直列抵抗の抵抗値はバスの特性インピーダンスに応じ
た値になっていることを特徴とする（１）記載の終端回
路。
【０００９】（３）前記複数のバスにそれぞれ設けら
れ、バスに信号を送出するドライバと、このドライバの
前段に設けられ、前記複数のバスに同時に送出する信号
をハイレベル信号の数が一定になった信号にコーディン
グし、コーディングした信号をドライバに送るエンコー
ダと、を具備したことを特徴とする（１）記載の終端回
路。
れ、バスに信号を送出するドライバと、このドライバの
前段に設けられ、前記複数のバスに同時に送出する信号
をハイレベル信号の数が一定になった信号にコーディン
グし、コーディングした信号をドライバに送るエンコー
ダと、を具備したことを特徴とする（１）記載の終端回
路。
【００１０】（４）前記コンデンサは、一端は前記共通
接続点に、他端は電源電位点にそれぞれ接続されたこと
を特徴とする（１）記載の終端回路。
接続点に、他端は電源電位点にそれぞれ接続されたこと
を特徴とする（１）記載の終端回路。
【００１１】（５）前記プルアップ抵抗とプルダウン抵
抗の一方を設けたことを特徴とする（１）記載の終端回
路。
抗の一方を設けたことを特徴とする（１）記載の終端回
路。
【００１２】
【発明の実施の形態】以下図面を用いて本発明を詳しく
説明する。図１は本発明の一実施例を示す構成図であ
る。図１で、バス１０１〜１０ｎの一端は共通接続点Ａ
に接続されている。直列抵抗１１１〜１１ｎはバス１０
１〜１０ｎにそれぞれ直列に接続されている。直列抵抗
１１１〜１１ｎの抵抗値は、バス１０１〜１０ｎの特性
インピーダンス値にそれぞれ合わせた値になっている。
説明する。図１は本発明の一実施例を示す構成図であ
る。図１で、バス１０１〜１０ｎの一端は共通接続点Ａ
に接続されている。直列抵抗１１１〜１１ｎはバス１０
１〜１０ｎにそれぞれ直列に接続されている。直列抵抗
１１１〜１１ｎの抵抗値は、バス１０１〜１０ｎの特性
インピーダンス値にそれぞれ合わせた値になっている。
【００１３】コンデンサ１２は、一端は共通接続点Ａ
に、他端は接地電位点ＧＮＤにそれぞれ接続されてい
る。コンデンサ１２は、バス１０１〜１０ｎ上に高周波
信号が送出されたときにインピーダンスが約０Ωにな
り、共通接続点Ａの電位を接地電位とほぼ等しくする。
なお、コンデンサ１２は片側を接地電位点ＧＮＤに接続
しているが、電源電位点Ｖｃｃに接続してもよい。
に、他端は接地電位点ＧＮＤにそれぞれ接続されてい
る。コンデンサ１２は、バス１０１〜１０ｎ上に高周波
信号が送出されたときにインピーダンスが約０Ωにな
り、共通接続点Ａの電位を接地電位とほぼ等しくする。
なお、コンデンサ１２は片側を接地電位点ＧＮＤに接続
しているが、電源電位点Ｖｃｃに接続してもよい。
【００１４】電位安定用回路１３はバスが駆動されずに
ハイ・インピーダンスのときに、バスの電位を安定させ
るための回路である。電位安定用回路１３は複数のバス
１０１〜１０ｎについて１個だけ設けられ、共通接続点
Ａに接続されている。電位安定用回路１３で、プルアッ
プ抵抗１３１は、一端は電源電位点Ｖｃに、他端は共通
接続点Ａにそれぞれ接続されている。プルダウン抵抗１
３２は、一端は接地電位点ＧＮＤに、他端は共通接続点
Ａにそれぞれ接続されている。なお、プルアップ抵抗１
３１とプルダウン抵抗１３２の一方のみを設けてもよ
い。
ハイ・インピーダンスのときに、バスの電位を安定させ
るための回路である。電位安定用回路１３は複数のバス
１０１〜１０ｎについて１個だけ設けられ、共通接続点
Ａに接続されている。電位安定用回路１３で、プルアッ
プ抵抗１３１は、一端は電源電位点Ｖｃに、他端は共通
接続点Ａにそれぞれ接続されている。プルダウン抵抗１
３２は、一端は接地電位点ＧＮＤに、他端は共通接続点
Ａにそれぞれ接続されている。なお、プルアップ抵抗１
３１とプルダウン抵抗１３２の一方のみを設けてもよ
い。
【００１５】このような終端回路では、バス１０１〜１
０ｎで伝送されている信号が遷移している状態にあると
きは、高周波信号がバスに伝送されているとみることが
できる。この場合は、コンデンサ１２のインピーダンス
が約０Ωになるため、直列抵抗１１１〜１１ｎが終端抵
抗となる。直列抵抗１１１〜１１ｎの抵抗値は、バス１
０１〜１０ｎの特性インピーダンス値にそれぞれ合わせ
た値になっているため、正しくインピーダンス整合がと
られる。電位安定用回路１３はバスが駆動されていない
ときの電位を安定させる。ＴＴＬデバイスがバスに接続
されているとき等には、電位を安定させることが必要に
なる。
０ｎで伝送されている信号が遷移している状態にあると
きは、高周波信号がバスに伝送されているとみることが
できる。この場合は、コンデンサ１２のインピーダンス
が約０Ωになるため、直列抵抗１１１〜１１ｎが終端抵
抗となる。直列抵抗１１１〜１１ｎの抵抗値は、バス１
０１〜１０ｎの特性インピーダンス値にそれぞれ合わせ
た値になっているため、正しくインピーダンス整合がと
られる。電位安定用回路１３はバスが駆動されていない
ときの電位を安定させる。ＴＴＬデバイスがバスに接続
されているとき等には、電位を安定させることが必要に
なる。
【００１６】図２は本発明の他の構成例を示した図であ
る。図２で図１と同一のものは同一符号を付ける。図２
で、ドライバ１４１〜１４ｎは各バス１０１〜１０ｎ毎
に設けられていて、バスに信号を送出する。エンコーダ
１５は、ドライバの１４１〜１４ｎの前段に設けられ、
バス１０１〜１０ｎに同時に送出する信号をハイレベル
信号の数が一定になった信号にコーディングし、コーデ
ィングした信号をドライバ１４１〜１４ｎに送る。
る。図２で図１と同一のものは同一符号を付ける。図２
で、ドライバ１４１〜１４ｎは各バス１０１〜１０ｎ毎
に設けられていて、バスに信号を送出する。エンコーダ
１５は、ドライバの１４１〜１４ｎの前段に設けられ、
バス１０１〜１０ｎに同時に送出する信号をハイレベル
信号の数が一定になった信号にコーディングし、コーデ
ィングした信号をドライバ１４１〜１４ｎに送る。
【００１７】ここで、ハイレベル信号の数を一定にする
理由を説明する。バスの本数が８本（ｎ＝８）、直列抵
抗１１１〜１１ｎの抵抗値が１００Ω、ハイレベル電圧
が３Ｖ、ローレベル電圧が０Ｖである場合を例に挙げて
説明する。
理由を説明する。バスの本数が８本（ｎ＝８）、直列抵
抗１１１〜１１ｎの抵抗値が１００Ω、ハイレベル電圧
が３Ｖ、ローレベル電圧が０Ｖである場合を例に挙げて
説明する。
【００１８】ハイレベル信号の数を規定しない場合、１
本のバス１０１の信号がハイレベル、他の７本のバスの
信号がローレベルであるときは、直列抵抗１１１では左
端の電位が約３Ｖ、右端の電位（共通接続点Ａの電位）
が約０Ｖになる。これにより、バス１０１に流れる電流
は約３０ｍＡになる。
本のバス１０１の信号がハイレベル、他の７本のバスの
信号がローレベルであるときは、直列抵抗１１１では左
端の電位が約３Ｖ、右端の電位（共通接続点Ａの電位）
が約０Ｖになる。これにより、バス１０１に流れる電流
は約３０ｍＡになる。
【００１９】一方、ハイレベル信号の数を４個に規定し
た場合は、８本のバスにハイレベルとローレベルの信号
がそれぞれ４個ずつ存在する。ハイレベル信号が存在す
るバスの直列抵抗では、左端の電位が約３Ｖ、右端の電
位が約１．５Ｖになる。これにより、バスに流れる電流
は約１５ｍＡになる。このようにハイレベル信号の数を
制限することによって、バスに流れる電流の値を低減で
きる。これによって、ドライバが供給しなければならな
い電流を小さくすることができ、ドライバの駆動能力が
低い場合でも対応できる。
た場合は、８本のバスにハイレベルとローレベルの信号
がそれぞれ４個ずつ存在する。ハイレベル信号が存在す
るバスの直列抵抗では、左端の電位が約３Ｖ、右端の電
位が約１．５Ｖになる。これにより、バスに流れる電流
は約１５ｍＡになる。このようにハイレベル信号の数を
制限することによって、バスに流れる電流の値を低減で
きる。これによって、ドライバが供給しなければならな
い電流を小さくすることができ、ドライバの駆動能力が
低い場合でも対応できる。
【００２０】
【発明の効果】本発明によれば次の効果が得られる。
【００２１】請求項１の発明によれば、複数のバスに対
して１つの電位を安定化させる回路だけが設けられ、バ
スの非駆動時にはこの安定化回路だけに電流が流れる。
これにより、バスの本数に比して消費電力を小さくする
ことができる。また、バスの本数に比して回路部品数を
少なくすることができる。
して１つの電位を安定化させる回路だけが設けられ、バ
スの非駆動時にはこの安定化回路だけに電流が流れる。
これにより、バスの本数に比して消費電力を小さくする
ことができる。また、バスの本数に比して回路部品数を
少なくすることができる。
【００２２】請求項２の発明によれば、それぞれのバス
で独立にインピーダンスの整合をとることができる。
で独立にインピーダンスの整合をとることができる。
【００２３】請求項３の発明によれば、ドライバの駆動
能力が低い場合でも十分なレベルの信号をバスに供給で
きる。
能力が低い場合でも十分なレベルの信号をバスに供給で
きる。
【００２４】請求項４の発明によれば、高周波信号がバ
ス上に存在したときにバスの電位をほぼ電源電位に保持
しておくことができる。
ス上に存在したときにバスの電位をほぼ電源電位に保持
しておくことができる。
【００２５】請求項５の発明によれば、バスの電位を安
定化させる回路の構成を簡略化できる。
定化させる回路の構成を簡略化できる。
【００２６】以上説明したように本発明によれば、バス
の本数に比して消費電力が小さく、しかも部品数が少な
い終端回路を実現できる。
の本数に比して消費電力が小さく、しかも部品数が少な
い終端回路を実現できる。
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】テフナン終端回路の構成図である。
１２ コンデンサ １５ エンコーダ １０１〜１０ｎ バス １１１〜１１ｎ 直列抵抗 １３１ プルアップ抵抗 １３２ プルダウン抵抗 １４１〜１４ｎ ドライバ
Claims (5)
- 【請求項１】 複数本引かれたバスの終端に接続され、
バスのインピーダンスの整合をとる終端回路において、 前記複数のバスにそれぞれ直列に接続された直列抵抗
と、 一端は前記複数のバスの一端が共通に接続された共通接
続点に、他端は接地電位点にそれぞれ接続されたコンデ
ンサと、 一端は電源電位点に、他端は前記共通接続点にそれぞれ
接続されたプルアップ抵抗と、 一端は接地電位点に、他端は共通接続点にそれぞれ接続
されたプルダウン抵抗と、を具備したことを特徴とする
終端回路。 - 【請求項２】 前記複数のバスにそれぞれ接続された直
列抵抗の抵抗値はバスの特性インピーダンスに応じた値
になっていることを特徴とする請求項１記載の終端回
路。 - 【請求項３】 前記複数のバスにそれぞれ設けられ、バ
スに信号を送出するドライバと、 このドライバの前段に設けられ、前記複数のバスに同時
に送出する信号をハイレベル信号の数が一定になった信
号にコーディングし、コーディングした信号をドライバ
に送るエンコーダと、を具備したことを特徴とする請求
項１記載の終端回路。 - 【請求項４】 前記コンデンサは、一端は前記共通接続
点に、他端は電源電位点にそれぞれ接続されたことを特
徴とする請求項１記載の終端回路。 - 【請求項５】 前記プルアップ抵抗とプルダウン抵抗の
一方を設けたことを特徴とする請求項１記載の終端回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11027110A JP2000222085A (ja) | 1999-02-04 | 1999-02-04 | 終端回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11027110A JP2000222085A (ja) | 1999-02-04 | 1999-02-04 | 終端回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000222085A true JP2000222085A (ja) | 2000-08-11 |
Family
ID=12211950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11027110A Pending JP2000222085A (ja) | 1999-02-04 | 1999-02-04 | 終端回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000222085A (ja) |
-
1999
- 1999-02-04 JP JP11027110A patent/JP2000222085A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690191B2 (en) | Bi-directional output buffer | |
| US6279060B1 (en) | Universal serial bus peripheral bridge simulates a device disconnect condition to a host when the device is in a not-ready condition to avoid wasting bus resources | |
| KR100272671B1 (ko) | 데이터 트랜시버 및 그것을 갖는 버스 인터페이스 | |
| EP0515097A1 (en) | Bus transceiver | |
| JPH11205118A (ja) | 差動信号伝送回路 | |
| US6194924B1 (en) | Multi-function controlled impedance output driver | |
| US7093041B2 (en) | Dual purpose PCI-X DDR configurable terminator/driver | |
| US6275062B1 (en) | Termination of transmission lines using simultaneously enabled pull-up and pull-down circuits | |
| US7383373B1 (en) | Deriving corresponding signals | |
| US6232792B1 (en) | Terminating transmission lines using on-chip terminator circuitry | |
| US6323672B1 (en) | Apparatus for reducing reflections when using dynamic termination logic signaling | |
| US5485107A (en) | Backplane driver circuit | |
| US6788102B2 (en) | Transmitter with active differential termination | |
| KR20040011366A (ko) | 고속 동작에 적합한 메모리 모듈 및 메모리 시스템 | |
| US20020167331A1 (en) | Middle pull-up point-to-point transceiving bus structure | |
| US5982191A (en) | Broadly distributed termination for buses using switched terminator logic | |
| JP2000222085A (ja) | 終端回路 | |
| JPH10294771A (ja) | データ・バスの動的終端ロジックのための方法および装置 | |
| US6437660B1 (en) | Method of increasing bus performance to reduce signal propagation delay and achieve incident wave switching | |
| JPH10126316A (ja) | 終端装置 | |
| US6777975B1 (en) | Input-output bus interface to bridge different process technologies | |
| US6366972B1 (en) | Multi-user communication bus with a resistive star configuration termination | |
| US6163165A (en) | Method for operating an information handling system | |
| US20070076580A1 (en) | Signal transmitting circuit | |
| JPH0661836A (ja) | 終端回路及び波形整形回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041122 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050411 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050428 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050613 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050729 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |