JP2015034746A

JP2015034746A - 車両用表示装置の回路基板

Info

Publication number: JP2015034746A
Application number: JP2013165722A
Authority: JP
Inventors: 徹弘高野; Tetsuhiro Takano
Original assignee: Nippon Seiki Co Ltd
Current assignee: Nippon Seiki Co Ltd
Priority date: 2013-08-09
Filing date: 2013-08-09
Publication date: 2015-02-19
Anticipated expiration: 2033-08-09
Also published as: JP6111928B2

Abstract

【課題】メモリ構成の異なる複数の車種に亘って共用可能な車両用表示計器を提供する。
【解決手段】回路基板３は、後述する不揮発性メモリ４と、揮発性メモリ５と、制御手段（コントローラ）６と、を実装するための配線とフットパターンを設ける。回路基板３には、揮発性メモリのフットパターン５ａ，５ｂ，５ｃ，５ｄが設けられ、最大４つ選択的に実装できる。
例えば、揮発性メモリ５を２つ実装する場合、揮発性メモリ５は制御手段６に近い方から順に、つまり、揮発性メモリのフットパターン５ａ，５ｂに実装する。また、揮発性メモリ５が電気的に接続し、且つ、制御手段６に最も近い抵抗のフットパターンに抵抗を実装する。つまり、揮発性メモリのフットパターン５ａ，５ｂに対応して抵抗のフットパターンＤＲ１ａ，ＤＲ１ｂに、それぞれ抵抗を実装する。また、揮発性メモリ５が２つ実装されたので、実装数２に対応して終端抵抗ＴＲ１ｂを実装する。
【選択図】図３

Description

本発明は、複数の車種に亘って共用可能な車両用表示装置の回路基板に関するものである。

特許文献１に、画像メータを含む複数の画像機能部品を平面的なディスプレイに表示しているにもかかわらず、個々の画像機能部品の空間的な隔絶感を効果的に創出でき、また、重要なメータ情報の識別性にも優れた車両用メータユニットが開示されている。

また、特許文献２には、メモリの増設に対応でき、しかもプリント基板のＩＣソケットによる専有面積が広くならないように、メモリ用のＩＣの内で最大記憶容量のものを装着する前記ＩＣソケットを予め増設容量分だけ前記プリント基板上に実装し、前記ＩＣソケットに記憶容量が異なるためにピン配列の異なる前記メモリ用ＩＣを装着する場合に、装着される前記メモリ用ＩＣのピン違いに対応して配線状態を切り替える切替手段を備えた表示器が開示されている。

特開２００９−１３７４８６号公報特開平４−２２２００２号公報

特許文献１に開示されるような車両用表示装置において、車の高機能化に伴って、車両情報の増加や、高精細な表示器に加飾性の高い表示が利用者に求められることから、大量の画像データを高速に読み書きする必要がある。

大量の画像データを取り扱うためには、一つのメモリの容量を増やすか、メモリを複数増設することによって達成でき、高速に読み書きするためには、ビット速度を高速とする、または／および、一度の伝送で同時に遅れるデータ量（バス幅）を広くすることで達成できる。

ビット速度の高速化には、揮発性メモリに、例えば、ＤＤＲ（ＤｏｕｂｌｅＤａｔａＲａｔｅ）規格に属するＳＤＲＡＭ、具体的には、ＤＤＲ２や、ＤＤＲ３のようなＤＤＲを冠した規格のＳＤＲＡＭが一時記憶手段として用いられる。

バス幅を増やすためには、データを複数に分割して異なるメモリにそれぞれ読み書きするコントローラＩＣを介して複数のメモリを一つの巨大なメモリとして扱う方法が用いられる。

しかしながら、ビット速度の高速化やバス幅の広幅化に伴い、回路上の配線における信号波形や、配線インピーダンス、通信タイミングなどの伝送線路の品質をＳＩ（ＳｉｇｎａｌＩｎｔｅｇｒｉｔｙ）シミュレーションによって検証を必要とし、回路設計における大きな負荷となっている。
そのため、複数の車種に対応できる共通の基板とすることが望まれるが、特許文献２に開示される表示器においては、必要とするメモリ容量やバス幅が異なる複数の車種に対応する回路基板の構成において改善の余地があった。

揮発性メモリと、少なくとも２つの前記揮発性メモリを統括して制御するコントローラと、前記揮発性メモリと前記コントローラを電気的に接続する配線と、を備えた車両用表示装置の回路基板であって、前記配線は、少なくとも２つの前記揮発性メモリが選択的に実装可能な第１フットパターンと、前記配線上の前記揮発性メモリの各実装数に対応した位置に終端抵抗を選択的に実装可能な第２フットパターンと、を設け、前記終端抵抗は、前記第１フットパターンに実装した前記揮発性メモリの数に応じて、前記第２フットパターンに１つ実装する。

揮発性メモリと、少なくとも２つの前記揮発性メモリを統括して制御するコントローラと、前記揮発性メモリと前記コントローラを電気的に接続する配線と、を備えた車両用表示装置の回路基板であって、前記配線は、少なくとも２つの前記揮発性メモリが選択的に実装可能な第１フットパターンと、前記配線を前記コントローラが電気的に接続する配線が短くなるように分断する位置に抵抗を選択的に実装可能な第３フットパターンと、を設け、前記抵抗は、前記第１フットパターンに実装した前記揮発性メモリが電気的に接続し、且つ、前記コントローラ側に最も近い前記第３フットパターンにのみ実装する。

前記配線は、前記揮発性メモリのクロック信号、アドレス信号、コマンド信号を前記コントローラに数珠繋ぎで配線し、前記揮発性メモリは、実装数に応じて、前記コントローラに配線上近い方から順に前記第１フットパターンに実装する。

メモリ構成の異なる複数の車種に亘って共用可能な車両用表示計器を提供できる。

本発明の実施形態による車両用表示装置の正面図。同実施形態による車両用表示装置の電気的構成を示すブロック図。本実施形態によるコントローラと揮発性メモリとのクロック信号線の回路図。本実施形態によるコントローラと揮発性メモリとのアドレス信号線、およびコマンド信号線の回路図。本実施形態によるコントローラと揮発性メモリとのデータ信号線の回路図。

以下に、本発明の実施形態に係る車両用表示装置を添付図面の図１乃至５に基づいて説明する。

本実施形態に係る車両用表示装置１は、表示手段２、回路基板３、不揮発性メモリ４、揮発性メモリ５、制御手段６で構成する。

表示手段２は、液晶表示器、有機ＥＬなどのフラットパネルディスプレイを用いる。

回路基板３は、後述する不揮発性メモリ４と、揮発性メモリ５と、制御手段６と、を実装するための配線とフットパターンを設ける。

不揮発性メモリ４は、例えば、フラッシュメモリであり、制御手段６のプログラム、および、計器表示を構成する各種画像データを予め記憶する。

揮発性メモリ５は、例えばＤＤＲ３からなり、回路基板３上に設けられた揮発性メモリのフットパターン５ａ，５ｂ，５ｃ，５ｄに、最大４つ選択的に実装できる。

制御手段６は、内部に複数の揮発性メモリ５を統括して制御可能なコントローラを内蔵するＣＰＵであり、不揮発性メモリ４に予め記憶されている画像データを、適宜揮発性メモリ５に読み込むと共に、車内ＬＡＮ７から入力された各種車両情報に対応する計器画像を構成して、表示手段２へ表示する。

次に、図３乃至５に示す回路図に基づいて、揮発性メモリ５の各信号線における揮発性メモリ５の実装数と配線の関係について説明する。
なお、図３乃至５に亘って、制御手段６と、揮発性メモリ５が実装されるフットパターン５ａ，５ｂ，５ｃ，５ｄの位置関係は同じものである。

図３のように、回路基板３には、揮発性メモリ５のクロック信号について、複数の揮発性メモリ５を数珠繋ぎとする配線を形成する。

揮発性メモリのフットパターン５ａ，５ｂ，５ｃ，５ｄには、実装数に応じて制御手段６に近い方から順に必要に応じて揮発性メモリ５を実装する。具体的に示すと、実装数に応じて、揮発性メモリのフットパターン５ａ、５ｂ、５ｃ、５ｄという順に実装する。

回路基板３の配線上に、終端抵抗のフットパターンＴＲ１ａ，ＴＲ１ｂ，ＴＲ１ｃ，ＴＲ１ｄを、揮発性メモリ５の実装数１，２，３，４にそれぞれ対応するように配置する。終端抵抗のフットパターンＴＲ１ａ，ＴＲ１ｂ，ＴＲ１ｃ，ＴＲ１ｄの実装される終端抵抗は、揮発性メモリ５の実装数に応じて、排他的に１つ実装する。

回路基板３の配線上に、制御手段６が電気的に接続される配線が短くなるように分断する位置に、抵抗のフットパターンＤＲ１ａ，ＤＲ１ｂ，ＤＲ１ｃ，ＤＲ１ｄを配置する。抵抗のフットパターンＤＲ１ａ，ＤＲ１ｂ，ＤＲ１ｃ，ＤＲ１ｄ上には、ダンピング用の抵抗、または、０オームの抵抗、または、ジャンパの実装によって、制御手段６と揮発性メモリ５とを電気的に接続する。

ここで、例えば、揮発性メモリ５を２つ実装する場合を具体的に説明する。

揮発性メモリ５は制御手段６に近い方の揮発性メモリのフットパターンから順に実装されるので、揮発性メモリ５を揮発性メモリのフットパターン５ａ，５ｂに実装する。

揮発性メモリ５が電気的に接続し、且つ、制御手段６に最も近い抵抗のフットパターンに抵抗を実装する。つまり、揮発性メモリのフットパターン５ａに対応して抵抗のフットパターンＤＲ１ａに、揮発性メモリのフットパターン５ｂに対応して抵抗のフットパターンＤＲ１ｂに、それぞれ抵抗を実装する。

揮発性メモリ５が２つ実装されたので、実装数２に対応して終端抵抗ＴＲ１ｂを実装する。

このような構成をとることで、揮発性メモリ５の実装数に応じて異なる回路基板を設ける必要がなく、例えば、必要な揮発性メモリ５の数が異なる複数の車種について、回路基板を共通で利用できる。また、実装した揮発性メモリ５に対応した抵抗の実装有無により不必要な配線を制御手段６に電気的に接続しないため、反射ノイズを低減できる。それに加え、揮発性メモリ５の実装数に応じて、反射ノイズを適切に防ぐ終端抵抗の実装ができる。尚且つ、揮発性メモリ５を数珠繋ぎで配線し、制御手段６から近い方から実装することで、配線長さを最短とすることができると共に、反射ノイズが発生しにくい配線構造となる。

このような構成は、クロック信号の配線に限らず、図４のように、アドレス信号、および、コマンド信号の配線にも適応ができる。例えば、揮発性メモリを４つ実装する場合を具体的に説明する。

揮発性メモリ５は制御手段６に近い方の揮発性メモリのフットパターンから順に実装されるので、揮発性メモリ５を揮発性メモリのフットパターン５ａ，５ｂ，５ｃ，５ｄに実装する。

揮発性メモリ５が電気的に接続し、且つ、制御手段６に最も近い抵抗のフットパターンに抵抗を実装する。つまり、揮発性メモリのフットパターン５ａに対応して抵抗のフットパターンＤＲ２ａに、揮発性メモリのフットパターン５ｂに対応して抵抗のフットパターンＤＲ２ｂに、揮発性メモリのフットパターン５ｃに対応して抵抗のフットパターンＤＲ２ｃに、揮発性メモリのフットパターン５ｄに対応して抵抗のフットパターンＤＲ２ｄに、それぞれ抵抗を実装する。

揮発性メモリ５が４つ実装されたので、実装数４に対応して終端抵抗ＴＲ２ｄを実装する。

次に、図５に示すデータ信号の配線について説明する。

図５に示すように、回路基板３には、揮発性メモリ５のデータ信号について、制御手段６に複数の揮発性メモリ５をそれぞれ接続する配線を形成する。

回路基板３の配線上に、制御手段６が電気的に接続される配線が短くなるように分断する位置に、抵抗のフットパターンＤＲ３ａ，ＤＲ３ｂ，ＤＲ３ｃ，ＤＲ３ｄを配置する。抵抗のフットパターンＤＲ３ａ，ＤＲ３ｂ，ＤＲ３ｃ，ＤＲ３ｄ上には、ダンピング用の抵抗、または、０オームの抵抗、または、ジャンパの実装によって、制御手段６と揮発性メモリ５とを電気的に接続する。

ここで、例えば揮発性メモリ５を３つ実装する場合を具体的に説明する。

揮発性メモリ５は制御手段６に近い方の揮発性メモリのフットパターンから順に実装されるので、揮発性メモリ５を揮発性メモリのフットパターン５ａ，５ｂ，５ｃに実装する。

気圧性メモリ５が電気的に接続し、且つ、制御手段６に最も近い抵抗のフットパターンに抵抗を実装する。つまり、揮発性メモリのフットパターン５ａに対応して抵抗のフットパターンＤＲ３ａに、揮発性メモリのフットパターン５ｂに対応して抵抗のフットパターンＤＲ３ｂに、揮発性メモリのフットパターン５ｃに対応して抵抗のフットパターンＤＲ３ｃに、それぞれ抵抗を実装する。

このような構成をとることで、揮発性メモリ５の実装数に応じて異なる回路基板を設ける必要がなく、例えば、必要な揮発性メモリ５の数が異なる複数の車種について、回路基板を共通で利用できる。また、実装した揮発性メモリ５に対応した抵抗の実装有無により不必要な配線を制御手段６に電気的に接続しないため、反射ノイズを低減できる。具体的には、例えば揮発性メモリ５を３つ実装する場合、抵抗のフットパターンＤＲ３ｄから揮発性メモリ５ｄに至る配線が、制御手段６に接続されないため、当該配線が不用意な反射ノイズを発生する虞がなくなる。

以上、実施形態について説明したが、揮発性メモリに用いられるメモリは、ＤＤＲ３に限らず、種々のＳＤＲＡＭや、その他の揮発性メモリに適用できる。

１車両用表示装置
２表示手段
３回路基板
４不揮発性メモリ
５揮発性メモリ
５ａ揮発性メモリのフットパターン
５ｂ揮発性メモリのフットパターン
５ｃ揮発性メモリのフットパターン
５ｄ揮発性メモリのフットパターン
６制御手段（コントローラ）
７車内ＬＡＮ
ＴＲ１ａ終端抵抗のフットパターン
ＴＲ１ｂ終端抵抗のフットパターン
ＴＲ１ｃ終端抵抗のフットパターン
ＴＲ１ｄ終端抵抗のフットパターン
ＴＲ２ａ終端抵抗のフットパターン
ＴＲ２ｂ終端抵抗のフットパターン
ＴＲ２ｃ終端抵抗のフットパターン
ＴＲ２ｄ終端抵抗のフットパターン
ＤＲ１ａ抵抗のフットパターン
ＤＲ１ｂ抵抗のフットパターン
ＤＲ１ｃ抵抗のフットパターン
ＤＲ１ｄ抵抗のフットパターン
ＤＲ２ａ抵抗のフットパターン
ＤＲ２ｂ抵抗のフットパターン
ＤＲ２ｃ抵抗のフットパターン
ＤＲ２ｄ抵抗のフットパターン
ＤＲ３ａ抵抗のフットパターン
ＤＲ３ｂ抵抗のフットパターン
ＤＲ３ｃ抵抗のフットパターン
ＤＲ３ｄ抵抗のフットパターン
ＶＴＴ終端電源電圧

Claims

揮発性メモリと、少なくとも２つの前記揮発性メモリを統括して制御するコントローラと、前記揮発性メモリと前記コントローラを電気的に接続する配線と、を備えた車両用表示装置の回路基板であって、
前記配線は、少なくとも２つの前記揮発性メモリが選択的に実装可能な第１フットパターンと、前記配線上の前記揮発性メモリの各実装数に対応した位置に終端抵抗を選択的に実装可能な第２フットパターンと、を設け、
前記終端抵抗は、前記第１フットパターンに実装した前記揮発性メモリの数に応じて、前記第２フットパターンに１つ実装することを特徴とする車両用表示装置の回路基板。
揮発性メモリと、少なくとも２つの前記揮発性メモリを統括して制御するコントローラと、前記揮発性メモリと前記コントローラを電気的に接続する配線と、を備えた車両用表示装置の回路基板であって、
前記配線は、少なくとも２つの前記揮発性メモリが選択的に実装可能な第１フットパターンと、前記配線を前記コントローラが電気的に接続する配線が短くなるように分断する位置に抵抗を選択的に実装可能な第３フットパターンと、を設け、
前記抵抗は、前記第１フットパターンに実装した前記揮発性メモリが電気的に接続し、且つ、前記コントローラ側に最も近い前記第３フットパターンにのみ実装することを特徴とする車両用表示装置の回路基板。
前記配線は、前記揮発性メモリのクロック信号、アドレス信号、コマンド信号を前記コントローラに数珠繋ぎで配線し、
前記揮発性メモリは、実装数に応じて、前記コントローラに配線上近い方から順に前記第１フットパターンに実装することを特徴とする請求項１または２に記載の車両用表示装置に回路基板。