JP2015050444A - 車両用表示装置の回路基板 - Google Patents
車両用表示装置の回路基板 Download PDFInfo
- Publication number
- JP2015050444A JP2015050444A JP2013183559A JP2013183559A JP2015050444A JP 2015050444 A JP2015050444 A JP 2015050444A JP 2013183559 A JP2013183559 A JP 2013183559A JP 2013183559 A JP2013183559 A JP 2013183559A JP 2015050444 A JP2015050444 A JP 2015050444A
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- foot pattern
- circuit board
- display device
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 91
- 230000006870 function Effects 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Landscapes
- Instrument Panels (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】 通信速度の異なるメモリを選択的に実装可能な車両用表示装置を提供する。【解決手段】 車両用表示装置1は、表示手段2、回路基板3、不揮発性メモリ4、揮発性メモリ5、制御手段6で構成する。揮発性メモリ5は、レベリング機能を持たない第1の揮発性メモリ、または、レベリング機能を持つ第2の揮発性メモリである。回路基板3には、第1の揮発性メモリまたは第2の揮発性メモリのいずれか一方が実装される。第1の揮発性メモリは、フットパターン5aに実装され、第2の揮発性メモリは、フットパターン5bに実装され、フットパターン5aは、フットパターン5bよりも、制御手段6との配線長が短くなるように配置される。このように構成することで、第1の揮発性メモリと第2の揮発性メモリを選択的に実装可能な回路基板の設計負荷を軽減することができる。【選択図】 図3
Description
本発明は、通信速度の異なるメモリを選択的に実装可能な車両用表示装置の回路基板に関するものである。
特許文献1に、画像メータを含む複数の画像機能部品を平面的なディスプレイに表示しているにもかかわらず、個々の画像機能部品の空間的な隔絶感を効果的に創出でき、また、重要なメータ情報の識別性にも優れた車両用メータユニットが開示されている。
特許文献1に開示されるような車両用表示装置においては、車の高機能化に伴って、車両情報の増加や、高精細な表示器に加飾性の高い表示が利用者に求められることから、大量の画像データを高速に読み書きする必要があり、大量の画像データを取り扱う必要がある。そのため、通信におけるビット速度が高速なDDR(Double Data Rate)規格に属するSDRAM(Synchronous
Dynamic Random Access Memory)、具体的には、DDR2やDDR3のようなDDRを冠した規格のSDRAMが一時記憶として用いられる。
Dynamic Random Access Memory)、具体的には、DDR2やDDR3のようなDDRを冠した規格のSDRAMが一時記憶として用いられる。
通常、車載用表示装置の回路基板は、製品仕様に最も適したSDRAMに合わせた回路を設計、実装するが、例えば、当該SDRAMの製造中止などの不測の事態などによって、異なる通信規格のSDRAMを代替品として使用しなければならない場合がある。
しかしながら、代替品を用いる場合には、新たに基板設計を行う必要があり、DDR2やDDR3のような高速通信を行う揮発性メモリにおいては、高速なデータ通信を安定して行うために、予めSI(Signal Integrity)シミュレーションによって、回路上の信号波形、配線インピーダンス、通信タイミングなどの伝送線路の品質検証を必須とすることから、代替品に対応する負荷は大きいものであった。
しかしながら、代替品を用いる場合には、新たに基板設計を行う必要があり、DDR2やDDR3のような高速通信を行う揮発性メモリにおいては、高速なデータ通信を安定して行うために、予めSI(Signal Integrity)シミュレーションによって、回路上の信号波形、配線インピーダンス、通信タイミングなどの伝送線路の品質検証を必須とすることから、代替品に対応する負荷は大きいものであった。
レベリング機能を持たない第1の揮発性メモリ、または、レベリング機能を持つ第2の揮発性メモリと、前記第1の揮発性メモリ、または、前記第2の揮発性メモリを選択的に制御する制御手段と、前記第1の揮発性メモリと前記第2の揮発性メモリを選択的に実装可能なフットパターンを有し、前記フットパターンと前記制御手段とを電気的に接続する配線と、を備えた車両用表示装置の回路基板であって、前記フットパターンを、前記第1の揮発性メモリを前記第2の揮発性メモリよりも前記制御手段との配線長が短くなるように形成する。
前記第1の揮発性メモリは、第1の電圧値で駆動し、前記第2の揮発性メモリは、前記第1の電圧値よりも低い第2の電圧値で駆動するものであって、
前記フットパターンに、前記第1の揮発性メモリ、または、前記第2の揮発性メモリのいずれか一方を実装し、当該実装された揮発性メモリに対応する電圧値に切り替える駆動電圧切り替え手段を設ける。
前記フットパターンに、前記第1の揮発性メモリ、または、前記第2の揮発性メモリのいずれか一方を実装し、当該実装された揮発性メモリに対応する電圧値に切り替える駆動電圧切り替え手段を設ける。
通信速度の異なるメモリを選択的に実装可能な車両用表示装置を提供できる。
以下に、本発明の実施形態に係る車両用表示装置を添付図面の図1乃至図3に基づいて説明する。
本実施形態に係る車両用表示装置1は、表示手段2、回路基板3、不揮発性メモリ4、揮発性メモリ5、制御手段6で構成する。
表示手段2は、液晶表示器、有機ELなどのフラットパネルディスプレイを用いる。
回路基板3は、後述する不揮発性メモリ4、揮発性メモリ5、制御手段6と、電源ICや各抵抗などの電子部品と共に、フットパターン上に実装し、互いに配線によって電気的に接続し、保持する。
不揮発性メモリ4は、例えば、フラッシュメモリであり、制御手段6のプログラム、および、計器表示を構成する各種画像データを予め記憶する。
揮発性メモリ5は、レベリング機能(入力されるクロックを基準として、データの読み込み/書き込みタイミングを調整する機能)を持たない第1の揮発性メモリ、または、レベリング機能を持つ第2の揮発性メモリである。
第1の揮発性メモリは、第1の電圧値で駆動し、第2の揮発性メモリは、第2の電圧値で駆動し、第1の揮発性メモリよりも通信速度の上限が高い高速な読み書きができる。
例えば、第1の揮発性メモリは、DDR2であり、第2の揮発性メモリは、DDR3である。
第1の揮発性メモリは、第1の電圧値で駆動し、第2の揮発性メモリは、第2の電圧値で駆動し、第1の揮発性メモリよりも通信速度の上限が高い高速な読み書きができる。
例えば、第1の揮発性メモリは、DDR2であり、第2の揮発性メモリは、DDR3である。
制御手段6は、第1の揮発性メモリおよび第2の揮発性メモリを選択的に制御可能なコントローラを内蔵するCPUであり、不揮発性メモリ4に予め記憶されている画像データを、適宜揮発性メモリ5に読み込むと共に、車内LAN8から入力された各種車両情報に対応する計器画像を構成して、表示手段2へ表示する。
次に、図3に示す回路図に基づいて、揮発性メモリ5のアドレス信号、およびコマンド信号における揮発性メモリ6と制御手段4の電気的接続を説明する。
フットパターン5aは、第1の揮発性メモリを実装するためのフットパターンであり、フットパターン5bは、第2の揮発性メモリを実装するためのフットパターンである。
フットパターン5aは、フットパターン5bよりも、制御手段6との配線長が短くなるように配置される。
フットパターン5aは、フットパターン5bよりも、制御手段6との配線長が短くなるように配置される。
回路基板3には、第1の揮発性メモリまたは第2の揮発性メモリのいずれか一方が実装される。
フットパターンTR1とフットパターンTR2は、終端抵抗を実装するフットパターンである。
回路基板3に第1の揮発性メモリが実装される(フットパターン5aに第1の揮発性メモリが実装される)場合は、フットパターンTR1に終端抵抗が実装され、翻って、回路基板3に第2の揮発性メモリが実装される(フットパターン5bに第2の揮発性メモリが実装される)場合には、フットパターンTR2に終端抵抗が実装される。
回路基板3に第1の揮発性メモリが実装される(フットパターン5aに第1の揮発性メモリが実装される)場合は、フットパターンTR1に終端抵抗が実装され、翻って、回路基板3に第2の揮発性メモリが実装される(フットパターン5bに第2の揮発性メモリが実装される)場合には、フットパターンTR2に終端抵抗が実装される。
フットパターン5bと制御手段6間の配線上には、抵抗を実装するためのフットパターンDRを備える。
フットパターンDRには、回路基板3に第2の揮発性メモリが実装される(フットパターン5bに第2の揮発性メモリが実装される)場合のみ、抵抗を実装し、フットパターン5bに実装される第2の揮発性メモリおよびフットパターンTR2に実装される終端抵抗が、制御手段6と電気的に接続する。
フットパターンDRに抵抗が実装されない場合、フットパターンDRとフットパターン5b、および、フットパターンDRとフットパターンTR2間の配線は、制御手段6と電気的に接続しない。
フットパターンDRには、回路基板3に第2の揮発性メモリが実装される(フットパターン5bに第2の揮発性メモリが実装される)場合のみ、抵抗を実装し、フットパターン5bに実装される第2の揮発性メモリおよびフットパターンTR2に実装される終端抵抗が、制御手段6と電気的に接続する。
フットパターンDRに抵抗が実装されない場合、フットパターンDRとフットパターン5b、および、フットパターンDRとフットパターンTR2間の配線は、制御手段6と電気的に接続しない。
電源IC7a,7bは、入力された電源電圧を所定の電圧値として昇圧または降圧して出力する回路を備える。
電源IC7aは、入力されたVINを、制御手段6の駆動電圧に変圧して出力すると共に、フットパターン5a,フットパターン5bおよび電源IC7bに、第1の電圧値または、第2の電圧値として変圧して出力する。
具体的には、回路基板3に第1の揮発性メモリが実装される(フットパターン5aに第1の揮発性メモリが実装される)場合には、入力されたVINを、第1の電圧値に変圧して第1の揮発性メモリおよび電源IC7bに出力する。翻って、回路基板3に第2の揮発性メモリが実装される(フットパターン5bに第2の揮発性メモリが実装される)場合には、第2の電圧値に変圧して、第2の揮発性メモリおよび、電源IC7bに出力する。
具体的には、回路基板3に第1の揮発性メモリが実装される(フットパターン5aに第1の揮発性メモリが実装される)場合には、入力されたVINを、第1の電圧値に変圧して第1の揮発性メモリおよび電源IC7bに出力する。翻って、回路基板3に第2の揮発性メモリが実装される(フットパターン5bに第2の揮発性メモリが実装される)場合には、第2の電圧値に変圧して、第2の揮発性メモリおよび、電源IC7bに出力する。
電源IC7bは、電源IC7aから出力された電圧値を半分に降圧してフットパターンTR1または、フットパターンTR2に実装される終端抵抗へ出力する。
上記実施例のように、フットパターン5aを、フットパターン5bよりも、制御手段6との配線長が短くなるように配置することによって、レベリング機能を持たない第1の揮発性メモリが実装される場合における第1の揮発性メモリと制御手段6間の配線において、第2の揮発性メモリと制御手段6間の配線が与える影響を少なくできるため、逆位置にある場合よりも第1の揮発性メモリと制御手段6間の回路設計が比較的容易となる。なお且つ、第2の揮発性メモリが実装される場合においては、第2の揮発性メモリが持つレベリング機能によって、入力されるクロックを基準として、データの読み込み/書き込みタイミングを調整することができるため、ミアンダ配線などの配線長の調整を少なくすることができる。これらにより、第1の揮発性メモリおよび第2の揮発性メモリを選択的に実装可能な回路の設計負荷軽減に寄与することができる。
また、第1の電圧値と、第2の電圧値を切り替える電源IC7aを備えることで、DDR2とDDR3のような異なる駆動電圧値で通信を行う揮発性メモリを同一の回路基板上に選択的に実装可能な共通回路基板を構成することができる。
本発明は、上記実施形態に限られず、上記実施形態に種々の変形を行うことが可能である。
例えば、上記実施形態では、揮発性メモリ5と制御手段6間におけるアドレス信号およびコマンド信号において説明を行ったが、クロック信号やデータ信号に適用してもよい。
1 車両用表示装置
2 表示手段
3 回路基板
4 不揮発性メモリ
5 揮発性メモリ
5a フットパターン(第1の揮発性メモリのフットパターン)
5b フットパターン(第2の揮発性メモリのフットパターン)
6 制御手段
7a 電源IC(駆動電圧切り替え手段)
7b 電源IC
8 車内LAN
DR フットパターン(抵抗のフットパターン)
TR1 フットパターン(終端抵抗のフットパターン)
TR2 フットパターン(終端抵抗のフットパターン)
2 表示手段
3 回路基板
4 不揮発性メモリ
5 揮発性メモリ
5a フットパターン(第1の揮発性メモリのフットパターン)
5b フットパターン(第2の揮発性メモリのフットパターン)
6 制御手段
7a 電源IC(駆動電圧切り替え手段)
7b 電源IC
8 車内LAN
DR フットパターン(抵抗のフットパターン)
TR1 フットパターン(終端抵抗のフットパターン)
TR2 フットパターン(終端抵抗のフットパターン)
Claims (2)
- レベリング機能を持たない第1の揮発性メモリ、または、レベリング機能を持つ第2の揮発性メモリと、
前記第1の揮発性メモリ、または、前記第2の揮発性メモリを選択的に制御する制御手段と、
前記第1の揮発性メモリと前記第2の揮発性メモリを選択的に実装可能なフットパターンを有し、前記フットパターンと前記制御手段とを電気的に接続する配線と、を備えた車両用表示装置の回路基板であって、
前記フットパターンを、前記第1の揮発性メモリを前記第2の揮発性メモリよりも前記制御手段との配線長が短くなるように形成する
ことを特徴とする車両用表示装置の回路基板。 - 前記第1の揮発性メモリは、第1の電圧値で駆動し、前記第2の揮発性メモリは、前記第1の電圧値よりも低い第2の電圧値で駆動するものであって、
前記フットパターンに、前記第1の揮発性メモリ、または、前記第2の揮発性メモリのいずれか一方を実装し、当該実装された揮発性メモリに対応する電圧値に切り替える駆動電圧切り替え手段を設ける
ことを特徴とする請求項1に記載の車両用表示装置の回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183559A JP2015050444A (ja) | 2013-09-05 | 2013-09-05 | 車両用表示装置の回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013183559A JP2015050444A (ja) | 2013-09-05 | 2013-09-05 | 車両用表示装置の回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015050444A true JP2015050444A (ja) | 2015-03-16 |
Family
ID=52700170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013183559A Pending JP2015050444A (ja) | 2013-09-05 | 2013-09-05 | 車両用表示装置の回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015050444A (ja) |
-
2013
- 2013-09-05 JP JP2013183559A patent/JP2015050444A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10491215B2 (en) | Calibration circuit and calibration apparatus including the same | |
JP5235036B2 (ja) | 差動式オンライン終端 | |
CN107077449B (zh) | 用于耦接源同步接口的控制设备和方法 | |
US20070153590A1 (en) | Internal reference voltage generating circuit for reducing standby current and semiconductor memory device including the same | |
TWI687049B (zh) | 用於設置參考電壓的電路和包括該電路的半導體裝置 | |
KR20130096947A (ko) | 위치에 따라 스터브 저항이 삽입되는 메모리 모듈 및 그것의 온-다이 터미네이션 설정 방법 | |
JP2011197658A5 (ja) | ||
US7586799B2 (en) | Devices, systems, and methods for independent output drive strengths | |
US10354610B2 (en) | Scanning circuit, display device and method for driving scanning circuit | |
KR102079630B1 (ko) | 지연동기회로를 가지는 동기 반도체 메모리 장치 및 파워 세이빙을 위한 지연동기회로 블록 구동 제어 방법 | |
US20120239887A1 (en) | Method and apparatus for memory control | |
JP2015050444A (ja) | 車両用表示装置の回路基板 | |
JP2014187162A (ja) | 半導体装置とそのトリミング方法 | |
CN105575419B (zh) | 同步动态随机存储器 | |
KR20150031963A (ko) | 메모리 모듈 및 그것의 제조 방법 | |
WO2012095980A1 (ja) | メモリコントローラ、及び情報処理装置 | |
JP6111928B2 (ja) | 車両用表示装置の回路基板 | |
US20100060318A1 (en) | Printed circuit board having a termination of a T-shaped signal line | |
JP4539709B2 (ja) | 表示装置 | |
US20060002482A1 (en) | Signal drive de-emphasis for memory bus | |
JP6239886B2 (ja) | 表示制御装置および半導体集積回路 | |
JP5726828B2 (ja) | 出力ドライバ | |
JP6311914B2 (ja) | 車両用表示装置の回路基板 | |
KR101282275B1 (ko) | 반도체 기억 장치, 및 반도체 기억 장치를 포함하는 정보 처리 장치 | |
JP2011186635A (ja) | メモリシステム |