JPH0523596U - 回路装置搭載予備領域を備える回路基板 - Google Patents
回路装置搭載予備領域を備える回路基板Info
- Publication number
- JPH0523596U JPH0523596U JP7981591U JP7981591U JPH0523596U JP H0523596 U JPH0523596 U JP H0523596U JP 7981591 U JP7981591 U JP 7981591U JP 7981591 U JP7981591 U JP 7981591U JP H0523596 U JPH0523596 U JP H0523596U
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- circuit
- memory
- circuit device
- spare area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 回路装置に不良が発生しても回路装置を搭載
した回路基板を廃棄することなく使用できる回路基板を
提供する。 【構成】 同一機能を有する複数の回路装置（メモリ）
１〜６を搭載した回路基板でメモリカードを構成する。
回路基板９に搭載した回路装置に不良が発生しても、こ
の不良の回路装置を残したまま良品の回路装置と交換す
るための予備領域Ｓを設け、この予備領域周辺に交換し
た回路装置を接続できる上位データ用と下位データ用に
共用できる２組の予備接続パッド７、８を設ける。
した回路基板を廃棄することなく使用できる回路基板を
提供する。 【構成】 同一機能を有する複数の回路装置（メモリ）
１〜６を搭載した回路基板でメモリカードを構成する。
回路基板９に搭載した回路装置に不良が発生しても、こ
の不良の回路装置を残したまま良品の回路装置と交換す
るための予備領域Ｓを設け、この予備領域周辺に交換し
た回路装置を接続できる上位データ用と下位データ用に
共用できる２組の予備接続パッド７、８を設ける。
Description
【０００１】
本考案は、複数個の同一機能を有する回路装置を搭載する回路基板に関する。
【０００２】
従来、同じ機能を有する複数個のメモリ等の回路装置をガラスエポキシ基板に 搭載する場合、その個数分の領域及び配線しかなく、いずれかのチップに不良が 発生すると、チップの修理交換が困難であり、チップを搭載した基板を廃棄せざ るをえず、歩留まりの低下が避けられないという問題点があった。
【０００３】 例えば、前記ガラスエポキシ基板には、複数のメモリが搭載され且増設メモリ も必要似応じて搭載できるように配線が施されており、メモリのパッドと前記配 線のパッドとワイヤボンディングで接続される。このような場合、いずれかのメ モリに不良が発生している場合、修理交換することは困難である。
【０００４】
本考案は、回路基板に搭載した回路装置に不良が発生しても基板を廃棄するこ となく使用でき、歩留まりを改善しようとするものである。
【０００５】
本考案は、回路基板に予備領域を設け、該領域に交換して搭載すべき回路装置 を接続する予備パッド及び配線を予め施しておくことを特徴とする。
【０００６】
図１は、本考案実施例の構成図を示している。 実施例としてメモリーカードについて以下に説明する。 図１において、メモリーカード１には、必要とするメモリーが搭載される領域 が１〜６が設定されており、これら領域周辺には前記メモリーのパッドとワイヤ ボンディングにより上位データバスまたは下位データバスと選択的に接続される パッドおよび配線が回路基板９に施されている。さらに、メモリーカードのほぼ 中央部に、前記領域１〜６に搭載されたメモリに不良品が発生した場合、該不良 品を回路基板に搭載したまま良品のメモリと交換して、該交換した良品のメモリ を搭載する予備領域Ｓを設け、該予備領域Ｓの周辺にもメモリのパッドとワイヤ ボンディングにより上位データバスまたは下位データバスと選択的に接続される 予備パッドおよび予備配線が施される。
【０００７】 図１の（Ａ）で詳述すると、メモリ搭載位置１〜３には、例えば上位データ用 ８ビットバスメモリが、またメモリ搭載位置４〜６には下位データ用８ビットバ スメモリが搭載され、上位データ用メモリと下位データ用メモリの組み合わせで １６ビットバスメモリを構成する。そして前記予備領域Ｓには前記上位データ用 メモリ又は下位データ用メモリのいずれに不良品が発生しても、代わりの８ビッ トバスメモリを搭載できるように、図１の（Ｂ）のように予備領域周辺に上位デ ータバス用の予備接続パッド７及び下位データバス用の予備接続パッド８を形成 し、この予備領域Ｓを上位データ及び下位データ用に共用できるように予備接続 パッドを２組用意する。１２はデータバス接続用端子部である。
【０００８】 図２は、回路基板９の前記予備領域Ｓに搭載した上位データ又は下位データ用 メモリのパッド１１と前記２組の予備接続パッド７及び８のパターンの一例を示 している。１０は回路基板９前記の予備領域Ｓに搭載したメモリであり、周辺に 形成した上位データ（８ビット）用予備接続パッド７が８個配列され、さらに前 記パッドの近傍に下位データ（８ビット）用予備接続パッド８が８個配列されて いる。 そして、前記予備領域Ｓに搭載したメモリ１０を不良の発生したメモリに応じ て前記２組の予備接続パッド７、８の一方を選択してメモリのパッド１１とワイ ヤボンディングすることにより、不良品のメモリも回路基板９に搭載したまま良 品のメモリと交換することができる。
【０００９】 前記実施例は、良品の回路装置と交換して搭載する回路基板の予備領域を、回 路基板のほぼ中央部に設定したが、予備領域の設定位置及びその数は前記実施例 に限るものではなく、搭載すべき回路装置の態様に応じて選択実施できるもので ある。
【００１０】
本考案は、回路基板に搭載した回路装置に不良が発生しても、回路基板を廃棄 することなく使用でる。また、回路基板に同一機能を有する回路装置を多数個搭 載した場合、材料比率が格段に高くなり、歩留まりの影響が如実に表れてくるが 、予備領域を設けることでこの歩留まりを改善することができる。
【図１】本考案構成の該略図である。
【図２】本考案の予備接続パッドパターンを示す図であ
る。
る。
Ｓ・・予備領域 １・・メモリカード ７、８・・予備
接続パッド ９・・回路基板 １０・・メモリ
接続パッド ９・・回路基板 １０・・メモリ
Claims (1)
- 【請求項１】 同一機能を有する複数の回路装置を搭載
する回路基板において、該回路基板に搭載した前記複数
の回路装置の内不良品を残したまま交換した回路装置を
搭載する予備領域を設け、該予備領域周辺に前記交換し
た回路装置に接続する予備接続パッドを形成したことを
特徴とする回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7981591U JPH0523596U (ja) | 1991-09-06 | 1991-09-06 | 回路装置搭載予備領域を備える回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7981591U JPH0523596U (ja) | 1991-09-06 | 1991-09-06 | 回路装置搭載予備領域を備える回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0523596U true JPH0523596U (ja) | 1993-03-26 |
Family
ID=13700702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7981591U Pending JPH0523596U (ja) | 1991-09-06 | 1991-09-06 | 回路装置搭載予備領域を備える回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0523596U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015034746A (ja) * | 2013-08-09 | 2015-02-19 | 日本精機株式会社 | 車両用表示装置の回路基板 |
-
1991
- 1991-09-06 JP JP7981591U patent/JPH0523596U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015034746A (ja) * | 2013-08-09 | 2015-02-19 | 日本精機株式会社 | 車両用表示装置の回路基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715147A (en) | Semiconductor device having an interconnecting circuit board | |
| US6351040B1 (en) | Method and apparatus for implementing selected functionality on an integrated circuit device | |
| US20040026789A1 (en) | Semiconductor device | |
| JP2568748B2 (ja) | 半導体装置 | |
| JPH1187400A (ja) | 半導体装置 | |
| JPH0523596U (ja) | 回路装置搭載予備領域を備える回路基板 | |
| JP2007535821A (ja) | 集積回路チップの単列ボンディングパッド構成 | |
| JPH1079466A (ja) | 半導体装置 | |
| TWM565880U (zh) | Universal adapter circuit layer for semiconductor package structure | |
| JP2936799B2 (ja) | 樹脂封止型マルチチップパッケージ | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| JPH10150120A (ja) | プリント配線基板，ｂｇａ型ｌｓｉパッケージ及び電子装置 | |
| CN108336056B (zh) | 用于半导体封装结构的万用转接电路层 | |
| JP2533810B2 (ja) | 半導体装置 | |
| KR970001890B1 (ko) | 상호연결회로기판을 갖춘 반도체장치 | |
| JPH06232328A (ja) | Ｌｏｃ型半導体装置 | |
| US6459157B1 (en) | Semiconductor device and double-sided multi-chip package | |
| JP2725657B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0661297A (ja) | 半導体装置 | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPH06224369A (ja) | 半導体装置 | |
| JPS60160134A (ja) | Ｈｉｃ | |
| JPH0540542Y2 (ja) | ||
| GB2392777A (en) | Leadframes | |
| JPS60200537A (ja) | テスト専用端子付半導体装置 |