TWM565880U - Universal adapter circuit layer for semiconductor package structure - Google Patents

Abstract

一種用於半導體封裝結構的萬用轉接電路層，其是安置在晶片上，而晶片是安置在基板上，且所述萬用轉接電路層包括延伸訊號區、至少一中繼接點區、接地區、電源區以及電氣絕緣層，其中延伸訊號區、中繼接點區、接地區及電源區是由導電材料構成而具有導電性，並位於電氣絕緣層的上表面。此外，延伸訊號區包含多個訊號線以及多個接墊，而中繼接點區包含多個中繼接點。尤其是，每個訊號線之間是平行排列，並連接至少一接墊，而接墊、中繼接點、接地區、電源區及該接腳可選擇式藉由引線而電氣連接至該基板之連接阜。

Description

用於半導體封裝結構的萬用轉接電路層

本創作涉及一種用於半導體封裝結構的萬用轉接電路層，尤其是利用接墊、中繼接點、接地區、電源區及接腳而依據晶片的電氣功能藉相對應的引線而電氣連接。

在一般習知技術的封裝制程中，需要利用焊線或打線(wire bonding)以實現半導體的積體電路(IC)及導線架之間的電氣連接，而打線通常是使用金線、鋁線或銅線，將積體電路的接腳連接至導線架的引腳，最後進行灌膠固化而完成封裝。

積體電路的接腳必需隨著內部電路的設計而配置，藉以達到最佳性能，而當不同接腳與相對應引腳之間的打線發生交錯時，很容易發生短路，或者，如果接腳與引腳之間的打線距離太長，則在後續壓模處理時，焊線很容易受到過大的模流衝壓而偏移，影響電性，甚至短路而失效。

因此，很需要一種創新的用於半導體封裝結構的萬用轉接電路層，不僅可簡化打線的設計，縮短打線距離，還能避免發生交錯，藉以解決上述習知技術的問題。

針對習知技術的不足，本創作的目的是提供一種用於半導體封裝結構的萬用轉接電路層。

為實現以上創作目的，本創作採用了如下所述的技術方案：

本創作揭露一種用於半導體封裝結構的萬用轉接電路層，其包括：一延伸訊號區，包含多個訊號線以及多個接墊，該等訊號線是平行排列，而每個該等訊號線系連接至少一接墊，且不同的該訊號線所連接的相對應接墊是配置成相互間隔開而不接觸；至少一中繼接點區，每個該中繼接點區包含多個中繼接點；一接地區；一電源區；以及一電氣絕緣層，具電氣絕緣性，且該延伸訊號區、該至少一中繼接點區、該接地區及該電源區是由一導電材料構成而具有導電性，並位於該電氣絕緣層的一上表面；其中該萬用轉接電路層是安置在一晶片的一上表面，且該晶片進一步安置在一基板的一上表面，該基板具有一線路圖案及多個接腳，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接腳，可選擇式藉由引線而電氣連接至該基板之連接阜。

較佳的， 該至少一中繼接點區是配置在該萬用轉接電路層的一左側邊緣區域、一頂部邊緣區域及一右側邊緣區域。

較佳的， 該接地區以及該電源區是配置成相鄰且不接觸。

較佳的， 該等訊號線所連接的該至少一接墊是配置成波浪狀排列。

較佳的， 該等訊號線所連接的該至少一接墊是配置成平行狀排列。

較佳的， 該接地區及該電源區為長條形。

在本創作的一實施例中， 該晶片系為一快閃記憶體。

較佳的， 該基板或該快閃記憶體上設有一控制器，該控制器具有多個連接墊，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接點，可選擇式藉由引線而電氣連接至該基板之該連接阜、該快閃記憶體或該控制器之連接墊。

本創作揭露另一種用於半導體封裝結構的萬用轉接電路層，其包括：一延伸訊號區，包含多個訊號線以及多個接墊，該等訊號線是平行排列，而每個該等訊號線系連接至少一接墊，且不同的該訊號線所連接的相對應接墊是配置成相互間隔開而不接觸；至少一中繼接點區，每個該中繼接點區包含多個中繼接點；一接地區；一電源區；以及一電氣絕緣層，具電氣絕緣性，且該延伸訊號區、該至少一中繼接點區、該接地區及該電源區是由一導電材料構成而具有導電性，並位於該電氣絕緣層的一上表面； 其中該萬用轉接電路層是安置在一第一晶片的一上表面，且該第一晶片進一步安置在一導線架之一承放座的一上表面，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接腳可選擇式藉由引線而電氣連接至該導線架之一引腳。

較佳的， 該至少一中繼接點區是配置在該萬用轉接電路層的一左側邊緣區域、一頂部邊緣區域及一右側邊緣區域。

較佳的， 該接地區以及該電源區是配置成相鄰且不接觸。

較佳的， 該等訊號線所連接的該至少一接墊是配置成波浪狀排列。

較佳的， 該等訊號線所連接的該至少一接墊是配置成平行狀排列。

較佳的， 該接地區及該電源區為長條形。

較佳的， 該第一晶片與該承放座之間設置一第二晶片，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區可選擇式藉由引線電氣連接該導線架之一引腳與第二晶片之連接墊。

因此，較之習知技術，本創作的優點包括：本創作的萬用轉接電路層可提供基板、晶片之間的訊號轉接功能，所以不需在基板、晶片之間直接進行打線，能大幅簡化引線的配置，提高打線良率，並縮短引線的距離，改善電氣訊號的傳輸品質，同時還能避免引線交錯，有效防止發生訊號短路而導致功能異常或甚至失效。

此外，本創作的萬用轉接電路層具較高的設計靈活性，能大幅減少開發轉接板的設計成本，尤其是並不局限於特定的晶片設計，所以本創作可運用在各種晶片上或與其搭配，因而提升應用彈性並擴大應用領域。

鑒於習知技術中的不足，本案創作人經長期研究和大量實踐，得以提出本創作的技術方案。以下結合附圖及更為具體的實施例對本創作的技術方案、其實施過程及原理等作進一步清楚、完整的解釋說明。

以下配合圖示及元件符號對本創作之實施方式做更詳細的說明，俾使熟習該項技藝者在研讀本說明書後能據以實施。

請參閱圖1，本創作實施例用於半導體封裝結構的萬用轉接電路層的示意圖。如圖1所示，本創作實施例的萬用轉接電路層10包括延伸訊號區11、至少一中繼接點區12、接地區13、電源區14以及電氣絕緣層15，其中延伸訊號區11、中繼接點區12、接地區13及電源區14是由導電材料構成而具有導電性，並位於電氣絕緣層15的上表面。進一步，上述的延伸訊號區11包含多個訊號線11A以及多個接墊11B，其中該等訊號線11A是平行排列，而每個訊號線11A連接至少一接墊11B，且不同的訊號線11A所連接的相對應接墊11B是配置成相互間隔開而不接觸。此外，中繼接點區12包含多個中繼接點12A，而電氣絕緣層15是具電氣絕緣性。尤其，延伸訊號區11、中繼接點區12、接地區13及電源區14是由導電材料構成而具有導電性，並位於電氣絕緣層15的上表面。

更加具體而言，圖1中的萬用轉接電路層10是示範性的表示共有16個訊號線11A，且分成 4組，亦即每一組包含4個訊號線11A，其中每個訊號線11A各自連接多個接墊11B，因而很明顯的，相鄰二訊號線11A的相對應接墊11B是不在同一水平位置，而是具有高低差，所以整體上，所有訊號線11A是比如以自左而右的由上往下之排列方式而重複多次，藉以形成上下起伏的波浪狀。這種波浪狀的接墊11B可以解決晶片20在打線時發生交錯的問題。

此外，中繼接點區12的每個中繼接點12A都可用來轉跳線，能避免引線40的距離過長而影響打線的良率，或產生跨線的風險。再者，由於接地區13及電源區14是設計成長條形，所以在跟晶片20打線時皆不會發生交錯。整體而言，本創作可提供應用上最短的打線路徑。

如圖2所示，本創作之萬用轉接電路層10之相鄰二訊號線11A及接墊11B可視電性連接需要，設計為相互平行排列，然不限於此，萬用轉接電路層為相鄰二訊號線11A及接墊11B可為規則或不規則幾何形狀的組合排列之設計。

如圖3及圖4所示，為利用本創作一典型實施例的萬用轉接電路層所完成的半導體封裝結構的上視圖與剖視圖，在此半導體封裝結構中，本創作的萬用轉接電路層10是安置在晶片20的上表面，而晶片20是進一步安置在基板30的上表面，進而由萬用轉接電路層10提供晶片20及基板30之間的電氣訊號轉接功能，使得萬用轉接電路層30之該接墊11B、該中繼接點12A、中繼接點區12之該接地區12、該電源區13可選擇式藉由引線40而電氣連接至該基板30之連接阜33。如圖3所示，基板30之連接阜33電氣連接該電源區14，系利用引線40經由同一訊號線11A上之相鄰特定距離的接墊11B，中繼電氣連接該基板30之連接阜33與該電源區14，以防止使用單一引線40過長而產生的變形，改善電氣訊號的傳輸品質，同時還能避免引線40交錯，有效防止發生訊號短路而導致功能異常或甚至失效。

如圖5及圖6所示，分別為依據本創作之另一半導體封裝結構之上視圖及剖視圖，並請一併參閱圖1。此實施例中，半導體封裝結構具有導線架34，其中導線架34包括一承放座35及一引腳36。本創作之萬用轉接電路層10可安置在第一晶片20的上表面，第一晶片20是進一步安置在第二晶片21上，而第二晶片21放置於導線架34之承放座35且並可依據第一晶片20及第二晶片21的電氣功能，可選擇式將引線40分別電氣連接萬用轉接電路層10之接墊11B、中繼接點12A、接地區13、電源區14與第二晶片21之連接墊22及導線架34之引腳36、接腳32。

因此本創作用於半導體封裝結構的萬用轉接電路層，適用於各類半導體封裝結構，如雙線內封裝組(DIP)、塑膠附引線晶片承座(PLCC)、四角平板封裝組(QFP)、低外形四角平板封裝組(LQFP)、薄型小型外框封裝組(TSOP)、薄型四角平板封裝組(TQFP)、帶承座封裝組(TCP)、球珠格狀陣列(BGA)、晶片尺寸級封裝組(CSP)、四角平板非引線封裝組(QFN)、小型外框非引線封裝組(SON)、引線框架BGA(LF-BGA)、模組陣列封裝組型的BGA(MAP-BGA) 及記憶卡(Memory Card)等之慣用公知的半導體封裝結構。

進一步參考圖7及圖8之上視圖及剖視圖，分別為利用本創作實施例萬用轉接電路層所完成的又一半導體封裝結構的示意圖，並請一併參閱圖1。此半導體封裝結構中，是包含本創作的萬用轉接電路層10、基板30、控制器60以及快閃記憶體70，其中萬用轉接電路層10是當作基板30、控制器60、快閃記憶體70之間的訊號轉接媒介，同時，利用相對應的引線41而連接。

進一步而言，快閃記憶體70是安置在基板30的上表面，且萬用轉接電路層10以及控制器60是安置在快閃記憶體70的上表面。再者，位於快閃記憶體70上控制器60包含多個連接墊62，其中萬用轉接電路層10及控制器60是分隔開而不相接觸。再者請參考如圖9之半導體封裝結構，其快閃記憶體70與控制器60可以視需要安置於基板30上，非如圖8所示快閃記憶體70與控制器60為堆疊的方式安置於基板30上。具體而言，圖8及圖9之控制器60利用相對應的引線41以打線方式而連接到萬用轉接電路層10及基板30，比如控制器60的某些連接墊62可連接到萬用轉接電路層10的相對應多個中繼接點12A，而另一些連接墊62可連接到基板30的相對應多個連接阜33，使得控制器60可經由萬用轉接電路層10的訊號轉接而電氣連接至基板30。

整體而言，萬用轉接電路層10的每個接墊11B、每個中繼接點12A、接地區13、電源區14可選擇式藉是藉由相對應的引線而電氣連接基板30的連接阜33、控制器60的連接墊62或快閃記憶體70，換言之，萬用轉接電路層10的主要功效在於提供基板30、快閃記憶體70以及控制器60之間的電氣連接，使得快閃記憶體70不需直接打線到基板30、控制器60，因而可縮短打線距離，並簡化打線配置，同時避免發生打線交錯而影響電氣性能。再者，上述的半導體封裝結構很適合應用於記憶卡的封裝領域，不過並未受限於此。

綜上所述，本創作的主要特點在於利用萬用轉接電路層提供訊號轉接功能，萬用轉接電路層是藉引線而電氣連接至基板，所以不需在基板、晶片之間直接進行打線，可大幅簡化引線的配置，提高打線良率，並縮短引線的距離，改善電氣訊號的傳輸品質，同時還能避免引線交錯，有效防止發生訊號短路而導致功能異常或甚至失效。

本創作的另一特點在於利用萬用轉接電路層提供基板、快閃記憶體、控制器之間的電氣轉接功能，其中萬用轉接電路層、控制器是在快閃記憶體上，且快閃記憶體電氣連接至基板的線路圖案。由於整結構的引線佈局非常簡化，很適合應用於記憶卡或需要高度整合及更加輕薄短小產品的封裝處理。

整體而言，本創作的萬用轉接電路層能大幅減少開發轉接板的設計成本，尤其是萬用轉接電路層的設計靈活性較高，並不局限於特定的晶片設計，所以本創作可運用在各種晶片上或與其搭配，因而提升應用彈性，擴大應用領域。

應當理解，以上較佳實施例僅用於說明本創作的內容，除此之外，本創作還有其他實施方式，但凡本領域技術人員因本創作所涉及之技術啟示，而採用等同替換或等效變形方式形成的技術方案均落在本創作的保護範圍內。

10‧‧‧萬用轉接電路層
11‧‧‧延伸訊號區
11A‧‧‧訊號線
11B‧‧‧接墊
12‧‧‧中繼接點區
12A‧‧‧中繼接點
13‧‧‧接地區
14‧‧‧電源區
15‧‧‧電氣絕緣層
20‧‧‧第一晶片
21‧‧‧第二晶片
30‧‧‧基板
32‧‧‧接腳
33‧‧‧連接埠
34‧‧‧導線架
35‧‧‧承放座
36‧‧‧引腳
40、41‧‧‧引線
60‧‧‧控制器
62‧‧‧連接墊
70‧‧‧快閃記憶體

圖1是本創作一典型實施例中用於半導體封裝結構的萬用轉接電路層的示意圖； 　　圖2是本創作另一典型實施例中用於半導體封裝結構的萬用轉接電路層的示意圖； 　　圖3是利用本創作一典型實施例的萬用轉接電路層所完成的半導體封裝結構的上視圖； 　　圖4為圖3中半導體封裝結構的A-A方向剖視圖； 　　圖5是利用本創作一典型實施例的萬用轉接電路層所完成的另一半導體封裝結構的上視圖； 　　圖6為圖4中半導體封裝結構的剖視圖； 　　圖7是利用本創作一典型實施例的萬用轉接電路層所完成的又一半導體封裝結構的上視圖； 　　圖8為圖7中半導體封裝結構的剖視圖；以及 　　圖9是利用本創作一典型實施例的萬用轉接電路層所完成的又一半導體封裝結構的剖視圖。

Claims (15)

1. 一種用於半導體封裝結構的萬用轉接電路層，包括： 　　一延伸訊號區，包含多個訊號線以及多個接墊，該等訊號線是平行排列，而每個該等訊號線系連接至少一接墊，且不同的該訊號線所連接的相對應接墊是配置成相互間隔開而不接觸； 　　至少一中繼接點區，每個該中繼接點區包含多個中繼接點； 　　一接地區； 　　一電源區；以及 　　一電氣絕緣層，具電氣絕緣性，且該延伸訊號區、該至少一中繼接點區、該接地區及該電源區是由一導電材料構成而具有導電性，並位於該電氣絕緣層的一上表面， 　　其中該萬用轉接電路層是安置在一晶片的一上表面，且該晶片進一步安置在一基板的一上表面，該基板具有一線路圖案及多個接腳，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接腳，可選擇式藉由引線而電氣連接至該基板之連接阜。
2. 根據申請專利範圍第1項所述的用於半導體封裝結構的萬用轉接電路層，其中，該至少一中繼接點區是配置在該萬用轉接電路層的一左側邊緣區域、一頂部邊緣區域及一右側邊緣區域。
3. 根據申請專利範圍第1項所述的用於半導體封裝結構的萬用轉接電路層，其中，該接地區以及該電源區是配置成相鄰且不接觸。
4. 根據申請專利範圍第1項所述的用於半導體封裝結構的萬用轉接電路層，其中，該等訊號線所連接的該至少一接墊是配置成波浪狀排列。
5. 根據申請專利範圍第1項所述的用於半導體封裝結構的萬用轉接電路層，其中，該等訊號線所連接的該至少一接墊是配置成平行狀排列。
6. 根據申請專利範圍第1項所述的用於半導體封裝結構的萬用轉接電路層，其中，該接地區及該電源區為長條形。
7. 根據申請專利範圍第1項所述的用於半導體封裝結構的萬用轉接電路層，其中，該晶片系為一快閃記憶體。
8. 根據申請專利範圍第7項所述的用於半導體封裝結構的萬用轉接電路層，其中，該基板或該快閃記憶體上設有一控制器，該控制器具有多個連接墊，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接點，可選擇式藉由引線而電氣連接至該基板之該連接阜、該快閃記憶體或該控制器之連接墊。
9. 一種用於半導體封裝結構的萬用轉接電路層，包括： 　　一延伸訊號區，包含多個訊號線以及多個接墊，該等訊號線是平行排列，而每個該等訊號線系連接至少一接墊，且不同的該訊號線所連接的相對應接墊是配置成相互間隔開而不接觸； 　　至少一中繼接點區，每個該中繼接點區包含多個中繼接點； 　　一接地區； 　　一電源區；以及 　　一電氣絕緣層，具電氣絕緣性，且該延伸訊號區、該至少一中繼接點區、該接地區及該電源區是由一導電材料構成而具有導電性，並位於該電氣絕緣層的一上表面， 　　其中該萬用轉接電路層是安置在一第一晶片的一上表面，且該第一晶片進一步安置在一導線架之一承放座的一上表面，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區及該接腳可選擇式藉由引線而電氣連接至該導線架之一引腳。
10. 根據申請專利範圍第9項所述的用於半導體封裝結構的萬用轉接電路層，其中，該至少一中繼接點區是配置在該萬用轉接電路層的一左側邊緣區域、一頂部邊緣區域及一右側邊緣區域。
11. 根據申請專利範圍第9項所述的用於半導體封裝結構的萬用轉接電路層，其中，該接地區以及該電源區是配置成相鄰且不接觸。
12. 根據申請專利範圍第9項所述的用於半導體封裝結構的萬用轉接電路層，其中，該等訊號線所連接的該至少一接墊是配置成波浪狀排列。
13. 根據申請專利範圍第9項所述的用於半導體封裝結構的萬用轉接電路層，其中，該等訊號線所連接的該至少一接墊是配置成平行狀排列。
14. 根據申請專利範圍第9項所述的用於半導體封裝結構的萬用轉接電路層，其中，該接地區及該電源區為長條形。
15. 根據申請專利範圍第9項所述的用於半導體封裝結構的萬用轉接電路層，其中，該第一晶片與該承放座之間設置一第二晶片，該萬用轉接電路層之該接墊、該中繼接點、該接地區、該電源區可選擇式藉由引線電氣連接該導線架之一引腳與第二晶片之連接墊。