JPH0540542Y2 - - Google Patents
Info
- Publication number
- JPH0540542Y2 JPH0540542Y2 JP11046386U JP11046386U JPH0540542Y2 JP H0540542 Y2 JPH0540542 Y2 JP H0540542Y2 JP 11046386 U JP11046386 U JP 11046386U JP 11046386 U JP11046386 U JP 11046386U JP H0540542 Y2 JPH0540542 Y2 JP H0540542Y2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- elements
- line
- fluorescent display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 17
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 12
- 239000011521 glass Substances 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000006059 cover glass Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は蛍光表示管に関し、表示部と、半導体
素子から成る駆動回路部とが同一ガラス基板上に
一体形成され、かつ表示部と駆動回路部とが同一
真空外囲器内に設けられた、通称「チツプ・イ
ン・グラス（Chip in Glass）」（以下、CIGと称
す）構造を有する蛍光表示管に関する。
素子から成る駆動回路部とが同一ガラス基板上に
一体形成され、かつ表示部と駆動回路部とが同一
真空外囲器内に設けられた、通称「チツプ・イ
ン・グラス（Chip in Glass）」（以下、CIGと称
す）構造を有する蛍光表示管に関する。
第３図は、この種の蛍光表示管の従来例の一部
破断斜視図、第４図は第３図の要部切欠平面図で
ある。
破断斜視図、第４図は第３図の要部切欠平面図で
ある。
ガラス基板１上に配線層２、絶縁層３、蛍光体
層５、ボンデイング用パツド６、外部端子用パツ
ド７が形成され、駆動回路用のIC素子８を所定
の位置に固定し、ワイヤーボンデイング法等によ
りボンデイングパツド６とIC素子８との間を接
続し、陽極基板９が形成されている。また、外部
引き出しリード１０、グリツド１１、フイラメン
ト１２が陽極基板９の上に配置され、カバーガラ
ス１３と共に低融点ガラス１４を用いて真空封止
されている。
層５、ボンデイング用パツド６、外部端子用パツ
ド７が形成され、駆動回路用のIC素子８を所定
の位置に固定し、ワイヤーボンデイング法等によ
りボンデイングパツド６とIC素子８との間を接
続し、陽極基板９が形成されている。また、外部
引き出しリード１０、グリツド１１、フイラメン
ト１２が陽極基板９の上に配置され、カバーガラ
ス１３と共に低融点ガラス１４を用いて真空封止
されている。
このようなCIG構造を有する蛍光表示管は、蛍
光体層５から成る表示部１５と駆動回路部１６で
あるIC素子８の出力端子が配線層２で接続され
ており、IC素子８の入力端子と接続された外部
引き出しリード１０に所定の電源電圧、信号を印
加することにより、IC素子８を介して表示部１
５を駆動、発光させることが出来るため、蛍光表
示管としての外部引き出しリード数を大幅に減ら
すことができるという利点があつた。
光体層５から成る表示部１５と駆動回路部１６で
あるIC素子８の出力端子が配線層２で接続され
ており、IC素子８の入力端子と接続された外部
引き出しリード１０に所定の電源電圧、信号を印
加することにより、IC素子８を介して表示部１
５を駆動、発光させることが出来るため、蛍光表
示管としての外部引き出しリード数を大幅に減ら
すことができるという利点があつた。
このような基本構造から成るICG構造を表示セ
グメント数（表示容量）の多い蛍光表示管に適用
する場合には、複数のIC素子をガラス基板上に
搭載する必要性が生ずる。
グメント数（表示容量）の多い蛍光表示管に適用
する場合には、複数のIC素子をガラス基板上に
搭載する必要性が生ずる。
第５図は駆動回路部１６を構成している蛍光表
示管用ドライバーであるIC素子８（μpD6323C）
を３個搭載した場合の配線接続の従来例を示す図
である。
示管用ドライバーであるIC素子８（μpD6323C）
を３個搭載した場合の配線接続の従来例を示す図
である。
このIC素子８は21ビツト出力を持つスタテイ
ツク駆動用のラツチアンドドライバーICで共通
端子として電源端子 VDD，VSSとインターフエ
イスからの信号を入力する信号入力端子 SCK，
BI，SI，LHの６本の端子を有している。これら
の端子 VDD，VSS，SCK，BI，SI，LHはそれぞ
れボンデイングパツド６に空中配線されている。
この場合、搭載されら複数のIC素子８の共通
（電源及び信号端子）はそれぞれの共通端子毎に
一本の配線に集約され、集約の際に配線間にクロ
スオーバー部２０が生じている。このクロスオー
バー部２０は下層にアルミ薄膜配線２１、上層に
銀厚膜配線２２がレイアウトされている。両配線
２１，２２間は絶縁層３を介して電気的絶縁が計
られている。上層、下層の配線を一本に集約する
ための電気的接続は、絶縁層３に設けた微小孔
（スルーホール）２３によつて行なわれ、共通端
子同志が接続されている。
ツク駆動用のラツチアンドドライバーICで共通
端子として電源端子 VDD，VSSとインターフエ
イスからの信号を入力する信号入力端子 SCK，
BI，SI，LHの６本の端子を有している。これら
の端子 VDD，VSS，SCK，BI，SI，LHはそれぞ
れボンデイングパツド６に空中配線されている。
この場合、搭載されら複数のIC素子８の共通
（電源及び信号端子）はそれぞれの共通端子毎に
一本の配線に集約され、集約の際に配線間にクロ
スオーバー部２０が生じている。このクロスオー
バー部２０は下層にアルミ薄膜配線２１、上層に
銀厚膜配線２２がレイアウトされている。両配線
２１，２２間は絶縁層３を介して電気的絶縁が計
られている。上層、下層の配線を一本に集約する
ための電気的接続は、絶縁層３に設けた微小孔
（スルーホール）２３によつて行なわれ、共通端
子同志が接続されている。
上述した従来の蛍光表示管には、内蔵する複数
のIC素子８の端子の接続されたボンデイングパ
ツド６間を積層構造（アルミ薄膜、絶縁膜、銀厚
膜）をもつた配線方法で接続しているので、しば
しばクロスオーバー部２０のアルミ薄膜配線２１
と銀厚膜配線２２間での電気的シヨート不良が発
生する。この原因は、厚膜印刷技術で形成される
絶縁層３に発生する微小なピンホールによるもの
で、上層に銀厚膜配線２２を印刷した際に、この
ピンホールを介して下層のアルミ薄膜配線２１と
上層の銀厚膜配線２２とがシヨートするものであ
る。
のIC素子８の端子の接続されたボンデイングパ
ツド６間を積層構造（アルミ薄膜、絶縁膜、銀厚
膜）をもつた配線方法で接続しているので、しば
しばクロスオーバー部２０のアルミ薄膜配線２１
と銀厚膜配線２２間での電気的シヨート不良が発
生する。この原因は、厚膜印刷技術で形成される
絶縁層３に発生する微小なピンホールによるもの
で、上層に銀厚膜配線２２を印刷した際に、この
ピンホールを介して下層のアルミ薄膜配線２１と
上層の銀厚膜配線２２とがシヨートするものであ
る。
従つて、ガラス基板上に搭載するIC素子８の
数が増すにつれ、クロスオーバー部２０も増加す
るため、従来の蛍光表示管においては、ピンホー
ルを介してのシヨート不良発生の確率も増加する
という欠点がある。
数が増すにつれ、クロスオーバー部２０も増加す
るため、従来の蛍光表示管においては、ピンホー
ルを介してのシヨート不良発生の確率も増加する
という欠点がある。
本考案の蛍光表示管は、基板上の真空容器内
に、蛍光体からなる表示部と表示部を駆動する複
数のIC素子からなる駆動回路部とが設けられて
いる蛍光表示管において、 電源供給ラインが基板の周辺部に設けられ、空
中配線が電源供給ラインと複数のIC素子の電源
端子に接続されたボンデイングパツドとを接続
し、一層の金属膜配線が複数のIC素子の共通の
信号を入力する信号入力端子の接続されたボンデ
イングパツド間をそれぞれ接続している。
に、蛍光体からなる表示部と表示部を駆動する複
数のIC素子からなる駆動回路部とが設けられて
いる蛍光表示管において、 電源供給ラインが基板の周辺部に設けられ、空
中配線が電源供給ラインと複数のIC素子の電源
端子に接続されたボンデイングパツドとを接続
し、一層の金属膜配線が複数のIC素子の共通の
信号を入力する信号入力端子の接続されたボンデ
イングパツド間をそれぞれ接続している。
このようにして、電源供給ラインは基板周辺部
に設けられるので、アルミ薄膜等で配線を形成す
る場合電源供給ラインは線幅の太いものに形成す
ることができるので配線抵抗を小さく抑えること
ができる。また、複数のIC素子のそれぞれの電
源端子および信号入力端子を相互に接続する配線
が積層構造をもたないためクロスオーバー部のシ
ヨート問題が解消される。
に設けられるので、アルミ薄膜等で配線を形成す
る場合電源供給ラインは線幅の太いものに形成す
ることができるので配線抵抗を小さく抑えること
ができる。また、複数のIC素子のそれぞれの電
源端子および信号入力端子を相互に接続する配線
が積層構造をもたないためクロスオーバー部のシ
ヨート問題が解消される。
次に、本考案の実施例について図面を参照して
説明する。
説明する。
第１図は本考案の蛍光表示管の第１の実施例内
部のIC素子と電源および入力信号ラインとの接
続を示す構成図である。
部のIC素子と電源および入力信号ラインとの接
続を示す構成図である。
本実施例では、IC素子８（μpD6323C）が３個
ガラス基板１上に搭載され、また、電源 VDD，
VSSおよびインターフエースから信号ライン５０
を介して SCK，BI，SI，LH入力信号が接続さ
れるIC素子８の端子はそれぞれボンデイングパ
ツド６に空中配線６０（アルミ細線）で接続され
ている。４本の入力信号 SCK，BI，SI，LHの
ラインはそれぞれの信号を共通して入力するIC
素子８の端子が接続されボンデイングパツド６間
を一層のアルミ薄膜配線であるい信号ライン５０
によりクロスオーバーなしに接続することにより
実現されている。また、IC素子８への電源供給
ライン５５は、配線抵抗を極力小さく抑えねばな
らず、アルミ薄膜で形成する場合には線幅を太く
できるようにガラス基板１周辺部に配置されてい
る。電源供給ライン５５とIC素子８の電源端子
に接続されたボンデイングパツド６も空中配線６
０で接続されているのでクロスオーバーを発生せ
ず陽極基板９を構成している。本実施例における
空中配線技術は、IC素子８（μpD6323C）とボン
デイングパツド６との間を接続する技術と同一の
もので、アルミ細線による超音波ボンデイング法
により接合を行つている。
ガラス基板１上に搭載され、また、電源 VDD，
VSSおよびインターフエースから信号ライン５０
を介して SCK，BI，SI，LH入力信号が接続さ
れるIC素子８の端子はそれぞれボンデイングパ
ツド６に空中配線６０（アルミ細線）で接続され
ている。４本の入力信号 SCK，BI，SI，LHの
ラインはそれぞれの信号を共通して入力するIC
素子８の端子が接続されボンデイングパツド６間
を一層のアルミ薄膜配線であるい信号ライン５０
によりクロスオーバーなしに接続することにより
実現されている。また、IC素子８への電源供給
ライン５５は、配線抵抗を極力小さく抑えねばな
らず、アルミ薄膜で形成する場合には線幅を太く
できるようにガラス基板１周辺部に配置されてい
る。電源供給ライン５５とIC素子８の電源端子
に接続されたボンデイングパツド６も空中配線６
０で接続されているのでクロスオーバーを発生せ
ず陽極基板９を構成している。本実施例における
空中配線技術は、IC素子８（μpD6323C）とボン
デイングパツド６との間を接続する技術と同一の
もので、アルミ細線による超音波ボンデイング法
により接合を行つている。
第２図ａは６個のIC素子８をガラス基板１上
に搭載する第２の実施例のアルミ薄膜細線を具体
的に示したパターン図である。
に搭載する第２の実施例のアルミ薄膜細線を具体
的に示したパターン図である。
ガラス基板１の周辺部を周回するようにIC素
子８への電源供給ライン５５となるアルミ薄膜配
線が形成されている。電源供給ライン５５のう
ち、VDDライン５５は電源 VDD，VSSライン５７
は電源 VSSと接続されるものである。この電源
供給ライン５５の内側に表示部１５と６個のIC
素子８からなる駆動回路部１６が形成される。６
個のIC素子８への電源、信号供給は外部端子用
パツド７０（VDD），７１（BI），７２（SCK），
７３（LH），７４（SI），７５（VSS）の６パツ
ドに集約され、各IC素子８と接続される。
子８への電源供給ライン５５となるアルミ薄膜配
線が形成されている。電源供給ライン５５のう
ち、VDDライン５５は電源 VDD，VSSライン５７
は電源 VSSと接続されるものである。この電源
供給ライン５５の内側に表示部１５と６個のIC
素子８からなる駆動回路部１６が形成される。６
個のIC素子８への電源、信号供給は外部端子用
パツド７０（VDD），７１（BI），７２（SCK），
７３（LH），７４（SI），７５（VSS）の６パツ
ドに集約され、各IC素子８と接続される。
さらに、この外部引出しリード用パツド７０，
７１，…，７５には通称 426合金から形成され
る第３図で示すような外部引出しリード１０が接
続され真空外へ導出される。なお、この実施例に
おいては表示部１５を形成するセグメント数が
111個存在するが、CIG構造としたことで上述し
たように外部引出しリード数は６本に大幅な削減
が計られている。また、配線材としてアルミ薄膜
を用いて説明してきたが、銀などの厚膜配線パタ
ーンを用いてクロスオーバーなきようにレイアウ
トすることも出来る。
７１，…，７５には通称 426合金から形成され
る第３図で示すような外部引出しリード１０が接
続され真空外へ導出される。なお、この実施例に
おいては表示部１５を形成するセグメント数が
111個存在するが、CIG構造としたことで上述し
たように外部引出しリード数は６本に大幅な削減
が計られている。また、配線材としてアルミ薄膜
を用いて説明してきたが、銀などの厚膜配線パタ
ーンを用いてクロスオーバーなきようにレイアウ
トすることも出来る。
第２図ｂは第２図ａのＡ部パターンにおいて空
中配線６０した詳細図である。なお、第２図に示
した実施例ではセグメントタイプで説明している
がドツトキヤラクタタイプでも同様に適用できる
ことは明らかである。また、第２図で示した実施
例では最外周に VSSライン５７をレイアウトし
ているが、 VDDライン５５でも良いことは云う
までもない。さらに VSSライン５７のみ完全な
閉回路となつて形成されているが、この一部が切
れた回路（第２図のVDDライン５６と同様）でも
良い。
中配線６０した詳細図である。なお、第２図に示
した実施例ではセグメントタイプで説明している
がドツトキヤラクタタイプでも同様に適用できる
ことは明らかである。また、第２図で示した実施
例では最外周に VSSライン５７をレイアウトし
ているが、 VDDライン５５でも良いことは云う
までもない。さらに VSSライン５７のみ完全な
閉回路となつて形成されているが、この一部が切
れた回路（第２図のVDDライン５６と同様）でも
良い。
（考案の効果）
以上説明したように本考案は、基板の周辺部に
電源供給ラインを配置し、その内側に配置された
複数のIC素子の電源端子の接続されたボンデイ
ングパツドとは空中配線で接続し、複数のICの
信号入力端子の接続されたボンデイングパツド間
は一層の金属膜配線で接続することにより、電源
供給ラインは論理信号のレベル確保とノイズマー
ジンを充分とれるように配線幅を太くとれ低抵抗
とすることができる効果があり、電源供給ライ
ン、入力信号ラインともクロスオーバーすること
がなくなり配線間シヨートを解消することがで
き、製造時の歩留を著しく向上できる効果もあ
る。
電源供給ラインを配置し、その内側に配置された
複数のIC素子の電源端子の接続されたボンデイ
ングパツドとは空中配線で接続し、複数のICの
信号入力端子の接続されたボンデイングパツド間
は一層の金属膜配線で接続することにより、電源
供給ラインは論理信号のレベル確保とノイズマー
ジンを充分とれるように配線幅を太くとれ低抵抗
とすることができる効果があり、電源供給ライ
ン、入力信号ラインともクロスオーバーすること
がなくなり配線間シヨートを解消することがで
き、製造時の歩留を著しく向上できる効果もあ
る。
第１図は本考案の蛍光表示管の第１の実施例内
部のIC素子と電源および入力信号ラインとの接
続を示す構成図、第２図ａは本考案の第２の実施
例に用いられるアルミ薄膜配線を具体的に示した
パターン図、第２図ｂは第２図ａのＡ部パターン
上において空中配線６０した詳細図、第３図は従
来例の一部破断斜視図、第４図は第３図の要部切
欠平面図、第５図は従来技術によつて配線された
蛍光表示管の平面略図である。 １……ガラス基板、２……配線層、６……ボン
デイング用パツド、８……IC素子、９……陽極
基板、５０……入力信号ライン、５５……電源供
給ライン、５６……VDDライン、５７……VSSラ
イン、６０……空中配線、７０，７１，……，７
５……外部引出しリード用パツド、SI，LH，
SCK，BI……インターフエイスからの入力信号。
部のIC素子と電源および入力信号ラインとの接
続を示す構成図、第２図ａは本考案の第２の実施
例に用いられるアルミ薄膜配線を具体的に示した
パターン図、第２図ｂは第２図ａのＡ部パターン
上において空中配線６０した詳細図、第３図は従
来例の一部破断斜視図、第４図は第３図の要部切
欠平面図、第５図は従来技術によつて配線された
蛍光表示管の平面略図である。 １……ガラス基板、２……配線層、６……ボン
デイング用パツド、８……IC素子、９……陽極
基板、５０……入力信号ライン、５５……電源供
給ライン、５６……VDDライン、５７……VSSラ
イン、６０……空中配線、７０，７１，……，７
５……外部引出しリード用パツド、SI，LH，
SCK，BI……インターフエイスからの入力信号。
Claims (1)
- 【実用新案登録請求の範囲】 基板上の真空容器内に、蛍光体からなる表示部
と表示部を駆動する複数のIC素子からなる駆動
回路部とが設けられている蛍光表示管において、 電源供給ラインが基板の周辺部に設けられ、空
中配線が電源供給ラインと複数のIC素子の電源
端子に接続されたボンデイングパツドとを接続
し、一層の金属膜配線が複数のIC素子の共通の
信号を入力する信号入力端子の接続されたボンデ
イングパツド間をそれぞれ接続していることを特
徴とする蛍光表示管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11046386U JPH0540542Y2 (ja) | 1986-07-17 | 1986-07-17 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11046386U JPH0540542Y2 (ja) | 1986-07-17 | 1986-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6319895U JPS6319895U (ja) | 1988-02-09 |
| JPH0540542Y2 true JPH0540542Y2 (ja) | 1993-10-14 |
Family
ID=30989485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11046386U Expired - Lifetime JPH0540542Y2 (ja) | 1986-07-17 | 1986-07-17 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0540542Y2 (ja) |
-
1986
- 1986-07-17 JP JP11046386U patent/JPH0540542Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6319895U (ja) | 1988-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5715147A (en) | Semiconductor device having an interconnecting circuit board | |
| KR100592786B1 (ko) | 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법 | |
| JP2509027B2 (ja) | 半導体装置 | |
| US5612575A (en) | Method of connecting the output pads on an integrated circuit chip, and multichip module thus obtained | |
| JPS6054461A (ja) | 集積回路装置 | |
| JPH0290651A (ja) | 半導体集積回路 | |
| JPH06163794A (ja) | メタルコアタイプの多層リードフレーム | |
| JPH0540542Y2 (ja) | ||
| TWI806179B (zh) | 陣列基板和顯示裝置 | |
| JP2982182B2 (ja) | 樹脂封止型半導体装置 | |
| JPH06342858A (ja) | ハイブリッド集積回路 | |
| JPS5978867A (ja) | ダイレクト・ドライブ形サ−マルヘツド | |
| JP2747260B2 (ja) | セラミック複合リードフレーム及びそれを用いた半導体 装置 | |
| JPS6178036A (ja) | 螢光表示管 | |
| JP2572134Y2 (ja) | 基板の配線構造 | |
| JPH0119166Y2 (ja) | ||
| KR100206975B1 (ko) | 반도체 패키지 | |
| JPH05102222A (ja) | 半導体装置 | |
| JPH1050747A (ja) | 基板配線構造 | |
| JPS63312661A (ja) | 半導体装置用パッケ−ジ | |
| JPH0430541A (ja) | 半導体装置 | |
| JPH06318438A (ja) | 駆動用半導体素子内蔵型蛍光表示パネル | |
| JPS59165440A (ja) | 集積回路パツケ−ジ | |
| JPS61137334A (ja) | 半導体装置 | |
| JPH02125653A (ja) | 混成集積回路装置 |