JPH0119166Y2 - - Google Patents
Info
- Publication number
- JPH0119166Y2 JPH0119166Y2 JP1982143982U JP14398282U JPH0119166Y2 JP H0119166 Y2 JPH0119166 Y2 JP H0119166Y2 JP 1982143982 U JP1982143982 U JP 1982143982U JP 14398282 U JP14398282 U JP 14398282U JP H0119166 Y2 JPH0119166 Y2 JP H0119166Y2
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- display
- electronic circuit
- circuit element
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 4
- 238000005401 electroluminescence Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【考案の詳細な説明】
(a) 考案の技術分野
本考案は発光によつて表示を行う平板型の表示
パネルに係り、特にパネルを駆動する電子回路素
子を一体的に形成した表示パネルに関するもので
ある。
パネルに係り、特にパネルを駆動する電子回路素
子を一体的に形成した表示パネルに関するもので
ある。
(b) 従来技術と問題点
平板型式の表示パネル例えば、エレクトロルミ
ネツセンス(EL)表示パネルは表示面側に硝子
板を用い、この硝子板周縁部に発光を行う電極の
端末部を複数本導出してある。このEL表示パネ
ルに駆動用の電子回路素子を接続するのに、従来
第1図に示すようにフラツトケーブル1を用いて
電子回路素子2を載載する印刷配線板3とEL表
示パネル4の電極4−1を圧接続金具を介して接
続するといつた方法、或は印刷配線板3を用いず
フラツトケーブル1上に直接電子回路素子を搭載
し、フラツトケーブルの他端を電極4−1に半田
付けするといつた方法を採用している。前者は圧
接金具で接続するために取付け精度を図るのに工
数を要するのみならず、取付け後機械的振動によ
り良質な接続が保てず、後者はフラツトケーブル
1を保持する場所、手段を要するといつた欠点が
あつた。
ネツセンス(EL)表示パネルは表示面側に硝子
板を用い、この硝子板周縁部に発光を行う電極の
端末部を複数本導出してある。このEL表示パネ
ルに駆動用の電子回路素子を接続するのに、従来
第1図に示すようにフラツトケーブル1を用いて
電子回路素子2を載載する印刷配線板3とEL表
示パネル4の電極4−1を圧接続金具を介して接
続するといつた方法、或は印刷配線板3を用いず
フラツトケーブル1上に直接電子回路素子を搭載
し、フラツトケーブルの他端を電極4−1に半田
付けするといつた方法を採用している。前者は圧
接金具で接続するために取付け精度を図るのに工
数を要するのみならず、取付け後機械的振動によ
り良質な接続が保てず、後者はフラツトケーブル
1を保持する場所、手段を要するといつた欠点が
あつた。
(c) 考案の目的
本考案は上記従来の欠点に鑑み、高信頼性があ
り低価格で作成され、且つ小型化の図れる駆動回
路付きの表示パネルを提供することを目的とする
ものである。
り低価格で作成され、且つ小型化の図れる駆動回
路付きの表示パネルを提供することを目的とする
ものである。
(d) 考案の構成
簡単に述べると本考案は、透明な絶縁性基板の
表示面とは反対側の面に、表示媒体および透明導
電材料よりなる複数の表示電極が配設され、その
各電極端末部を該基板面の周縁部に導出してなる
表示パネルにおいて、前記複数の電極端末部を残
して表示媒体および複数の表示電極を絶縁層で覆
い、該絶縁層上に当該表示パネルを駆動する電子
回路素子および該電子回路素子と前記各電極端末
部との接続用電極ならびに信号線をそれぞれ設
け、前記接続用電極と電子回路素子、該電子回路
素子と前記信号線をそれぞれリード線により接続
したことを特徴とするものであり、小型化と高信
性が可能となる。
表示面とは反対側の面に、表示媒体および透明導
電材料よりなる複数の表示電極が配設され、その
各電極端末部を該基板面の周縁部に導出してなる
表示パネルにおいて、前記複数の電極端末部を残
して表示媒体および複数の表示電極を絶縁層で覆
い、該絶縁層上に当該表示パネルを駆動する電子
回路素子および該電子回路素子と前記各電極端末
部との接続用電極ならびに信号線をそれぞれ設
け、前記接続用電極と電子回路素子、該電子回路
素子と前記信号線をそれぞれリード線により接続
したことを特徴とするものであり、小型化と高信
性が可能となる。
(e) 考案の実施例
以下本考案の実施例を図によつて詳細に説明す
る。
る。
第2図は本考案の表示パネルを示す一実施例の
斜視図aと断面図b、第3図は多層に絶縁層を形
成した本考案の他実施例の斜視図である。図にお
いて、第1図と同一箇所は同符号を用いる。5は
X軸方向電極、6はY軸方向電極、7と9と10
は絶縁層、8はEL発光層、11は駆動用電極、
12はワイヤ、13は信号線を示す。
斜視図aと断面図b、第3図は多層に絶縁層を形
成した本考案の他実施例の斜視図である。図にお
いて、第1図と同一箇所は同符号を用いる。5は
X軸方向電極、6はY軸方向電極、7と9と10
は絶縁層、8はEL発光層、11は駆動用電極、
12はワイヤ、13は信号線を示す。
ガラス基板4−2の表示面と反対側面にY軸方
向電極(透明電極)6を所要ピツチで配列し、こ
のY軸方向電極6上にイツトリヤ(Y2O3)又は
アルミナ(Al2O3)からなる絶縁層7が形成さ
れ、この絶縁層7上にEL発光層8、更にその上
に絶縁層9、この絶縁層9上にX軸方向電極(金
属電極)5が設けられ一般のEL表示パネル4は
製作される。
向電極(透明電極)6を所要ピツチで配列し、こ
のY軸方向電極6上にイツトリヤ(Y2O3)又は
アルミナ(Al2O3)からなる絶縁層7が形成さ
れ、この絶縁層7上にEL発光層8、更にその上
に絶縁層9、この絶縁層9上にX軸方向電極(金
属電極)5が設けられ一般のEL表示パネル4は
製作される。
本考案はこの製作過程に更に以下に記す構造を
付加してあることが特徴であり、X軸、Y軸方向
の電極5,6の端末部4−1を除く部分に絶縁層
10を設ける。この絶縁層10はイツトリヤ或は
アルミナ又は窒化シリコンで所要厚さを有してい
る。この絶縁層10上にスパツタ技術等を用いて
駆動用電極11と信号線13が設けられ、この駆
動用電極11は所要の電極の端末部4−1と重ね
合せ状態とし電気的接続が行われる。なお、X軸
方向の端末部4−1も同様に接続することは云う
までもない。表示パネルを駆動する電子回路素子
2は絶縁層10に接着により密着固定し、駆動用
電極11及び信号線13とをワイヤ12にてワイ
ヤボンドで電極接続してある。接続手段は勿論半
田付けでも何等支障されない。
付加してあることが特徴であり、X軸、Y軸方向
の電極5,6の端末部4−1を除く部分に絶縁層
10を設ける。この絶縁層10はイツトリヤ或は
アルミナ又は窒化シリコンで所要厚さを有してい
る。この絶縁層10上にスパツタ技術等を用いて
駆動用電極11と信号線13が設けられ、この駆
動用電極11は所要の電極の端末部4−1と重ね
合せ状態とし電気的接続が行われる。なお、X軸
方向の端末部4−1も同様に接続することは云う
までもない。表示パネルを駆動する電子回路素子
2は絶縁層10に接着により密着固定し、駆動用
電極11及び信号線13とをワイヤ12にてワイ
ヤボンドで電極接続してある。接続手段は勿論半
田付けでも何等支障されない。
第3図は絶縁層10を多層に形成したことが異
なるのみであり、前実施例より更に高密度実装が
図れる利点がある。
なるのみであり、前実施例より更に高密度実装が
図れる利点がある。
以上は、EL表示パネルにて説明をしたが、平
面型表示パネルであれば何等支障されることなく
適用されることはいうまもない。
面型表示パネルであれば何等支障されることなく
適用されることはいうまもない。
(f) 考案の効果
以上詳細に説明したように、本考案の表示パネ
ルは一体構成であり、結果として電気接続部の信
頼性の高い更に平板型に密着し小型化が図れ、使
用部品点数の少く安価なものとなり、表示パネル
製作上及び保守信頼性上利点の多いものとなる。
ルは一体構成であり、結果として電気接続部の信
頼性の高い更に平板型に密着し小型化が図れ、使
用部品点数の少く安価なものとなり、表示パネル
製作上及び保守信頼性上利点の多いものとなる。
第1図は従来の表示パネル駆動状態を示す模式
図、第2図は本考案の表示パネルを示す一実施例
の斜視図と断面図、第3図は多層に絶縁層を形成
した本考案の他実施例の斜視図である。 図において、2は電子回路素子、5はEL表示
パネル、4−1は電極端末部をそれぞれ示す。
図、第2図は本考案の表示パネルを示す一実施例
の斜視図と断面図、第3図は多層に絶縁層を形成
した本考案の他実施例の斜視図である。 図において、2は電子回路素子、5はEL表示
パネル、4−1は電極端末部をそれぞれ示す。
Claims (1)
- 【実用新案登録請求の範囲】 透明な絶縁性基板4−2の表示面と反対側の面
に、表示媒体8および複数の表示電極5,6が配
設され、その各電極端末部4−1を該基板面の周
縁部に導出してなる表示パネル構成において、 前記複数の電極端末部4−1を残して表示媒体
8および複数の表示電極5,6を絶縁層10で覆
い、該絶縁層10上に当該表示パネルを駆動する
電子回路素子2および該電子回路素子と前記各電
極端末部との接続用電極11ならびに信号線13
をそれぞれ設け、 前記接続用電極11と電子回路素子2、該電子
回路素子2と前記外部信号線13をそれぞれリー
ド線により接続してなる ことを特徴とする表示パネル。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14398282U JPS5948577U (ja) | 1982-09-22 | 1982-09-22 | 表示パネル |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14398282U JPS5948577U (ja) | 1982-09-22 | 1982-09-22 | 表示パネル |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5948577U JPS5948577U (ja) | 1984-03-31 |
JPH0119166Y2 true JPH0119166Y2 (ja) | 1989-06-02 |
Family
ID=30321220
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14398282U Granted JPS5948577U (ja) | 1982-09-22 | 1982-09-22 | 表示パネル |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5948577U (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6056881A (ja) * | 1983-09-05 | 1985-04-02 | 三菱電機株式会社 | 産業用ロボット |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5027195A (ja) * | 1973-07-13 | 1975-03-20 | ||
JPS542896B2 (ja) * | 1973-12-22 | 1979-02-15 | ||
JPS58169174A (ja) * | 1982-03-30 | 1983-10-05 | 日本精機株式会社 | 表示素子 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS542896U (ja) * | 1977-06-10 | 1979-01-10 |
-
1982
- 1982-09-22 JP JP14398282U patent/JPS5948577U/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5027195A (ja) * | 1973-07-13 | 1975-03-20 | ||
JPS542896B2 (ja) * | 1973-12-22 | 1979-02-15 | ||
JPS58169174A (ja) * | 1982-03-30 | 1983-10-05 | 日本精機株式会社 | 表示素子 |
Also Published As
Publication number | Publication date |
---|---|
JPS5948577U (ja) | 1984-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100321883B1 (ko) | 반도체소자의실장구조및실장방법과,액정표시장치 | |
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
JP4209490B2 (ja) | 配線基板 | |
JPH04216589A (ja) | 電子回路の接続構造 | |
JPH0119166Y2 (ja) | ||
JP2669352B2 (ja) | 液晶表示装置 | |
JP2803699B2 (ja) | Icチップの実装構造 | |
JPS61214565A (ja) | 半導体光センサ装置 | |
JPH0735389Y2 (ja) | 半導体装置 | |
JPH04264525A (ja) | 液晶表示装置 | |
JPS6150394A (ja) | 実装体 | |
JP3987288B2 (ja) | 半導体素子の実装構造及び液晶表示装置 | |
JPS62246745A (ja) | サ−マルヘツド | |
JPS62299890A (ja) | Elデイスプレイ装置 | |
JPH04340928A (ja) | 半導体素子の実装構造および電子光学装置および電子印字装置 | |
JPH0125973Y2 (ja) | ||
JPH0328529Y2 (ja) | ||
JPH0243596A (ja) | 平板型表示装置の電極接続構造体 | |
JPH03274021A (ja) | 液晶表示装置及びその製造方法 | |
JP2822504B2 (ja) | 蛍光表示パネル | |
JPH023954A (ja) | 集積回路装置 | |
JPS61276295A (ja) | 印刷配線基板 | |
JPS63106628A (ja) | 液晶表示装置 | |
JPS63163885A (ja) | 液晶表示素子と回路基板の接続装置 | |
JPH0980459A (ja) | 液晶表示装置 |