JP4209490B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4209490B2
JP4209490B2 JP08968998A JP8968998A JP4209490B2 JP 4209490 B2 JP4209490 B2 JP 4209490B2 JP 08968998 A JP08968998 A JP 08968998A JP 8968998 A JP8968998 A JP 8968998A JP 4209490 B2 JP4209490 B2 JP 4209490B2
Authority
JP
Japan
Prior art keywords
ridge
wiring board
substrate
conductive
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08968998A
Other languages
English (en)
Other versions
JPH10313076A (ja
Inventor
エー．クイン クレイグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JPH10313076A publication Critical patent/JPH10313076A/ja
Application granted granted Critical
Publication of JP4209490B2 publication Critical patent/JP4209490B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/0061—Tools for holding the circuit boards during processing; handling transport of printed circuit boards
    • H05K13/0069—Holders for printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/08—Treatments involving gases
    • H05K2203/082—Suction, e.g. for holding solder balls or components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53191—Means to apply vacuum directly to position or hold work part

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば光センサのリニアアレイ、発光ダイオードのリニアアレイ、インクジェット・イジェクタの一部分などの画像形成装置に使われる半導体チップのアセンブリに関する。特に本発明は、アレイにおいて半導体チップに超音波圧着ワイヤボンディングを行なう際に堅固な支援を提供するプリント配線基板の設計に関する。
【０００２】
【従来の技術】
光センサの長尺アレイを含む入力スキャナや、多数のイジェクタの長尺アレイを含むインクジェットプリンタ等のフルページ幅の画像形成装置では、一般的には複数の半導体チップが画像形成装置内に並べられている。半導体チップは通常、最長１３インチまでのページ幅のアレイに配列される。
【０００３】
光センサの長尺のリニアアレイを形成する場合に現状で好ましいとされる設計は、比較的小さな半導体チップのセットを提供することであり、個々の半導体チップは従属回路装置と共に光センサのリニアアレイを画定している。これらの半導体チップは通常、長さ約３／４インチであり、フルページ幅アレイを形成するためには実用上２０個あるいはそれ以上の数量のこれらの半導体チップが端部同士当接されて一つの光センサのリニアアレイを形成する。当接されたチップはプリント配線基板の形態の支持基体上に実装される。またプリント配線基板は各チップ上の回路装置にアクセスする回路を含む。プリント配線基板上の比較的大きい規模の導体と各チップ上の比較的小さい接触パッドとの間の相互接続は、配線基板上の導体とチップの接触パッドの両者に超音波圧着されるワイヤボンディングによりなされるのが好ましい。したがってプリント配線基板上の半導体チップからボンディングワイヤの超音波圧着を支援する技術が求められる。
【０００４】
米国特許第５３１１０５９号は、一方の平面に金属被覆パターンを有する基体と、対向面にアクティブ面及び接地面を有する半導体とからなる半導体デバイスパッケージを開示している。この半導体デバイスはアクティブ面を基体に向けた金属被覆パターンに取り付けられている。また導電性材料が半導体デバイスの露出した接地面を覆い、半導体の接地面と基体の金属被覆パターンとの間の電気的接続をおこなっている。
【０００５】
米国特許第５５４５９１３号は、支持基体に半導体チップを実装したアセンブリを開示している。チップは導電性接着剤の長尺のビーズによってその背面で基体上に取り付けられている。この設計によればチップの接点に接続されたプリント配線基板は、さらにチップのアレイに隣接する支持基体にも接続されている。
【０００６】
米国特許第５５２８２７２号は、プリント配線基板とチップアレイとが共に構造バー（ｓｔｒｕｃｔｕｒａｌ ｂａｒ）に実装された全幅のイメージングボードの別の形態を開示している。
【発明が解決しようとする課題および課題を解決するための手段】
【０００７】
本発明によれば、第一の主要面、第二の主要面、およびその間の厚さを確定した基板が提供され、少なくともこの第一の主要面に一つの半導体チップを指示する。第二の主要面にはリッジ状突出部が突出する。第一の主要面には導電性ランディング部が設けられ、導電性ランディング部にはボンディングワイヤが接続され、この導電性ランディング部は第二主要面のリッジ状突出部の真裏に位置する場所に配置される。
【０００８】
図１は１０で概括的に示されるプリント配線基板の一つの主要面の平面図を示し、本発明に含まれる。図１では、実線は観察者に面した基板の表面１１に配置された構造の輪郭を示し、破線は観察者から見て裏面の基板の構造を示す。
【０００９】
基板１０は複数の半導体チップが実装されたプリント配線基板である。図１に見られるように、観察者に向く面とは反対側の面に半導体チップが実装され、破線１２ａ、１２ｂ、１２ｃ、．．．１２ｚに示されている。この形態におけるチップは、例えば光センサまたはＬＥＤイメージングバーにおいて見られるように実質的に連続したアレイを形成する。
【００１０】
本発明によれば、配線基板１０の表面１１から突出するリッジの形のリッジ状突出部が提供される。本発明の一形態では、リッジ状突出部の一つのタイプが基板１０の表面１１上に閉領域を形成する。矩形の閉平面を形成するこのリッジ状突出部は１４で示され、さらに図２の断面図において２つの箇所で示されている。
【００１１】
表面１１のリッジ状突出部１４で囲われた部分は、基板１０の反対面のチップ１２ａ、１２ｂ、・・・１２ｚの位置に対応する部分を囲う。さらにリッジ状突出部１４はチップ位置に対応する表面１１上の領域に隣接しかつこれと並ぶ実質的な空白領域も囲う。
【００１２】
反対面のチップ一に対するリッジ状突出部１４がこの特定の構造をとる目的は、表面の閉区域と空白領域との組合せにより、真空実装装置への基板１０の表面１１の配置を容易にすることである。この実装装置は、図２にその一部をＶとして影線で示した。このような真空実装装置では、真空吸引（Ｓ方向矢印で表示）がお子案割れる狭いスロットは、通常はリッジ状突出部１４に囲まれた空白領域に配置される。リッジ状突出部１４はこのように装置Ｖ上の最上面方面に対して付勢される。リッジ状突出部１４の突起が真空スロットの衆院お有効なガスケットを与え、基板１０が真空実装位置にある時に実質的に安定性を増大させる。
【００１３】
さらに、ここで「チップ実装（マウント）リッジ」と称される一連のリッジ状突出部２０ａ、２０ｂ、・・・２０ｚがリッジ状突出部１４で囲われた領域内に配置され、このチップ実装リッジは対面の１２ａ、１２ｂ、・・・１２ｚのチップ位置に対応する基板１０の裏側の面１１の各位置に配置されている。このように、図２で示すとおりチップ実装リッジ２０ｂが真空実装装置Ｖに置かれると、チップ実装リッジ２０ｂの持ち上げられた領域は吸引力Ｓを与えるスロットに隣接した真空実装装置Ｖ上の平面に対して強固に付勢される。この構造は、例えばピックアンドプレースロボットシステムがチップ１２ｂを基板１０に取り付け、超音波圧着によるワイヤボンディングが基板１０から１２ｂのようなチップへ行われる場合において非常に強固な面を提供する。
【００１４】
基板１０の基本構造は、現在入手可能な一般的に実施されている基板のものと同じである。従って、基板１０は通常、ここでは３０として示される多孔性セラミックからなる中央部非導電性コアを含み、製造者イビデンにより現在販売されている基板材料を好適な材料として含む。基板１０の表面１１に関しては、一般に、コア３０の主要面に通常、銅製の金属被覆層がエッチングされている。リッジ状突出部１４及びチップ実装リッジ２０ａ、２０ｂ等を形成しているリッジ状突出部は好ましくはこの金属被覆層の中に形成される。つまりこれらのリッジ状突出部の形成に貢献しない面１１上の領域は金属被覆層からエッチングにより除去される。様々なリッジ状突出部を形成するこれらの金属構造の上には、ここでは３２で示すが、通常、「ソルダーマスク」として知られる高分子材料の絶縁槽がある。従って、要約すると、本発明における様々なリッジ構造は、プリント配線基板の中心の非導電性コアに接する金属被覆層の中に形成されるのが好ましい。好適な態様では金属被覆層に形成されるこれらのリッジ状突出部は、究極的に、完成品の表面１１の均衡（ｂａｌａｎｃｅ）表面から最低限１ミリ、好ましくは２ミリ程度突出する。しかしながら、重要なのは表面１１の金属被覆層の一部をエッチングにより除去してリッジ状突出部の形成を行うことであり、従ってリッジ状突出部は、存在する金属被覆上に通常のエッチング処理の一部としてリッジ状突出部が形成される際に本質的に「自然（ｆｏｒ ｆｒｅｅ）」に形成される。本発明の基板構造は「セラコム（ｃｅｒａｃｏｍ）」又は「ＦＲ−４」等としてよく知られた技術、あるいは事前に形成されて火焔処理されたセラミック製の基体が、その上にプリントされた回路図形を有する場合において有用である。
【００１５】
半導体チップが実装された基板１０の表面には、あらゆる既知の構造を有するプリント配線基板でよく見られるように、表面に使われる３６で示されるような多くの配線があってもよい。少なくともこの配線３６の一部は３８で示すように導電性ランディング部を形成する。導電性ランディング部３８は簡単に言えば配線３６の一部であり、例えば１２ｂ等の特定半導体チップの接点と接続するのに用いられる。そのようなワイヤボンディングは４０で示されており、当該技術で知られているとおり、超音波圧着などの既知のワイヤボンディング技術によって配線される。本発明の一形態ではボンディングワイヤ４０の一端を受容する点を表す導電性ランディング部３８は全て基板１０の裏面１１にあるリッジ状突出部、この場合は図２で示されるようにリッジ状突出部１４の一部の真向かいに配置されている。導電性ランディング部３８を有する面の裏側にリッジ状突出部を設ける利点は、配線基板１０が真空実装装置Ｖに対して付勢される際にワイヤボンディング器具に対して強固な表面を与えることである。
【００１６】
さらに通路４２は基板１０の面１１に接するいかなる金属被覆にももちろん接続できるけれども、図２では４２で支援される導電性通路が、配線３６からコア３０を貫通しており、図示した例では４４で示される導電性構造体まで延出している。通路４２は回路３６から面１１上の様々なリッジ状突出部１４、２０、４４を形成する導電性金属被覆層への設置家線として有用である。次いでこれらの金属被覆層は、例えば図１に示される導電体４８を経由してアースに接続することができる。
【００１７】
【発明の効果】
本発明の基板の全体設計は、真空実装装置のスロットの周囲にガスケットを形成するリッジ状突出部１４により、基板の真空実装を確実に行うようにしている。さらに、チップ実装位置の真向かいにあるチップ実装リッジ２０が存在することで基板１０へのチップのピックアンドプレース装着のための強固な表面を提供し、また３８などの導電性ランディング部の真裏にリッジ状突出部が存在することでワイヤボンディング工程のために有利な強固な表面を提供している。
【図面の簡単な説明】
【図１】本発明の基板すなわちアセンブリの一方の主要面の平面図である。
【図２】図１を線２−２から見た断面図である。
【符号の説明】
１０ 基板
１２ａから１２ｚまで
半導体チップ
１４ リッジ状突出部
２０ａから２０ｚまで
チップ実装リッジ
３８ 導電性ランディング部
４０ ボンディングワイヤ
４２ 導電性通路
４４ 導電層

Claims (3)

  1. 少なくとも１つの半導体チップを第一の主要面に支持するための、第一の主要面と、第二の主要面と、前記第一の主要面と前記第二の主要面との間の厚さとによって画成される配線基板であって、
    前記第二の主要面における所定の閉区画を画成するように前記第二の主要面から突出するリッジ状突出部（ ridge-like protrusion ）と、
    前記第二の主要平面側のリッジ状突出部に対して丁度裏側に位置するとともに、ボンディングワイヤが接続されるように前記第一の主要平面上に画定された導電性ランディング部と、
    を有する配線基板。
  2. 少なくとも、中央部非導電性コアと、全体として第二の主要面上に設けられた非導電層と、該非導電性コアと該非導電層との間に配置された金属被覆層とを備え、
    前記導電性ランディング部は、前記非導電性コアにおける金属被覆層と非導電層とが形成された側とは反対の側である第一の主要面上に形成されている
    請求項１に記載の配線基板。
  3. 前記リッジ状突出部は金属被覆層の一部として画定された請求項２に記載の配線基板。
JP08968998A 1997-04-11 1998-04-02 配線基板 Expired - Fee Related JP4209490B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US840210 1997-04-11
US08/840,210 US5784258A (en) 1997-04-11 1997-04-11 Wiring board for supporting an array of imaging chips

Publications (2)

Publication Number Publication Date
JPH10313076A JPH10313076A (ja) 1998-11-24
JP4209490B2 true JP4209490B2 (ja) 2009-01-14

Family

ID=25281737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08968998A Expired - Fee Related JP4209490B2 (ja) 1997-04-11 1998-04-02 配線基板

Country Status (2)

Country Link
US (1) US5784258A (ja)
JP (1) JP4209490B2 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239794B1 (en) 1994-08-31 2001-05-29 E Guide, Inc. Method and system for simultaneously displaying a television program and information about the program
US8793738B2 (en) 1994-05-04 2014-07-29 Starsight Telecast Incorporated Television system with downloadable features
US5713563A (en) * 1995-03-21 1998-02-03 Hewlett-Packard Co. Wire bonding to flexible substrates
US6769128B1 (en) 1995-06-07 2004-07-27 United Video Properties, Inc. Electronic television program guide schedule system and method with data feed access
US6732369B1 (en) 1995-10-02 2004-05-04 Starsight Telecast, Inc. Systems and methods for contextually linking television program information
US6323911B1 (en) 1995-10-02 2001-11-27 Starsight Telecast, Inc. System and method for using television schedule information
US6469753B1 (en) 1996-05-03 2002-10-22 Starsight Telecast, Inc. Information system
US8635649B2 (en) 1996-12-19 2014-01-21 Gemstar Development Corporation System and method for modifying advertisement responsive to EPG information
US6687906B1 (en) 1996-12-19 2004-02-03 Index Systems, Inc. EPG with advertising inserts
ATE235780T1 (de) 1997-07-21 2003-04-15 Guide E Inc Verfahren zum navigieren in einem fernsehprogrammführer mit werbung
US7185355B1 (en) 1998-03-04 2007-02-27 United Video Properties, Inc. Program guide system with preference profiles
US20020095676A1 (en) 1998-05-15 2002-07-18 Robert A. Knee Interactive television program guide system for determining user values for demographic categories
US6442755B1 (en) 1998-07-07 2002-08-27 United Video Properties, Inc. Electronic program guide using markup language
US6898762B2 (en) 1998-08-21 2005-05-24 United Video Properties, Inc. Client-server electronic program guide
EP1197074A1 (en) 1999-06-28 2002-04-17 Index Systems, Inc. System and method for utilizing epg database for modifying advertisements
DE19945131A1 (de) * 1999-09-21 2001-04-12 Osram Opto Semiconductors Gmbh Elektronisches Bauelement und Beschichtungs-Mittel
MXPA02009629A (es) 2000-03-31 2003-03-10 United Video Properties Inc Sistema y metodo para avisos publicitarios enlazados con metadatos.
US7788266B2 (en) 2005-08-26 2010-08-31 Veveo, Inc. Method and system for processing ambiguous, multi-term search queries
US9113107B2 (en) 2005-11-08 2015-08-18 Rovi Guides, Inc. Interactive advertising and program promotion in an interactive television system
US20070156521A1 (en) 2005-12-29 2007-07-05 United Video Properties, Inc. Systems and methods for commerce in media program related merchandise
US8380726B2 (en) 2006-03-06 2013-02-19 Veveo, Inc. Methods and systems for selecting and presenting content based on a comparison of preference signatures from multiple users
US8316394B2 (en) 2006-03-24 2012-11-20 United Video Properties, Inc. Interactive media guidance application with intelligent navigation and display features
US8832742B2 (en) 2006-10-06 2014-09-09 United Video Properties, Inc. Systems and methods for acquiring, categorizing and delivering media in interactive media guidance applications
US7801888B2 (en) 2007-03-09 2010-09-21 Microsoft Corporation Media content search results ranked by popularity
US9166714B2 (en) 2009-09-11 2015-10-20 Veveo, Inc. Method of and system for presenting enriched video viewing analytics
US8359616B2 (en) 2009-09-30 2013-01-22 United Video Properties, Inc. Systems and methods for automatically generating advertisements using a media guidance application
KR20120012160A (ko) * 2010-07-30 2012-02-09 삼성전기주식회사 잉크젯 헤드 어셈블리 및 그 제조방법
WO2012094564A1 (en) 2011-01-06 2012-07-12 Veveo, Inc. Methods of and systems for content search based on environment sampling
US20140196062A1 (en) 2013-01-10 2014-07-10 United Video Properties, Inc. Systems and methods for setting prices in data driven media placement
US9848276B2 (en) 2013-03-11 2017-12-19 Rovi Guides, Inc. Systems and methods for auto-configuring a user equipment device with content consumption material

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3149266A (en) * 1960-11-09 1964-09-15 Ncr Co Electrical circuit units
US4363930A (en) * 1980-02-04 1982-12-14 Amp Incorporated Circuit path conductors in plural planes
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JPH05346512A (ja) * 1992-06-15 1993-12-27 Fujitsu Ltd プリント配線板への光ケーブル収容箱取付構造
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
US5325267A (en) * 1992-11-25 1994-06-28 Xerox Corporation Remote driver board having input/output connector circuitry molded therein
US5502287A (en) * 1993-03-10 1996-03-26 Raychem Corporation Multi-component cable assembly
US5528272A (en) * 1993-12-15 1996-06-18 Xerox Corporation Full width array read or write bars having low induced thermal stress
US5546654A (en) * 1994-08-29 1996-08-20 General Electric Company Vacuum fixture and method for fabricating electronic assemblies
US5481438A (en) * 1994-09-06 1996-01-02 Shinon Denkisangyo Kabushiki Kaisha Tray for semiconductor devices
US5545913A (en) * 1994-10-17 1996-08-13 Xerox Corporation Assembly for mounting semiconductor chips in a full-width-array image scanner
US5670749A (en) * 1995-09-29 1997-09-23 Allen-Bradley Company, Inc. Multilayer circuit board having a window exposing an enhanced conductive layer for use as an insulated mounting area

Also Published As

Publication number Publication date
JPH10313076A (ja) 1998-11-24
US5784258A (en) 1998-07-21

Similar Documents

Publication Publication Date Title
JP4209490B2 (ja) 配線基板
JPS6396934A (ja) 回路基板装置
WO1994028598A1 (en) Planar cable array
US5206188A (en) Method of manufacturing a high lead count circuit board
JP2000286519A (ja) エッジ搭載が可能な集積回路パッケージ
US5151771A (en) High lead count circuit board for connecting electronic components to an external circuit
RU2183892C2 (ru) Устройство, в частности, для применения в электронном блоке управления и способ его изготовления
JP3185204B2 (ja) 発光素子アセンブリ
JP2504486B2 (ja) 混成集積回路構造
EP0782817B1 (en) Planar cable array
JPH09307208A (ja) フレキシブルプリント基板の接続端部構造
US5973397A (en) Semiconductor device and fabrication method which advantageously combine wire bonding and tab techniques to increase integrated circuit I/O pad density
JP2876789B2 (ja) 半導体モジュール
JPH0574526A (ja) プリント基板とコネクタおよびその接続方法
JPH113955A (ja) 半導体チップ搭載ボード
JPH09102657A (ja) 電子内視鏡の固体撮像素子用回路基板
JPH09199242A (ja) プリント配線板一体型コネクタ及びその製造方法
JP2766361B2 (ja) 半導体装置
JP2641912B2 (ja) 格子配列形半導体素子パッケージ
JP2002016330A (ja) 部品実装用基板およびその製造方法
JPH081977B2 (ja) 基板の接続構造
US6411518B1 (en) High-density mounted device employing an adhesive sheet
JP2743524B2 (ja) 混成集積回路装置
JP2003045517A (ja) 電気接続部材
JPH064605Y2 (ja) 混成集積回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081023

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111031

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121031

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131031

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees