JPS6396934A - 回路基板装置 - Google Patents
回路基板装置Info
- Publication number
- JPS6396934A JPS6396934A JP62126102A JP12610287A JPS6396934A JP S6396934 A JPS6396934 A JP S6396934A JP 62126102 A JP62126102 A JP 62126102A JP 12610287 A JP12610287 A JP 12610287A JP S6396934 A JPS6396934 A JP S6396934A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- base
- stress
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims description 72
- 239000000853 adhesive Substances 0.000 claims description 8
- 230000001070 adhesive effect Effects 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 33
- 230000035882 stress Effects 0.000 description 31
- 229910052802 copper Inorganic materials 0.000 description 29
- 239000010949 copper Substances 0.000 description 29
- 239000000463 material Substances 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 239000000758 substrate Substances 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 239000003822 epoxy resin Substances 0.000 description 9
- 229920000647 polyepoxide Polymers 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000003365 glass fiber Substances 0.000 description 8
- 239000011368 organic material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 238000007667 floating Methods 0.000 description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 150000007530 organic bases Chemical class 0.000 description 4
- 238000005452 bending Methods 0.000 description 3
- 239000003093 cationic surfactant Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 244000187656 Eucalyptus cornuta Species 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003217 poly(methylsilsesquioxane) Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- NXLOLUFNDSBYTP-UHFFFAOYSA-N retene Chemical compound C1=CC=C2C3=CC=C(C(C)C)C=C3C=CC2=C1C NXLOLUFNDSBYTP-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/10757—Bent leads
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、電子デバイスを構成する材料の熱的性質と、
基板を構成する材料の熱的性質との間の不整合があると
き、基板上に直接に電子デバイスを装着する技術に間す
る。より具体的に言えば、本発明はシリコンを主体とし
て作られている半導体チップのような電子デバイスを、
例えば、エポキシ樹脂又は他の同様な材料をガラス繊維
に含浸させた印刷回路基板のような有機物基板に直接に
装着する技術に間する。
基板を構成する材料の熱的性質との間の不整合があると
き、基板上に直接に電子デバイスを装着する技術に間す
る。より具体的に言えば、本発明はシリコンを主体とし
て作られている半導体チップのような電子デバイスを、
例えば、エポキシ樹脂又は他の同様な材料をガラス繊維
に含浸させた印刷回路基板のような有機物基板に直接に
装着する技術に間する。
Ｂ、従来の技術
電子デバイスを構成する材料の熱的性質と、上述の基板
を構成する有機物材料の熱的性質との間の不整合がある
場合でも、その基板上に、電子デバイスを直接に装着す
ることがしばしば望まれる。
を構成する有機物材料の熱的性質との間の不整合がある
場合でも、その基板上に、電子デバイスを直接に装着す
ることがしばしば望まれる。
例えば、電子回路基板は、シリコンを主体として作られ
た半導体チップや、セラミック材料を主体として作られ
た半導体チップの支持体（モジュール）のような半導体
デバイス上のリード（即ち端子）を、ガラス繊維などに
エポキシ樹脂又は他の類似の材料が含浸された主として
有機材料で作られた印刷回路基板の表面に存在し固着さ
れた回路導体へはんだ付けすることによって作られてい
るが、そのような印刷回路基板の熱膨張係数は電子デバ
イスを構成している材料の熱ｍ張係数とは著しく異なっ
ている０例えば、若し、印刷回路基板の製造中又は使用
中の温度変化によって、過剰なストレス（応力）がその
ような回路基板に加えられたとすれば、これは、電子デ
バイスと、回路基板上の回路導体との間のはんだ接続体
を破損し、従って、電子デバイスを回路板から剥離させ
たり、或は他の不慮の問題を発生する。
た半導体チップや、セラミック材料を主体として作られ
た半導体チップの支持体（モジュール）のような半導体
デバイス上のリード（即ち端子）を、ガラス繊維などに
エポキシ樹脂又は他の類似の材料が含浸された主として
有機材料で作られた印刷回路基板の表面に存在し固着さ
れた回路導体へはんだ付けすることによって作られてい
るが、そのような印刷回路基板の熱膨張係数は電子デバ
イスを構成している材料の熱ｍ張係数とは著しく異なっ
ている０例えば、若し、印刷回路基板の製造中又は使用
中の温度変化によって、過剰なストレス（応力）がその
ような回路基板に加えられたとすれば、これは、電子デ
バイスと、回路基板上の回路導体との間のはんだ接続体
を破損し、従って、電子デバイスを回路板から剥離させ
たり、或は他の不慮の問題を発生する。
米国特許第４４１３３０８号、同第４０４８４３８号及
び同第４０２６７５９号などに、回路が付与された基板
上に電子デバイスを装着する際に使われる成る種のスト
レス除去技術が開示されている。また、同様な技術が１
９６９年２月の１８Ｍテクニカル・ディスクロジャ・ブ
レテン（ＩＢＭＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕ
ｒｅ Ｂｕｌｌｅｔｉｎ）のＶｏｌ、１１．Ｎｏ、９の
１１７３頁の「チップの可撓性接続体」（Ｆｌｅｘｉｂ
ｌｅ Ｃｈｉｐ Ｊｏｉｎｔ）と題する文献にも示され
ている。然しながら、これらの技術は複雑であって、例
えば、米国特許第４４１３３０８号に示されたように、
電子デバイスが装着される印刷回路基板の開孔を必要と
する。また、これら公知の技術は、例えばシリコンを主
体として作られた電子デバイスを、この電子デバイスを
構成する材料の熱膨張係数とは著しく熱膨張係数が異な
っている基板、例えばエポキシ樹脂又は類似の他の材料
をガラス繊維に浸み込ませたような有機材料の基板上に
装着することを指向していない。
び同第４０２６７５９号などに、回路が付与された基板
上に電子デバイスを装着する際に使われる成る種のスト
レス除去技術が開示されている。また、同様な技術が１
９６９年２月の１８Ｍテクニカル・ディスクロジャ・ブ
レテン（ＩＢＭＴｅｃｈｎｉｃａｌ Ｄｉｓｃｌｏｓｕ
ｒｅ Ｂｕｌｌｅｔｉｎ）のＶｏｌ、１１．Ｎｏ、９の
１１７３頁の「チップの可撓性接続体」（Ｆｌｅｘｉｂ
ｌｅ Ｃｈｉｐ Ｊｏｉｎｔ）と題する文献にも示され
ている。然しながら、これらの技術は複雑であって、例
えば、米国特許第４４１３３０８号に示されたように、
電子デバイスが装着される印刷回路基板の開孔を必要と
する。また、これら公知の技術は、例えばシリコンを主
体として作られた電子デバイスを、この電子デバイスを
構成する材料の熱膨張係数とは著しく熱膨張係数が異な
っている基板、例えばエポキシ樹脂又は類似の他の材料
をガラス繊維に浸み込ませたような有機材料の基板上に
装着することを指向していない。
Ｃ０発明が解決しようとする問題点
従って、本発明の目的は、電子デバイスを構成する材料
の熱的な性質と、基板を構成する材料の熱的性質との闇
に不整合がある場合、基板上に直接に電子デバイスを装
着するための接続体であって、比較的簡単なストレス除
去用の電気接続体を提供することにある。
の熱的な性質と、基板を構成する材料の熱的性質との闇
に不整合がある場合、基板上に直接に電子デバイスを装
着するための接続体であって、比較的簡単なストレス除
去用の電気接続体を提供することにある。
本発明の他の目的は、シリコンの如き材料を主体として
作られた電子デバイスを、この電子デバイスを構成する
シリコンの熱膨張係数と著しく異なった熱Ｗｉｊ脹係数
を有する例えば、エポキシ樹脂又は類似の他の材料をガ
ラス繊維に浸み込ませた有機物基板に直接に装着するた
めの接続体であって、比較的簡単なストレス除去用の電
気接続体を提供することにある。
作られた電子デバイスを、この電子デバイスを構成する
シリコンの熱膨張係数と著しく異なった熱Ｗｉｊ脹係数
を有する例えば、エポキシ樹脂又は類似の他の材料をガ
ラス繊維に浸み込ませた有機物基板に直接に装着するた
めの接続体であって、比較的簡単なストレス除去用の電
気接続体を提供することにある。
本発明の他の目的はそのようなストレス除去用の電気接
続体を製造する方法を提供することにある。
続体を製造する方法を提供することにある。
Ｄ１問題点を解決するための手段
本発明の諸口的は、エポキシ樹脂を浸み込ませたガラス
繊維のような有機物材料の基板上に、シリコンを主体と
して作られた半導体の支持体（モジュール）のような有
機物材料とは熱的な特性が著しく異なる電子デバイスを
装着する場合に、有機物材料の基板上に回路導体の一部
として可撓性の電気接続体を設けることによって達成す
ることが出来る。各可撓性電気接続体は、基板上の回路
導体に電子デバイスを接続する所定の領域である、基板
の相対的に弱い接着力を持つ領域上に浮いているストレ
ス除去用屈曲部を有する回路導体の一部の境界部を含ん
でいる。各可撓性電気接続体は、回路導体の境界部と、
電子デバイスの引き出し部←端子）との間の電気接続を
破損するか、又は悪影響を与える熱的なストレス、又は
他の歪みの除去を与える。
繊維のような有機物材料の基板上に、シリコンを主体と
して作られた半導体の支持体（モジュール）のような有
機物材料とは熱的な特性が著しく異なる電子デバイスを
装着する場合に、有機物材料の基板上に回路導体の一部
として可撓性の電気接続体を設けることによって達成す
ることが出来る。各可撓性電気接続体は、基板上の回路
導体に電子デバイスを接続する所定の領域である、基板
の相対的に弱い接着力を持つ領域上に浮いているストレ
ス除去用屈曲部を有する回路導体の一部の境界部を含ん
でいる。各可撓性電気接続体は、回路導体の境界部と、
電子デバイスの引き出し部←端子）との間の電気接続を
破損するか、又は悪影響を与える熱的なストレス、又は
他の歪みの除去を与える。
本発明に従った可撓性電気接続体は、相対的に強い接着
力を持つ領域でとり囲まれている相対的に弱い接着力を
持つ領域を形成するように、基板の選択された表面部分
を処理することによって作られる。従って、基板の表面
上の相対的に弱い接着力を持つ領域に設けられたストレ
ス除去用屈曲部を有する境界部を有する回路導体を含む
回路導体パターンが基板上に形成されるので、これらの
回路導体の各々の境界部は基板の表面上で浮かされ、他
方、回路導体の残部は基板の表面上の相対的に強い接着
力を持つ領域に確実に固着される。
力を持つ領域でとり囲まれている相対的に弱い接着力を
持つ領域を形成するように、基板の選択された表面部分
を処理することによって作られる。従って、基板の表面
上の相対的に弱い接着力を持つ領域に設けられたストレ
ス除去用屈曲部を有する境界部を有する回路導体を含む
回路導体パターンが基板上に形成されるので、これらの
回路導体の各々の境界部は基板の表面上で浮かされ、他
方、回路導体の残部は基板の表面上の相対的に強い接着
力を持つ領域に確実に固着される。
ストレス除去用の屈曲部を有する回路導体のこれらの浮
いた境界部は可撓性電気接続体を形成し、との可撓性電
気接続体に対して、電子デバイスがはんだ付け、熱圧着
融着、超音波溶着、又は他の適当な接続技術を使うこと
によって接続される。
いた境界部は可撓性電気接続体を形成し、との可撓性電
気接続体に対して、電子デバイスがはんだ付け、熱圧着
融着、超音波溶着、又は他の適当な接続技術を使うこと
によって接続される。
Ｅ、実施例
第１図を参照すると、複数個の回路導体１１を有し、エ
ポキシ樹脂を含浸させたガラス繊維を主体として作られ
た印刷回路基板、又はカード１０の一部を表わした平面
図が示されており、それぞれの回路導体は、本発明の原
理に従った印刷回路基板１０上に、シリコンを主体とし
て作られた半導体チップ２０を直接に装着するための、
可撓性の電気接続体を備えた印刷回路基板１０の相対的
に弱い接着力を持つ領域２に設けられた端子１６を有し
ていることが示されている０例えば、若し半導体チップ
２０が６ミリメードル平方のデバイスであるとすれば、
弱い接着力の領域２は約１５ミリメートル平方の領域で
ある。然しながら、チップ２０及び印刷回路基板１０の
対応領域２は実際に即した寸法に選ばれることは注意を
要する。
ポキシ樹脂を含浸させたガラス繊維を主体として作られ
た印刷回路基板、又はカード１０の一部を表わした平面
図が示されており、それぞれの回路導体は、本発明の原
理に従った印刷回路基板１０上に、シリコンを主体とし
て作られた半導体チップ２０を直接に装着するための、
可撓性の電気接続体を備えた印刷回路基板１０の相対的
に弱い接着力を持つ領域２に設けられた端子１６を有し
ていることが示されている０例えば、若し半導体チップ
２０が６ミリメードル平方のデバイスであるとすれば、
弱い接着力の領域２は約１５ミリメートル平方の領域で
ある。然しながら、チップ２０及び印刷回路基板１０の
対応領域２は実際に即した寸法に選ばれることは注意を
要する。
回路導体１１の各々は銅又は他の適当な導電体で作られ
ており、且つ回路導体１１へ接続される半導体チップ２
０と適合するような寸法にされている６例えば、若し半
導体チップ２０が上述のような６ミリメードル平方のデ
バイスであれば、各回路導体１１は、約７．６乃至１２
．７ミクロン・（約３乃至５ミル）の幅と、約１２．７
乃至３５゜６ミクロン（約５乃至１４ミル）の高さを有
し、そして回路導体１１の間隔は約２５．４乃至１５２
．４ミクロン（１０乃至、６０ミル）である。
ており、且つ回路導体１１へ接続される半導体チップ２
０と適合するような寸法にされている６例えば、若し半
導体チップ２０が上述のような６ミリメードル平方のデ
バイスであれば、各回路導体１１は、約７．６乃至１２
．７ミクロン・（約３乃至５ミル）の幅と、約１２．７
乃至３５゜６ミクロン（約５乃至１４ミル）の高さを有
し、そして回路導体１１の間隔は約２５．４乃至１５２
．４ミクロン（１０乃至、６０ミル）である。
各回路導体１１の境界部（ｔｅｒｍｉｎｕｓ） １８は
、印刷回路基板１０の表面上で「浮いてＪ （ｆｌｏａ
ｔ）おり、そして印刷回路基板１０上の回路導体１１に
対する半導体チップ２０の物理的、電気的接続の両方に
影響するストレス、特に熱的ストレスを軽減するための
ストレス除去用の屈曲部１７を含んでいる。ここで使わ
れる「浮く」という術語は、印刷回路基板１０の領域２
において、各回路導体１１の境界部１６が、所定の位置
に強固に固着されるように、印刷回路基板１０との接触
面と充分に接着されてはいないが、然し、境界部１６の
全体の移動は妨げるように、印刷回路基板１０との接触
面とは充分に接着されていることを意味する。
、印刷回路基板１０の表面上で「浮いてＪ （ｆｌｏａ
ｔ）おり、そして印刷回路基板１０上の回路導体１１に
対する半導体チップ２０の物理的、電気的接続の両方に
影響するストレス、特に熱的ストレスを軽減するための
ストレス除去用の屈曲部１７を含んでいる。ここで使わ
れる「浮く」という術語は、印刷回路基板１０の領域２
において、各回路導体１１の境界部１６が、所定の位置
に強固に固着されるように、印刷回路基板１０との接触
面と充分に接着されてはいないが、然し、境界部１６の
全体の移動は妨げるように、印刷回路基板１０との接触
面とは充分に接着されていることを意味する。
従って、各回路導体の境界部１６は、回路導体１１の電
気的及び機械的の全体的な特性に悪影響を与えることな
くストレスを除去するために、印刷回路基板１０の表面
上を動く（浮く）ことが出来る。
気的及び機械的の全体的な特性に悪影響を与えることな
くストレスを除去するために、印刷回路基板１０の表面
上を動く（浮く）ことが出来る。
印刷回路基板１０の相対的に弱い接着力の領域２とは対
照的に、印刷回路基板１０の領域２を完全に取り巻く印
刷回路基板１０の領域４において、各印刷回路導体１１
の部分１９は、印刷回路基板１０の所定の位置に各回路
導体１１の部分１９を固定するために、印刷回路基板１
０の接触面と充分に接着している。例えば、各回路導体
１１の境界部１６は、領域２において、１ミリメートル
当り約０．３５ニユートン（１インチ当り約２ボンド）
以下の弱い力で下層の印刷回路基板１０と接着している
のに反して、各回路導体１１の部分１９は、領域４にお
いて、１ミリメートル当り少なくとも約０．８８ニユー
トン（１インチ当り約５ボンド）の力で下層の印刷回路
基板１０と接着している。印刷回路基板１０の各回路導
体の領域２の境界部１６と、領域４の部分１９との間の
接着力のこの差異は、本発明の原理に従った比較的簡単
なストレス除去用の電気接続体を与えるための重要な要
件である。
照的に、印刷回路基板１０の領域２を完全に取り巻く印
刷回路基板１０の領域４において、各印刷回路導体１１
の部分１９は、印刷回路基板１０の所定の位置に各回路
導体１１の部分１９を固定するために、印刷回路基板１
０の接触面と充分に接着している。例えば、各回路導体
１１の境界部１６は、領域２において、１ミリメートル
当り約０．３５ニユートン（１インチ当り約２ボンド）
以下の弱い力で下層の印刷回路基板１０と接着している
のに反して、各回路導体１１の部分１９は、領域４にお
いて、１ミリメートル当り少なくとも約０．８８ニユー
トン（１インチ当り約５ボンド）の力で下層の印刷回路
基板１０と接着している。印刷回路基板１０の各回路導
体の領域２の境界部１６と、領域４の部分１９との間の
接着力のこの差異は、本発明の原理に従った比較的簡単
なストレス除去用の電気接続体を与えるための重要な要
件である。
第１図に示されているように、各回路導体１１のストレ
ス除去用の屈曲部は全体としてＵ字形をしており、Ｕ字
形の部分は回路導体の幅（Ｂ）の約２乃至３倍の高さく
Ａ）と、回路導体の幅（Ｂ）の約４乃至６倍の幅（Ｃ）
とを持つのが好ましい。
ス除去用の屈曲部は全体としてＵ字形をしており、Ｕ字
形の部分は回路導体の幅（Ｂ）の約２乃至３倍の高さく
Ａ）と、回路導体の幅（Ｂ）の約４乃至６倍の幅（Ｃ）
とを持つのが好ましい。
例えば、若し各回路導体が約７．６ミクロン（３ミル）
の幅（Ｂ）を持っているとすれば、全体としてＵ字形の
ストレス除去用の屈曲部１７は約１５．２乃至２２．８
ミクロン（約６乃至９ミル）の高さくＡ）と、約３０．
４乃至４５．６ミクロン（１２乃至１８ミル）の幅（Ｃ
）を持つのが好ましい、然しながら、各回路導体１１の
境界部１６のストレス除去用屈曲部１７は、不必要なス
トレスを除去する能力を有する任意の寸法及び構造にす
ることが可能であり、且つ各ストレス除去用屈曲部１７
の寸法及び構造が回路導体１１のために適当な全体的パ
ターンを与えるよう設計されている限りにおいて、各ス
トレス除去用の屈曲部１７は必要に応じて異なった寸法
及び構造にすることが出来る。所望の回路導体の密度を
維持するために、ストレス除去用の屈曲部１７の特に好
ましい構造は、ストレス除去用屈曲部を有する回路導体
が隣り同志平行に敷設され、ストレス除去用屈曲部が比
較的低い高さく即ち、全体として明確でないＵ字形の弧
状）で揃えられているような入れ子にされた（ ｎｅｓ
ｔｅｄ）構成である。
の幅（Ｂ）を持っているとすれば、全体としてＵ字形の
ストレス除去用の屈曲部１７は約１５．２乃至２２．８
ミクロン（約６乃至９ミル）の高さくＡ）と、約３０．
４乃至４５．６ミクロン（１２乃至１８ミル）の幅（Ｃ
）を持つのが好ましい、然しながら、各回路導体１１の
境界部１６のストレス除去用屈曲部１７は、不必要なス
トレスを除去する能力を有する任意の寸法及び構造にす
ることが可能であり、且つ各ストレス除去用屈曲部１７
の寸法及び構造が回路導体１１のために適当な全体的パ
ターンを与えるよう設計されている限りにおいて、各ス
トレス除去用の屈曲部１７は必要に応じて異なった寸法
及び構造にすることが出来る。所望の回路導体の密度を
維持するために、ストレス除去用の屈曲部１７の特に好
ましい構造は、ストレス除去用屈曲部を有する回路導体
が隣り同志平行に敷設され、ストレス除去用屈曲部が比
較的低い高さく即ち、全体として明確でないＵ字形の弧
状）で揃えられているような入れ子にされた（ ｎｅｓ
ｔｅｄ）構成である。
第２図は、第１図のｔｇｌｌ−１に沿って切断した、半
導体チップ２０を装着した印刷回路基板１０の断面図で
ある。第２図に示されたように、半導体チップ２０は電
気的な端子（引き出し部）３０を有しており、その端子
は回路導体１１の境界部１６へはんだ柱１４によって物
理的及び電気的に接続されている０例えば、半導体チッ
プ２０の端子３０と、回路導体１１の境界部１６との間
の各接続ははんだリフロー接続（Ｃ−４’）である、然
しながら、半導体チップ２０の電気的端子３０は、必要
に応じて、ワイヤ・ボンディング又は他の適当な接続技
術によって回路導体１１の境界部１６に接続することが
出来る。
導体チップ２０を装着した印刷回路基板１０の断面図で
ある。第２図に示されたように、半導体チップ２０は電
気的な端子（引き出し部）３０を有しており、その端子
は回路導体１１の境界部１６へはんだ柱１４によって物
理的及び電気的に接続されている０例えば、半導体チッ
プ２０の端子３０と、回路導体１１の境界部１６との間
の各接続ははんだリフロー接続（Ｃ−４’）である、然
しながら、半導体チップ２０の電気的端子３０は、必要
に応じて、ワイヤ・ボンディング又は他の適当な接続技
術によって回路導体１１の境界部１６に接続することが
出来る。
また、第２図に示されているように、印刷回路基板１０
は表面領域２（第１図番ｌ１ｌ）を有する基部１２を含
んでおり、その領域各回路導体１１の境界部１６は、そ
の領域２に対して境界部１６を所定の位置に充分に固定
するほど接着しておらず、従って、境界部１６は上述し
たようにストレスの除去を与えるために、基部１２のこ
の領域２の上で浮いている。印刷回路基板１０の領域４
（第１図参照）において、回路導体１１の部分１９は、
下層の基体部１２と充分に接着して、回路導体１１を印
刷回路基板１０の所定の位置に固定している。
は表面領域２（第１図番ｌ１ｌ）を有する基部１２を含
んでおり、その領域各回路導体１１の境界部１６は、そ
の領域２に対して境界部１６を所定の位置に充分に固定
するほど接着しておらず、従って、境界部１６は上述し
たようにストレスの除去を与えるために、基部１２のこ
の領域２の上で浮いている。印刷回路基板１０の領域４
（第１図参照）において、回路導体１１の部分１９は、
下層の基体部１２と充分に接着して、回路導体１１を印
刷回路基板１０の所定の位置に固定している。
また、第１図及び第２図は印刷回路基板１０上に装着さ
れた主としてシリコンで作られた半導体チップ２０を示
しているけれども、他の適宜の電子デバイスを本発明に
従って印刷回路基板１０上に装着することが出来る０例
えば、適当な電気端子を有する抵抗又はコンデンサを印
刷回路基板１０上に装着することが可能であり、また、
半導体チップを装着したセラミックモジュールも本発明
に従って印刷回路基板１０上に直接装着することが出来
る。
れた主としてシリコンで作られた半導体チップ２０を示
しているけれども、他の適宜の電子デバイスを本発明に
従って印刷回路基板１０上に装着することが出来る０例
えば、適当な電気端子を有する抵抗又はコンデンサを印
刷回路基板１０上に装着することが可能であり、また、
半導体チップを装着したセラミックモジュールも本発明
に従って印刷回路基板１０上に直接装着することが出来
る。
動作について説明すると、比較的弱い接着力の領域２の
所にある回路導体１１の境界部１６にチップ２０の端子
３０を接続することによって、半導体チップ２０、又は
他の適当な電子デバイスが印刷回路基板１０に装着され
た後、端子３０と境界部１６との間のこれらの接続部１
４における不要なストレスは、各境界部１６が印刷回路
基板１０の表面から浮いており、且つ各境界部がストレ
ス除去用屈曲部１７を持っているので、除去される。そ
の結果、例えば印刷回路基板に電子デバイスを装着する
場合とか印刷回路基板１０の動作中などに生ずる温度変
化や、印刷回路基板の物理的な歪みや他のストレスを生
じさせる現象によって発生される不要なストレスが除去
される。このストレス除去作用はチップ２０が印刷回路
基板１０上の回路導体から電気的に切断し、物理的に剥
離するのを妨げるので、印刷回路基板１０の信頼性を向
上させる。
所にある回路導体１１の境界部１６にチップ２０の端子
３０を接続することによって、半導体チップ２０、又は
他の適当な電子デバイスが印刷回路基板１０に装着され
た後、端子３０と境界部１６との間のこれらの接続部１
４における不要なストレスは、各境界部１６が印刷回路
基板１０の表面から浮いており、且つ各境界部がストレ
ス除去用屈曲部１７を持っているので、除去される。そ
の結果、例えば印刷回路基板に電子デバイスを装着する
場合とか印刷回路基板１０の動作中などに生ずる温度変
化や、印刷回路基板の物理的な歪みや他のストレスを生
じさせる現象によって発生される不要なストレスが除去
される。このストレス除去作用はチップ２０が印刷回路
基板１０上の回路導体から電気的に切断し、物理的に剥
離するのを妨げるので、印刷回路基板１０の信頼性を向
上させる。
上述した可撓性の電気接続体は第３図及び第４図を参照
して説明される本発明の方法によって作られるのが好ま
しい。第３図及び第４図は第１図の線ＩＩ −ＩＩに沿
って切断した断面図であって、本発明に従って可撓性電
気接続体を製造する良好な実施例の方法のステップの一
部を説明するための模式図である。
して説明される本発明の方法によって作られるのが好ま
しい。第３図及び第４図は第１図の線ＩＩ −ＩＩに沿
って切断した断面図であって、本発明に従って可撓性電
気接続体を製造する良好な実施例の方法のステップの一
部を説明するための模式図である。
第３図を参照すると、先ず、銅のような材料の相対的に
薄い層１５を相対的に厚い基部１２上に設ける。上述し
たように、基部１２は有機物材料で作られるのが好まし
い。代表的な基部１２は、エポキシ樹脂を浸み込ませた
ガラス繊維を複数層積層することにより作られた厚さ、
約１０２６乃至１５３８ミクロン（４０乃至６０ミル）
を持つ矩形の基板である０例えば、層１５は厚さが約５
゜１ミクロン（約２ミル）の銅の薄層である。このよう
な銅層１５は任意の適当な処理を経て、上述したような
有機物の基部１２上に設けられる。例えば、「引剥し銅
箔Ｊ （ｐｅａｌ ａｐａｒｔ ｃｏｐｐｅｒ）と適当
なキャリヤ（例えば銅製の担体）との間に剥離層を有す
る引剥し銅箔のシートを基部の表面に付着させる。次に
、キャリヤと剥離層は引剥し銅箔から取り除かれて、引
剥し銅箔は下側の有機物の基部１２に接着して、有機物
の基部１２上の銅層として所定の場所に残留する。この
ような「引剥し銅箔」という製品はニュージャージ州の
ボーデンタウン（Ｂｏｒｄｅｎｔｏｗｎ、Ｎｅｗ Ｊｅ
ｒｓｅｙ）所在のイエーツ社（Ｙａｔｅｓ、 Ｉｎｃ、
）により市販されている。
薄い層１５を相対的に厚い基部１２上に設ける。上述し
たように、基部１２は有機物材料で作られるのが好まし
い。代表的な基部１２は、エポキシ樹脂を浸み込ませた
ガラス繊維を複数層積層することにより作られた厚さ、
約１０２６乃至１５３８ミクロン（４０乃至６０ミル）
を持つ矩形の基板である０例えば、層１５は厚さが約５
゜１ミクロン（約２ミル）の銅の薄層である。このよう
な銅層１５は任意の適当な処理を経て、上述したような
有機物の基部１２上に設けられる。例えば、「引剥し銅
箔Ｊ （ｐｅａｌ ａｐａｒｔ ｃｏｐｐｅｒ）と適当
なキャリヤ（例えば銅製の担体）との間に剥離層を有す
る引剥し銅箔のシートを基部の表面に付着させる。次に
、キャリヤと剥離層は引剥し銅箔から取り除かれて、引
剥し銅箔は下側の有機物の基部１２に接着して、有機物
の基部１２上の銅層として所定の場所に残留する。この
ような「引剥し銅箔」という製品はニュージャージ州の
ボーデンタウン（Ｂｏｒｄｅｎｔｏｗｎ、Ｎｅｗ Ｊｅ
ｒｓｅｙ）所在のイエーツ社（Ｙａｔｅｓ、 Ｉｎｃ、
）により市販されている。
更に第３図を参照すると、銅層１５を有機物基部１２上
に設けた後、イー・アイ・デュポン社により市販されて
いる３５１５ホトレジストのようなホトレジスト材料２
１の層が銅層１５の上に添加される０次に、ホトレジス
ト材料２１は通常のホトレジスト処理技術に従って露光
され、現像されて、印刷回路基板１０の基部１２の相対
的に弱い接着力の領域１５上に設けられる各回路導体１
１のストレス除去用屈曲部１７を有する境界部１６だけ
の像（イメージ）を形成する。第３図は銅層１５を有す
る有機物基部１２の断面図であって、銅層１５上には、
相対的に弱い接着力の領域２の中に所定のイメージを形
成するように露光され現像されたホトレジスト材料２１
がある。
に設けた後、イー・アイ・デュポン社により市販されて
いる３５１５ホトレジストのようなホトレジスト材料２
１の層が銅層１５の上に添加される０次に、ホトレジス
ト材料２１は通常のホトレジスト処理技術に従って露光
され、現像されて、印刷回路基板１０の基部１２の相対
的に弱い接着力の領域１５上に設けられる各回路導体１
１のストレス除去用屈曲部１７を有する境界部１６だけ
の像（イメージ）を形成する。第３図は銅層１５を有す
る有機物基部１２の断面図であって、銅層１５上には、
相対的に弱い接着力の領域２の中に所定のイメージを形
成するように露光され現像されたホトレジスト材料２１
がある。
第３図及び第４図を参照して説明を続けると、各回路導
体１１のストレス除去用屈曲部１７を有する境界部１６
の所望のイメージが、相対的に弱い接着力の領域２の中
の銅層１５上の露光され現像されたホトレジスト材料２
１によって形成された後、ホトレジスト材料２１によっ
て覆われていない銅層１５の部分は、任意の適当な銅の
蝕刻処理を使うことによって除去されて、ホトレジスト
材料２１によって保護されている領域の銅層だけが残さ
れる０次に、ホトレジスト材料２１は、任意の適当なホ
トレジスト剥離技術を使うことにより除去される。
体１１のストレス除去用屈曲部１７を有する境界部１６
の所望のイメージが、相対的に弱い接着力の領域２の中
の銅層１５上の露光され現像されたホトレジスト材料２
１によって形成された後、ホトレジスト材料２１によっ
て覆われていない銅層１５の部分は、任意の適当な銅の
蝕刻処理を使うことによって除去されて、ホトレジスト
材料２１によって保護されている領域の銅層だけが残さ
れる０次に、ホトレジスト材料２１は、任意の適当なホ
トレジスト剥離技術を使うことにより除去される。
上述したようにホトレジスト材料２１を除去した後、プ
ラウエアのウイルミントン（Ｗｉｌｍｉｎｇｔｏｎ）所
在のへルクレス・パウダ社（Ｈｅｒｃｕｌｅｓ Ｐｏ賀
ｄｅｒＣｏ、）で市販されているレチン（Ｒｅｔｅｎ）
２１０のようなカチオン界面活性剤が、境界部１６の
パターンを有する銅層１５を有する基部１２の領域２と
、基部１２上に形成されるべき各回路導体１１のストレ
ス除去用屈曲部１７とを含む基部１２の全面に添加され
る６表面活性剤のこの添加工程の後、例えば、米国特許
第４４４８８０４号に示されているようなコロイド！３
Ｉ／パラジウムのだね層を基部１２の全表面に成長させ
る工程が続く０次に、デュポン社で市販しているリスト
ン・タイプＴ１６８ホトレジストの如きホトレジストの
他の層（図示せず）が基部１２の全表面に添加される。
ラウエアのウイルミントン（Ｗｉｌｍｉｎｇｔｏｎ）所
在のへルクレス・パウダ社（Ｈｅｒｃｕｌｅｓ Ｐｏ賀
ｄｅｒＣｏ、）で市販されているレチン（Ｒｅｔｅｎ）
２１０のようなカチオン界面活性剤が、境界部１６の
パターンを有する銅層１５を有する基部１２の領域２と
、基部１２上に形成されるべき各回路導体１１のストレ
ス除去用屈曲部１７とを含む基部１２の全面に添加され
る６表面活性剤のこの添加工程の後、例えば、米国特許
第４４４８８０４号に示されているようなコロイド！３
Ｉ／パラジウムのだね層を基部１２の全表面に成長させ
る工程が続く０次に、デュポン社で市販しているリスト
ン・タイプＴ１６８ホトレジストの如きホトレジストの
他の層（図示せず）が基部１２の全表面に添加される。
ホトレジストのこの第２層は、基部１２に設けられるべ
き全回路導体のパターンの陰画のイメージを形成するた
めに、通常のホトレジスト処理技術に従って露光され現
像される。より詳細に説明すると、ホトレジストの第２
層は、領域２の中のストレス除去用屈曲部１７を有する
境界部１６と、回路導体１１の領域４の中の部分１９と
を含んで、印刷回路基板１０の基部１２上に形成される
べきすべての回路導体１１に対応する陰画のイメージを
形成するように、露光され現像される。
き全回路導体のパターンの陰画のイメージを形成するた
めに、通常のホトレジスト処理技術に従って露光され現
像される。より詳細に説明すると、ホトレジストの第２
層は、領域２の中のストレス除去用屈曲部１７を有する
境界部１６と、回路導体１１の領域４の中の部分１９と
を含んで、印刷回路基板１０の基部１２上に形成される
べきすべての回路導体１１に対応する陰画のイメージを
形成するように、露光され現像される。
回路導体全体のパターンの所望の陰画のイメージがホト
レジスト材料の第２層を露光し且つ現像することによっ
て基部１２上に形成された後、ホトレジストで覆われて
いない基部１２の領域の上に銅な可とする導電材料を被
着することにより回路導体１１が形成される。上述のホ
トレジストで覆われていない領域は、上述の第１のホト
レジスト工程後に基部１２上に残され、且つ各回路導体
１１のストレス除去用の屈曲部１７を有する境界部１６
の構成でパターン化されている銅層１５を有する基部１
２の領域を含んでいる。導電材料は回路導体１１を形成
するための任意の適当な方法で基部１２上に被着される
０例えば、銅層は、回路導体１１を形成するため、通常
の被着（ａｄｄｉｔｉｖｅ）銅めつき処理を使うことに
よって基部１２上に被着される。所望の回路導体１１の
陰画イメージを形成しているホトレジストは、第４図に
示された構造を残すために、任意の適当なホトレジスト
剥離処理を施すことによって除去される。
レジスト材料の第２層を露光し且つ現像することによっ
て基部１２上に形成された後、ホトレジストで覆われて
いない基部１２の領域の上に銅な可とする導電材料を被
着することにより回路導体１１が形成される。上述のホ
トレジストで覆われていない領域は、上述の第１のホト
レジスト工程後に基部１２上に残され、且つ各回路導体
１１のストレス除去用の屈曲部１７を有する境界部１６
の構成でパターン化されている銅層１５を有する基部１
２の領域を含んでいる。導電材料は回路導体１１を形成
するための任意の適当な方法で基部１２上に被着される
０例えば、銅層は、回路導体１１を形成するため、通常
の被着（ａｄｄｉｔｉｖｅ）銅めつき処理を使うことに
よって基部１２上に被着される。所望の回路導体１１の
陰画イメージを形成しているホトレジストは、第４図に
示された構造を残すために、任意の適当なホトレジスト
剥離処理を施すことによって除去される。
第１図に良く示されているように、上述の方法は、印刷
回路基板１０の基部１２の相対的に弱い接着力の領域２
上で浮いているストレス除去用屈曲部１７を有する境界
部１６を持ち、且つ印刷回路基板１０の基部１２の相対
的に強い接着力領域４上に固定された部分１９を持つ各
回路導体１１を作ることになる。各回路導体１１のスト
レス除去用屈曲部１７を有する境界部１６は、上述した
ように、カチオン界面活性剤で下層の銅層を処理するこ
とによって、印刷回路基板１０の基部１２の領域２の表
面に浮くことになる。この処理は、処理を施さない場合
に比べて、印刷回路基板１０の基部１２上の下側の銅層
１５に対して、各回路導体１１のストレス除去用屈曲部
１７を有する境界部１６の接着力を劇的に減少させる０
例えば、この処理は、銅対鋼の接着力を１ミリメートル
当り約２．６４ニユートン（１インチ当り約１５ボンド
）から１ミリメートル当り約０．１８乃至０゜３５ニユ
ートン（１インチ当り約１乃至２ボンド）に減少する。
回路基板１０の基部１２の相対的に弱い接着力の領域２
上で浮いているストレス除去用屈曲部１７を有する境界
部１６を持ち、且つ印刷回路基板１０の基部１２の相対
的に強い接着力領域４上に固定された部分１９を持つ各
回路導体１１を作ることになる。各回路導体１１のスト
レス除去用屈曲部１７を有する境界部１６は、上述した
ように、カチオン界面活性剤で下層の銅層を処理するこ
とによって、印刷回路基板１０の基部１２の領域２の表
面に浮くことになる。この処理は、処理を施さない場合
に比べて、印刷回路基板１０の基部１２上の下側の銅層
１５に対して、各回路導体１１のストレス除去用屈曲部
１７を有する境界部１６の接着力を劇的に減少させる０
例えば、この処理は、銅対鋼の接着力を１ミリメートル
当り約２．６４ニユートン（１インチ当り約１５ボンド
）から１ミリメートル当り約０．１８乃至０゜３５ニユ
ートン（１インチ当り約１乃至２ボンド）に減少する。
銅層１５はこの領域４−には存在せず、且つコロイド錫
／パラジウムのたねの被着が後続するカチオン界面活性
剤処理が、未処理のものの接着力に比べて、この領域４
の接着力を増加するよう作用するので、上述した場合と
は逆に、この処理は、領域４における印刷回路基板１０
の基部１２に対して、各回路導体１１の部分１９の接着
力を劇的に増加する０例えば、この処理は、銅対ガラス
／エポキシ樹脂の接着力を、１ミリメートル当り約０．
３５乃至０．５３ニユートン（１インチ当り約２乃至３
ボンド）から、１ミリメートル当り約０．７０乃至０．
８８ニユートン（１インチ当り約４乃至５ボンド）に増
加する。
／パラジウムのたねの被着が後続するカチオン界面活性
剤処理が、未処理のものの接着力に比べて、この領域４
の接着力を増加するよう作用するので、上述した場合と
は逆に、この処理は、領域４における印刷回路基板１０
の基部１２に対して、各回路導体１１の部分１９の接着
力を劇的に増加する０例えば、この処理は、銅対ガラス
／エポキシ樹脂の接着力を、１ミリメートル当り約０．
３５乃至０．５３ニユートン（１インチ当り約２乃至３
ボンド）から、１ミリメートル当り約０．７０乃至０．
８８ニユートン（１インチ当り約４乃至５ボンド）に増
加する。
このように、本発明の上述の実施例の方法は、既に述べ
たように、印刷回路基板１０上に電子デバイスを直接に
装着するのに使うことの出来る相対的に弱い接着力の領
域２上に浮いているストレス除去用屈曲部１７を有する
境界部１６を持つ夫々の回路導体を設けることが出来る
。勿論、印刷回路基板１０上の基部１２上に、相対的に
弱い接着力を有する領域２を作るための他の方法がある
。
たように、印刷回路基板１０上に電子デバイスを直接に
装着するのに使うことの出来る相対的に弱い接着力の領
域２上に浮いているストレス除去用屈曲部１７を有する
境界部１６を持つ夫々の回路導体を設けることが出来る
。勿論、印刷回路基板１０上の基部１２上に、相対的に
弱い接着力を有する領域２を作るための他の方法がある
。
例えば、第１番目のホトレジスト材料２１を添加する前
に、基部１２上に置かれた銅層１５全体が基部１２から
蝕刻し除去され、次に、印刷回路基板１０の領域２のす
べての部分は覆わないで、領域４だけを保護するように
、ホトレジスト材料２１が添加され、露光され且つ現像
されることを除いて、上述の方法を実施する０次に、開
放された開口領域２は濃硫酸、又は気相ブラストで処理
し、その後、残りの工程は上述の方法が適用される。開
口領域２の濃硫酸処理又は気相ブラスト処理は処理が施
されない場合に比べて、印刷回路基板１０の基部１２の
領域２に対して、回路導体１１の接着力の減少をもたら
す、その他の方法として、銅層１５を基部１２の表面に
接着する前に、銅層１５を硫酸、気相ブラスト又は蝕刻
によって選択的な前処理を施し、そして、選択的に前処
理が施された銅層１５の面を基部１２の表面に向けて、
基部１２上に銅層を積層することを除いて、上述の方法
を適用する方法がある。この選択的な前処理は、銅層１
５上に平滑な領域を発生させ、この銅層の平滑な領域は
、銅層１５を積層し、且つ後の工程で銅層１５を完全に
除去した後に、基部１２の表面上に平滑な領域を作らせ
、この基部１２の表面上の平滑な領域は、印刷回路基板
１０の基部１２の相対的に弱い接着力の領域２を形成す
るために必要な、各回路導体１１の境界部１６のパター
ンを持つよう選択された銅層１５上の平滑な領域に対応
するものである。印刷回路基板１０の領域２の中のこの
選択された平滑さは、非処理の場合に比べて、印刷回路
基板１０の基部１２のこの領域２に対して、回路導体１
１の接着力を減少する。
に、基部１２上に置かれた銅層１５全体が基部１２から
蝕刻し除去され、次に、印刷回路基板１０の領域２のす
べての部分は覆わないで、領域４だけを保護するように
、ホトレジスト材料２１が添加され、露光され且つ現像
されることを除いて、上述の方法を実施する０次に、開
放された開口領域２は濃硫酸、又は気相ブラストで処理
し、その後、残りの工程は上述の方法が適用される。開
口領域２の濃硫酸処理又は気相ブラスト処理は処理が施
されない場合に比べて、印刷回路基板１０の基部１２の
領域２に対して、回路導体１１の接着力の減少をもたら
す、その他の方法として、銅層１５を基部１２の表面に
接着する前に、銅層１５を硫酸、気相ブラスト又は蝕刻
によって選択的な前処理を施し、そして、選択的に前処
理が施された銅層１５の面を基部１２の表面に向けて、
基部１２上に銅層を積層することを除いて、上述の方法
を適用する方法がある。この選択的な前処理は、銅層１
５上に平滑な領域を発生させ、この銅層の平滑な領域は
、銅層１５を積層し、且つ後の工程で銅層１５を完全に
除去した後に、基部１２の表面上に平滑な領域を作らせ
、この基部１２の表面上の平滑な領域は、印刷回路基板
１０の基部１２の相対的に弱い接着力の領域２を形成す
るために必要な、各回路導体１１の境界部１６のパター
ンを持つよう選択された銅層１５上の平滑な領域に対応
するものである。印刷回路基板１０の領域２の中のこの
選択された平滑さは、非処理の場合に比べて、印刷回路
基板１０の基部１２のこの領域２に対して、回路導体１
１の接着力を減少する。
Ｆ６発明の効果
本発明は、熱膨張係数が相異する電子デバイスと回路基
板などの接続部において、例えば印刷回路基板に電子デ
バイスを装着する際とか、印刷回路基板の動作中などに
生ずる温度変化や、印刷回路基板の物理的な歪みなどに
より発生される接続部のストレスを除去して、印刷回路
基板の信頼性を向上させる。
板などの接続部において、例えば印刷回路基板に電子デ
バイスを装着する際とか、印刷回路基板の動作中などに
生ずる温度変化や、印刷回路基板の物理的な歪みなどに
より発生される接続部のストレスを除去して、印刷回路
基板の信頼性を向上させる。
第１図はエポキシ樹脂又は類似の材料を浸み込ませたガ
ラス繊維のような有機物材料で作られた印刷回路基板上
に、シリコンのような材料を主体として作られた半導体
チップを、本発明に従ったストレス除去用の複数個の可
撓性電気接続体を使って直接に装着した印刷回路基板の
一部を示す平面図、第２図は半導体チップが装着された
第１図の印刷回路基板を１ｌｌ−１に沿って切断した断
面図、第３図及び第４図は第１図の線ＩＩ −ＩＩに沿
って切断した断面図であって、本発明の可撓性電気接続
体を製造する方法の工程の一部を説明するための模式図
である。 ２・・・・弱い接着力の領域、４・・・・強い接着力の
領域、１０・・・・印刷回路基板、１１・・・・回路導
体、１６・・・・回路導体の境界部、１７・・・・スト
レス除去用屈曲部、２０・・・・半導体チップ。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション
ラス繊維のような有機物材料で作られた印刷回路基板上
に、シリコンのような材料を主体として作られた半導体
チップを、本発明に従ったストレス除去用の複数個の可
撓性電気接続体を使って直接に装着した印刷回路基板の
一部を示す平面図、第２図は半導体チップが装着された
第１図の印刷回路基板を１ｌｌ−１に沿って切断した断
面図、第３図及び第４図は第１図の線ＩＩ −ＩＩに沿
って切断した断面図であって、本発明の可撓性電気接続
体を製造する方法の工程の一部を説明するための模式図
である。 ２・・・・弱い接着力の領域、４・・・・強い接着力の
領域、１０・・・・印刷回路基板、１１・・・・回路導
体、１６・・・・回路導体の境界部、１７・・・・スト
レス除去用屈曲部、２０・・・・半導体チップ。 出 願 人 インターナショナル・ビジネス・マシー
ンズ・コーポレーション
Claims (1)
- 回路基板と、この回路基板上に実装される部品と、上記
回路基板上に設けられ、上記部品の所定箇所と電気的か
つ機械的に結合される少なくとも１本の導体線とを有し
、かつこの導体線は上記部品の周辺において他の領域よ
りも弱い接着力で上記回路基板に接着され、さらにこの
周辺においてストレス除去用の屈曲部を有することを特
徴とする回路基板装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/915,485 US4728751A (en) | 1986-10-06 | 1986-10-06 | Flexible electrical connection and method of making same |
| US915485 | 1992-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6396934A true JPS6396934A (ja) | 1988-04-27 |
| JPH031831B2 JPH031831B2 (ja) | 1991-01-11 |
Family
ID=25435830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62126102A Granted JPS6396934A (ja) | 1986-10-06 | 1987-05-25 | 回路基板装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4728751A (ja) |
| EP (1) | EP0263277A3 (ja) |
| JP (1) | JPS6396934A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504673A (ja) * | 2004-06-16 | 2008-02-14 | ハネウェル・インターナショナル・インコーポレーテッド | 可撓性基板上に作られた電子回路に関する新規な伝導体構造 |
| US10327334B1 (en) | 2018-03-12 | 2019-06-18 | Chipbond Technology Corporation | Layout structure of flexible circuit board |
Families Citing this family (40)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5476211A (en) * | 1993-11-16 | 1995-12-19 | Form Factor, Inc. | Method of manufacturing electrical contacts, using a sacrificial member |
| US5917707A (en) * | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
| GB8706610D0 (en) * | 1987-03-19 | 1987-04-23 | Smith Ind Plc | Electrical components |
| US4851613A (en) * | 1988-06-08 | 1989-07-25 | Flex Technology, Inc. | Flexible circuit laminate for surface mount devices |
| US4959751A (en) * | 1988-08-16 | 1990-09-25 | Delco Electronics Corporation | Ceramic hybrid integrated circuit having surface mount device solder stress reduction |
| US5122929A (en) * | 1988-08-16 | 1992-06-16 | Delco Electronics Corporation | Method of achieving selective inhibition and control of adhesion in thick-film conductors |
| EP0355965B1 (en) * | 1988-08-16 | 1995-02-15 | DELCO ELECTRONICS CORPORATION (a Delaware corp.) | A method of achieving selective inhibition and control of adhesion in thick-film conductors |
| US5176853A (en) * | 1988-08-16 | 1993-01-05 | Delco Electronics Corporation | Controlled adhesion conductor |
| US5121298A (en) * | 1988-08-16 | 1992-06-09 | Delco Electronics Corporation | Controlled adhesion conductor |
| DE3835942A1 (de) * | 1988-10-21 | 1990-04-26 | Telefunken Electronic Gmbh | Flaechenhafter strahler |
| US5283712A (en) * | 1988-10-27 | 1994-02-01 | Mazda Motor Corporation | Integrated circuit for vehicle |
| US5238702A (en) * | 1988-10-27 | 1993-08-24 | Henning Giesecke | Electrically conductive patterns |
| DE3932017A1 (de) * | 1988-10-27 | 1990-05-03 | Bayer Ag | Elektrisch leitende strukturen |
| FR2646559B1 (fr) * | 1989-04-28 | 1991-07-05 | Commissariat Energie Atomique | Systeme de mesure constitue d'un circuit de detection d'un rayonnement, d'un circuit de lecture et d'un support tel qu'un doigt froid de cryostat |
| JPH03124010A (ja) * | 1989-10-08 | 1991-05-27 | Murata Mfg Co Ltd | 電子部品の端子 |
| WO1991013533A1 (en) * | 1990-03-01 | 1991-09-05 | Motorola, Inc. | Selectively releasing conductive runner and substrate assembly |
| US7198969B1 (en) * | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
| US5166774A (en) * | 1990-10-05 | 1992-11-24 | Motorola, Inc. | Selectively releasing conductive runner and substrate assembly having non-planar areas |
| US5338391A (en) * | 1993-10-12 | 1994-08-16 | Motorola, Inc. | Method of making a substrate having selectively releasing conductive runners |
| US7200930B2 (en) * | 1994-11-15 | 2007-04-10 | Formfactor, Inc. | Probe for semiconductor devices |
| US7084656B1 (en) | 1993-11-16 | 2006-08-01 | Formfactor, Inc. | Probe for semiconductor devices |
| US5719749A (en) * | 1994-09-26 | 1998-02-17 | Sheldahl, Inc. | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board |
| US6313402B1 (en) | 1997-10-29 | 2001-11-06 | Packard Hughes Interconnect Company | Stress relief bend useful in an integrated circuit redistribution patch |
| JP2003014819A (ja) * | 2001-07-03 | 2003-01-15 | Matsushita Electric Ind Co Ltd | 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法 |
| US20040105244A1 (en) * | 2002-08-06 | 2004-06-03 | Ilyas Mohammed | Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions |
| DE102004050177A1 (de) * | 2004-10-14 | 2006-04-20 | Infineon Technologies Ag | Umverdrahtungsanlage eines Materialschnittstellen aufweisenden elektronischen Bauelements und Verfahren zu seiner Herstellung |
| US7462035B2 (en) | 2005-07-27 | 2008-12-09 | Physical Optics Corporation | Electrical connector configured as a fastening element |
| DE602006020484D1 (de) * | 2005-11-28 | 2011-04-14 | Nxp Bv | Vorrichtung umfassend ein substrat mit einem elektrischen kontakt und transponder |
| US7663529B2 (en) | 2006-08-15 | 2010-02-16 | General Dynamics Advanced Information Systems, Inc. | Methods for two-dimensional autofocus in high resolution radar systems |
| US8196291B2 (en) * | 2006-11-06 | 2012-06-12 | General Dynamics Advanced Information Systems, Inc. | Method for manufacturing leads |
| US7957100B1 (en) | 2007-08-29 | 2011-06-07 | Magnecomp Corporation | Disk drive gimbal having reduced residual stress and related method of manufacture |
| US8308489B2 (en) * | 2008-10-27 | 2012-11-13 | Physical Optics Corporation | Electrical garment and electrical garment and article assemblies |
| US8063307B2 (en) | 2008-11-17 | 2011-11-22 | Physical Optics Corporation | Self-healing electrical communication paths |
| WO2011008459A2 (en) * | 2009-06-29 | 2011-01-20 | Infinite Corridor Technology, Llc | Structured material substrates for flexible, stretchable electronics |
| US9385095B2 (en) | 2010-02-26 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
| US10026671B2 (en) | 2014-02-14 | 2018-07-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9935090B2 (en) | 2014-02-14 | 2018-04-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US10056267B2 (en) | 2014-02-14 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate design for semiconductor packages and method of forming same |
| US9653443B2 (en) | 2014-02-14 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Thermal performance structure for semiconductor packages and method of forming same |
| US9564416B2 (en) | 2015-02-13 | 2017-02-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structures and methods of forming the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3129280A (en) * | 1960-09-19 | 1964-04-14 | Amphenol Borg Electronics Corp | Electronic circuit boards with weldable terminals |
| US3248779A (en) * | 1963-11-15 | 1966-05-03 | Leonard J Yuska | Method of making an electronic module |
| DE1539692A1 (de) * | 1966-06-23 | 1969-10-16 | Blume & Redecker Gmbh | Umklebevorrichtung fuer Spulen |
| US3519890A (en) * | 1968-04-01 | 1970-07-07 | North American Rockwell | Low stress lead |
| US4048438A (en) * | 1974-10-23 | 1977-09-13 | Amp Incorporated | Conductor patterned substrate providing stress release during direct attachment of integrated circuit chips |
| US4026011A (en) * | 1975-08-28 | 1977-05-31 | Burroughs Corporation | Flexible circuit assembly |
| US4026759A (en) * | 1975-12-11 | 1977-05-31 | International Business Machines Corporation | Method of making ingrown lead frame with strain relief |
| US4295184A (en) * | 1978-08-21 | 1981-10-13 | Advanced Circuit Technology | Circuit board with self-locking terminals |
| FR2479639A1 (fr) * | 1980-03-25 | 1981-10-02 | Thomson Csf | Dispositif d'assemblage entre composants electroniques de caracteristiques mecaniques differentes et son procede de realisation |
| FR2486755A1 (fr) * | 1980-07-11 | 1982-01-15 | Socapex | Support de composants electroniques pour circuits hybrides de grandes dimensions |
| US4413308A (en) * | 1981-08-31 | 1983-11-01 | Bell Telephone Laboratories, Incorporated | Printed wiring board construction |
| US4448804A (en) * | 1983-10-11 | 1984-05-15 | International Business Machines Corporation | Method for selective electroless plating of copper onto a non-conductive substrate surface |
-
1986
- 1986-10-06 US US06/915,485 patent/US4728751A/en not_active Expired - Fee Related
-
1987
- 1987-05-25 JP JP62126102A patent/JPS6396934A/ja active Granted
- 1987-08-21 EP EP87112150A patent/EP0263277A3/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008504673A (ja) * | 2004-06-16 | 2008-02-14 | ハネウェル・インターナショナル・インコーポレーテッド | 可撓性基板上に作られた電子回路に関する新規な伝導体構造 |
| US10327334B1 (en) | 2018-03-12 | 2019-06-18 | Chipbond Technology Corporation | Layout structure of flexible circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| US4728751A (en) | 1988-03-01 |
| EP0263277A2 (en) | 1988-04-13 |
| EP0263277A3 (en) | 1989-03-15 |
| JPH031831B2 (ja) | 1991-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6396934A (ja) | 回路基板装置 | |
| JP4209490B2 (ja) | 配線基板 | |
| JP4058642B2 (ja) | 半導体装置 | |
| EP0450950B1 (en) | A flexible high density interconnect structure | |
| JPS6324647A (ja) | 半導体パッケ−ジ | |
| JPS61193494A (ja) | ポリイミド回路板の製造方法 | |
| US4873123A (en) | Flexible electrical connection and method of making same | |
| KR0157060B1 (ko) | 실장기판 | |
| JPH0775239B2 (ja) | ハンダ・コネクタおよびこのハンダ・コネクタを使用して電気回路を作製する方法 | |
| JP2889407B2 (ja) | 垂直半導体相互接続方法及び構成体 | |
| KR101971402B1 (ko) | 투명 캐리어를 이용한 인쇄회로기판의 제조방법 | |
| JPH0513504A (ja) | 垂直半導体相互接続方法及び構成体 | |
| JPH0656873B2 (ja) | 集積回路モジュールの機能を変更する方法および装置 | |
| JP5145036B2 (ja) | セラミック導体路板の形成方法 | |
| JPS6222497A (ja) | メタルコア配線基板 | |
| JPS6359535B2 (ja) | ||
| JP2876789B2 (ja) | 半導体モジュール | |
| JP2000091722A (ja) | プリント配線板及びその製造方法 | |
| JPH11274155A (ja) | 半導体装置 | |
| KR100192845B1 (ko) | 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지 | |
| JP4639473B2 (ja) | プリント配線板の製造方法 | |
| JP2676107B2 (ja) | 電子部品搭載用基板 | |
| KR20170092853A (ko) | 투명 캐리어를 이용하여 제조한 양면 또는 다층용 인쇄회로기판과 반도체 패키지 | |
| JPH07326708A (ja) | マルチチップモジュール半導体装置 | |
| JPH05326814A (ja) | 電子回路素子搭載用リードフレーム |