JP2008504673A - 可撓性基板上に作られた電子回路に関する新規な伝導体構造 - Google Patents

Abstract

可撓性基板（２１）上に形成された可撓性伝導体。ある実施形態では、かかる基板は半導体基板である。デバイスは、周期的構造のアイランド（１４）、及び、前記周期的構造のアイランドに添付した直列の繰り返し構造特性（１８）を有する少なくとも１つの伝導体（１０）を有する。伝導体の構造特性は、基板が曲がったとき、伝導体を破壊するのではなく伝導体を伸縮させるように適合される。

Description

以下の記載は、伝導体に関し、特に、可撓性基板上に形成された伝導体に関する。

ロールしたスチールホイル、ポリマー、液晶ポリマー、または他の可撓性プラスチックのような可撓性基板は、種々の用途において堅い基板上より多くの利点がある。可撓性基板は、可撓性ディスプレィ、湾曲した回路、湾曲した検出器アレイ、薄膜トランジスタ（ＴＦＴ）、及び、ディスプレィバックプレーンマトリックスのような技術の製造を改善又は可能にすることができる。可撓性基板上に作られた液晶ディスプレィ（ＬＣＤ）及び有機発光ダイオード（ＯＬＥＤ）は、いかなる形状にも従い、車のダッシュボードや、ゆくゆくは電子新聞のような多くの用途に関してそれらの理想的なものを作りうる。可撓性基板は、現在支配的な堅い基板よりも、より薄く、軽く、脆性が低く、より丈夫にすることができうる。

しかしながら、それらの多くの利点にも拘わらず、可撓性基板は、同様に新しい挑戦をしようとする。ある挑戦は、基板を撓ませている間、及び、基板を撓ませた後、全ての層の完全性を維持することである。可撓性基板上に製造されたデバイスが撓むとき、基板は、その適用されたいずれの層よりも厚いので、全てのデバイス層上に応力が生じる。応力はまた、使用される材料における熱膨張係数の不適合や、湿度又は圧力の変化のための物理的な変化の差によって生成されうる。これらの応力は、層においてクラッキングを生じさせ、電子デバイスの寿命を著しく低減させる。このクラッキングは、可撓性電子デバイスにおける伝導体に対して特に危害を加える。クラッキングは、伝導体を破壊させ、デバイスを動作不能にさせる。

破壊された伝導体の問題に取り組むのに使用される一つの方法は、基板を曲げたとき、破壊しないようにそれらの厚さを増大させることである。しかしながら、これは、導体が破壊しないことを保証しない。この実施はまた、著しく多くの金属を使用し、製造のコストを増大させ、線配置の正確さを低下させ、処理時間を増大させ、プロセス中の望ましくない戸歩グラフィを増大させる。

消費者の使用について適切な可撓性基板上に電子デバイスを製造するために、新しい方法は、現在の方法の限界を克服するのに必要とされる。かくして、破壊された伝導体の問題を改良又は除去する可撓性エレクトロニクスを製造する方法に関する必要性が残っている。

本発明は、半導体デバイスに関する新規な伝導体構造、及び、新規な伝導体構造構造によって提供された利点を促進するための製造の方法を提供することによりこの必要性に取り組む。ここで開示する発明は、ディスプレイ、特に可撓性ディスプレイのような半導体デバイスについて利点を提供する。本発明はまた、温度、湿度、又は、圧力の変化によって生じる応力のような、基板上に配置された異なる層の上及びそれらの間の応力を受けやすい半導体デバイスについて利点を提供する。

本発明のある実施形態では、基板上に集積回路を製造する方法は、前記基板上に周期的構造のアイランドを形成し、前記周期的構造のアイランド上に少なくとも１つの伝導体を形成し、前記少なくとも１つの伝導体が直列の繰り返し構造特性を有することを特徴とする。

他の実施形態では、半導体デバイスが開示される。半導体デバイスは、周期的構造のアイランドと少なくとも１つの伝導体とを有する。前記少なくとも１つの伝導体は、前記周期的構造のアイランドに添付された直列の繰り返し構造特性を有する。前記伝導体の構造特性は、伝導体が曲がったとき、伝導体を破壊するのではなく、伝導体を伸縮させるように適合される。

更に他の実施形態では、可撓性基板上に伝導体を形成する方法が開示される。かかる方法は、基板上に周期的構造のアイランドを形成するステップと、前記基板が曲がったときに、伝導体が破壊する代わりに撓むことができるように適合されたアイランド上に繰り返し構造特性を備えた伝導体を形成するステップとを有する。

更に別の実施形態では、伝導体は、半導体製造において使用するための直列の繰り返し可撓性構造特性を有する。

更に別の実施形態では、ディスプレィは、直列の繰り返し可撓性構造特性を有する少なくとも１つの伝導体を有する。

かくして、本発明は、新規な形態の伝導体を設けることにより在来の方法と異なる。これらの伝導体は、応力が撓みのように適用されるとき、破損に対する影響を小さくするように形成される。

以下の詳細な説明、及び、特許請求の範囲により、本発明の更なる利点及び実施形態が明らかになるであろう。

本発明の主な実施形態を、添付した図に例示として図示し、詳細に述べる。図示した実施形態は、例示として表されており、限定して解釈されるべきではない。全ての変形実施形態、修正、並びに、本発明の範囲及び精神の範囲内に入る均等の範囲は、ここに組み入れられる。例えば、結合した円のような所定の構成だけをここで記載するが、三角形パターンのような他の構成も使用できうることは、当業者にとって理解されうる。

本発明を、在来の半導体技術と一緒に採用することもできる。この記載は、本発明の理解を提供するのに十分詳細であり、可撓性エレクトロニクスの製造又は半導体製造における全ての必要なステップを達成するように解釈されるべきでない。

図を参照すると、図１は、半導体デバイスエレメント８が、本発明の実施形態により相互連結パッド又は円エレメント１２と電気的に接続した伝導体１０を有することを図示する。伝導体１０は、直列の繰り返し構成要素１８を有し、周期的構造のアイランド１４に可撓的に取り付けられ、リリース層１６上に横たわる。

図２ａは、本発明による中間処理ステップにおける半導体デバイスの断面図を図示する。半導体デバイスは、絶縁材料２３が堆積される半導体基板２１を有する。基板２１は、化学気相蒸着（ＣＶＤ）又は酸化物成長によるような、以前の処理ステージで適用され、パターニングされた複数の層を有しうる。絶縁層２３は、二酸化シリコン（ＳｉＯ_２）、窒化シリコン（ＳｉＮ_ｘ）、珪酸ナトリウム（silicate glass）及び同様のもののような低伝導率材料からなる。絶縁層の一つの目的は、近接するデバイス間のようなショートを防止することである。

ある実施形態では、フォトレジストが、絶縁層上に適用され、紫外線に晒されることによってパターニングされる。本発明においてフォトレジストに投影されたパターンは、伝導体１０の所望のパスの方向に配置されたアイランド１４の周期的構造のものである。次いで、フォトレジストは、ポジティブ又はネガティブのフォトレジストが使用されているかどうかによって、露出されたパターン又は露出されていないパターンのいずれかをエッチングによって選択的に除去される。次いで、エッチングプロセスは、適当なエッチャントを使用して絶縁層上にパターンを移す。例えば、絶縁材料が二酸化シリコンであるならば、フッ化水素酸がエッチャントとして使用される。フォトレジストは、図２ｂに示されたようなアイランド１４の周期的な構造を現すように引き続き除去される。周期的な間隔は、伝導体１０の構造特性１８の間隔と等しいものであって良い。

図３ａは、基板２１及びアイランド１４の周期的構造上にリリース層２５の堆積後の半導体デバイスの断面図を表す。ある実施形態では、リリース層は、伝導体１０が付着しないテフロン(登録商標)のような材料からなる。ある実施形態では、次いで、リリース層２５は、標準的なフォトリソグラフィックプロセスを使用してパターニング及びエッチングされる。フォトレジストパターンは、材料が、アイランドが配置され、リリース層２５の一部分によって分離されたアイランドの周期的構造の同一平面層を生成する領域で除去されるように使用される。図３ｂは、リリース層２５を引き続きパターニング及びエッチングするように半導体デバイス上に生成され得る平面を示す。

別の実施形態では、フォトリソグラフィステップは除外される。ある別の実施形態では、フォトリソグラフィステップとエッチングステップの両方が除外される。その代わり、絶縁層１４を露出させ、絶縁層１４及びリリース層２５の間の平面を生成させるようにリリース層２５の一部を物理的に除去するのに化学機械的平坦化（ＣＭＰ）が使用される。ある実施形態では、フォトリソグラフィステップを除外することにより、ＣＭＰの使用が、処理時間及び製造コストを低減させる。

更に別の実施形態では、リリース層２５は、パターニングされたフォトレジストの使用なしでエッチングされる。フォトリソグラフィステップを除外することは、処理時間及びコストを低減させる利点があり、それにより効率が増大する。しかしながら、これは、共通平面トポグラフィを生成する際の困難を増大させる。本発明のある実施形態では、平面トポグラフィは、リリース層２５と絶縁層１４との間に生成されない。その代わり、適当な共通平面トポグラフィが図３ｃに示したように生成される。

図４ａは、伝導層２９の堆積後、図３ｂに形成された構造を図示する。伝導層２９は、アルミニウム、金、タングステン、銅等のような可鍛性材料の層のような伝導性材料の層からなる。物理蒸着（ＰＶＤ）のような広く知られた蒸着及びスパッタリングのプロセスは、存在する構造に伝導層２９を適用するのに使用されうる。他の実施形態では、伝導層２９を適用するのに他の技術が用いられる。伝導層２９は、引き続きパターニングされ、エッチングされる。ある実施形態では、伝導層は、標準的なフォトリソグラフィ技術を使用してパターニング及びエッチングされる。しかしながら、他の実施形態では、伝導層２９をパターニング及びエッチングするのに他の技術が使用される。伝導層２９は、直列の繰り返し構造特性１８を有する伝導体を生成するのにフォトマスク上のパターンに従ってエッチングされる。図４ｂは、構造特性１８を生じさせるようにエッチングされた後の伝導層２９を示す。伝導層１０は連続しているが、構造特性１８の周期的ストリングを有する。

繰り返し構造特性１８は、図の５ａ，５ｂ及び５ｃでよりよく分かる。図の５ａ，５ｂ及び５ｃは、伝導層２９が直列の周期的構造特性１８を形成するようにパターニングされた後、伝導体１０を有する半導体デバイスエレメント８の平面図を図示する。図５ａでは、構造特性は、繰り返し結合された円からなり、図５ｂでは、構造特性は繰り返されるシヌソイドからなり、図５ｃでは、構造特性は、繰り返し結合された半円からなる。各図において、伝導体１０は、相互連結パッド又は回路エレメント１２に取り付けられる。

各実施形態では、伝導体１０が横たわる基板が撓むとき、伝導体１０が破壊することなく伸縮する。伝導体１０がリリース層２５に貼られていないので、アイランド１４の周期的構造の間の伝導体１０の運動は可能である。ある実施形態では、いったん湾曲が中断したら、伝導体１０は、バネのように、それらの元の形状及び位置まで戻る。図の６ａ、６ｂ及び６ｃは、図５ａ，５ｂ及び５ｃの構造がそれぞれ撓んでいる間の構造を図示する。図６ａでは、例えば、連結された円が、連結した卵形に似たように伸縮する。伸縮後、連結した卵形は、連結した円の形状に再び戻る。

本発明の他の態様によれば、伝導体１０がパターニングされた後、リリース層２５は除去される。リリース層２５は、絶縁層２３をエッチングすることなく、リリース層２５を選択的にエッチングすることにより除去される。この実施形態では、エッチャントが、絶縁層２３をエッチングすることなく、リリース層２５を選択的に除去するのに使用することができる限り、リリース層２５は、伝導層が接着しないものではない材料からなる。ある実施形態では、リリース層２５は、除去され、置換されない。この実施形態では、基板２１と伝導体１０の一部との間にエアギャップが形成される。

図７は、本発明のある態様により、カットアウト部３４を備えたディスプレイ２９の平面図を図示する。カットアウト部は、基板２１上に配置された複数の伝導体１０を見せる。ある実施形態では、基板２１は、可撓性基板からなり、伝導体１０は、繰り返し構造特性１８を有する。ディスプレィは、有機発光ダイオード、ポリマー発光ダイオード、液晶ディスプレィなどであってよい。伝導体１０は、ディスプレィが曲がり又は屈曲を耐えるとき、伝導体１０が破壊せずに伸縮するようにディスプレィが配置される。

前述の観点では、本発明の方法を現在の半導体プロセス技術と一緒に使用することができることは、当業者にとって理解されうるであろう。上述の実施形態は、例示であり限定的なものではない。本発明の範囲内における修正及び変形は生じうるが、特許請求の範囲内のものである。

本発明の実施形態による回路エレメント又は相互連結パッドと接触している伝導体の平面図である。 本発明の実施形態による中間プロセス段階における半導体の断面図である。 本発明の実施形態により、絶縁体層がパターニングされた後の図２ａの構成の断面図である。 本発明の実施形態により、図２ｂの構成にリリース層を追加した断面図である。 本発明の実施形態により、リリース層がエッチングされた後の図３ａの構成の断面図である。 本発明の別の実施形態により、リリース層がエッチングされた後の図３ａの構成の断面図である。 本発明の実施形態により、図３ｂの構成に伝導層を追加した断面図である。 本発明の実施形態により、伝導層がパターニングされた後の図４ａの構成の断面図である。 本発明の実施形態により、伝導体が直列に結合した円からなる伝導体の平面図である。 本発明の実施形態により、伝導体がシヌソイドからなる伝導体の平面図である。 本発明の実施形態により、伝導体が直列に結合した半円からなる伝導体の平面図である。 本発明の実施形態により、基板が湾曲下にある間の図５ａの構成の平面図である。 本発明の実施形態により、基板が湾曲下にある間の図５ｂの構成の平面図である。 本発明の実施形態により、基板が湾曲下にある間の図５ｃの構成の平面図である。 本発明の実施形態によるディスプレィの平面図である。

Claims (13)

1. 基板上に集積回路を製造する方法であって、
   基板上に周期的な構造のアイランドを形成するステップと、
   前記周期的な構造のアイランドの上に少なくとも１つの伝導体を形成するステップとを有し、
   少なくとも１つの伝導体が、直列の繰り返し構造特性を有することを特徴とする方法。
2. 前記アイランドの間の領域に満たすことによりリリース層を形成するステップを更に有することを特徴とする請求項１に記載の方法。
3. 前記リリース層が、前記伝導体が付着しない材料からなることを特徴とする請求項２に記載の方法。
4. 前記リリース層を形成するステップが更に、
   前記リリース層を適用するステップと、
   前記リリース層を平坦化するステップとを有し、
   前記リリース層と前記周期的な構造のアイランドとが、おおよそ共通平面の表面を形成することを特徴とする請求項２に記載の方法。
5. 前記少なくとも１つの伝導体を形成した後、前記リリース層を除去するステップを更に有することを特徴とする請求項４に記載の方法。
6. 前記少なくとも１つの伝導体が、前記基板が曲がったときに、前記伝導体が破壊する代わりに撓むことができるように適用されることを特徴とする請求項１に記載の方法。
7. 前記繰り返し構造特性が、繰り返し結合された円、繰り返しのシヌソイド、及び、繰り返し結合された半円からなる特性のグループから選択されることを特徴とする請求項１に記載の方法。
8. 周期的構造のアイランドと、
   前記周期的構造のアイランドに添付した直列の繰り返し構造特性からなる少なくとも１つの伝導体と、を有し、
   前記少なくとも１つの伝導体の構造特性が、前記少なくとも１つの伝導体が曲がったとき、前記少なくとも１つの伝導体を破壊するのではなく、前記少なくとも１つの伝導体を伸縮させるように適合されることを特徴とする半導体デバイス。
9. 前記周期的構造のアイランドの間にリリース層を更に有することを特徴とする請求項８に記載の半導体デバイス。
10. 前記リリース層が、前記伝導体に付着しない材料からなることを特徴とする請求項８に記載の半導体デバイス。
11. 前記周期的構造のアイランドが、絶縁材料からなることを特徴とする請求項８に記載の半導体デバイス。
12. 前記繰り返し構造特性が、繰り返し結合された円、繰り返しのシヌソイド、及び、繰り返し結合された半円からなるグループから選択されることを特徴とする請求項８に記載の半導体デバイス。
13. 前記半導体デバイスが、ディスプレィに結合されることを特徴とする請求項８に記載の半導体デバイス。

Images